JPH05299568A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH05299568A
JPH05299568A JP10507392A JP10507392A JPH05299568A JP H05299568 A JPH05299568 A JP H05299568A JP 10507392 A JP10507392 A JP 10507392A JP 10507392 A JP10507392 A JP 10507392A JP H05299568 A JPH05299568 A JP H05299568A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die stage
central portion
lead frame
clamper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10507392A
Other languages
English (en)
Inventor
Yusuke Suzuki
裕介 鈴木
Koichi Shibazaki
浩一 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Miyagi Electronics Ltd
Original Assignee
Fujitsu Miyagi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Miyagi Electronics Ltd filed Critical Fujitsu Miyagi Electronics Ltd
Priority to JP10507392A priority Critical patent/JPH05299568A/ja
Publication of JPH05299568A publication Critical patent/JPH05299568A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレームを用いて樹脂封止する半導体
装置に関し、製造時の半導体チップ搭載工程とワイヤボ
ンディング工程のインライン化が容易となるように、半
導体チップ搭載工程の手番短縮を図ることを目的とす
る。 【構成】 ダイステージ3とその周囲に配列した複数の
リード2とを有し、ダイステージ3は開孔4を有する中
央部5と半導体チップの対向側面を挟持する対のクラン
パ6と中央部5からクランパ6に渡設の引張バネ7とを
具えたリードフレーム1を用い、半導体チップのダイス
テージ3への搭載として半導体チップCを中央部5上に
載せクランパ6により挟持させる工程と、半導体チップ
Cを中央部5の下側から開孔4を通して真空吸引(V)
しながらワイヤボンディング(ワイヤ8)する工程と、
同様な真空吸引Vをしながら、真空吸引Vの通路部分を
残して樹脂封止(封止樹脂9の形成)を行う工程とを有
するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームを用い
て樹脂封止する半導体装置の製造方法及びその製造方法
を採用した半導体装置に関する。
【0002】上記半導体装置は、半導体チップをリード
フレームのダイステージに搭載し、リードの先端部との
間をワイヤボンディングし、半導体チップとワイヤとリ
ード先端部とを樹脂封止して製造する。
【0003】従来は半導体チップの搭載からワイヤボン
ディングまでの手番が長いので、本発明はその手番の短
縮を図ろうとするものである。
【0004】
【従来の技術】リードフレームを用いて樹脂封止する半
導体装置の製造は、ダイステージとその周囲に先端部を
配列した複数のリードを有するリードフレームを用い、 ダイステージに半導体チップを搭載する。
【0005】 半導体チップとリード先端部との間を
ワイヤボンディングする。 トランスファ成形により、ダイステージと半導体チ
ップとワイヤとリード先端部とを樹脂封止する。
【0006】 リード切断その他の後工程を経て完成
する。 を順次に行う方法によっている。この製造方法の従来例
は、ダイステージが平板であり、上記の工程では銀ペ
ーストを用いて半導体チップをダイステージに貼着し、
150℃程度の加熱により銀ペーストを硬化させて半導
体チップを固定している。
【0007】
【発明が解決しようとする課題】しかしながらこの従来
例では、上記貼着が短時間で行われても上記加熱に3時
間程度の時間を要するため上記の手番が長くなり、
の半導体チップ搭載工程と上記のワイヤボンディング
工程のインライン化を困難にさせている問題がある。
【0008】そこで本発明は、リードフレームを用いて
樹脂封止する半導体装置の製造方法に関し、半導体チッ
プ搭載工程とワイヤボンディング工程のインライン化が
容易となるように、半導体チップ搭載工程の手番短縮を
図ることを目的とし、また、その製造方法を採用した半
導体装置の提供を目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置の製造方法は、半導体チッ
プを搭載するダイステージとその周囲に先端部を配列し
た複数のリードとを有し、該ダイステージは開孔を有す
る中央部と搭載する半導体チップの対向側面を挟持する
対のクランパと該中央部から該クランパに渡設の引張バ
ネとを具えてなるリードフレームを用い、半導体チップ
の該ダイステージへの搭載として該半導体チップを該中
央部上に載せ該クランパにより挟持させる工程と、該ダ
イステージに搭載した半導体チップを該中央部の下側か
ら該開孔を通して真空吸引しながら、該半導体チップと
該リード先端部との間をワイヤボンディングする工程
と、しかる後、該半導体チップを該中央部の下側から該
開孔を通して真空吸引しながら、該ダイステージと該半
導体チップとワイヤボンディングのワイヤと該リード先
端部とを、該真空吸引の通路部分を残して樹脂封止する
工程とを有することを特徴としている。
【0010】また半導体装置は、半導体チップをリード
フレームのダイステージに搭載し樹脂封止して製造され
た半導体装置であって、該ダイステージは開孔を有する
中央部と該半導体チップの対向側面を挟持した対のクラ
ンパと該中央部から該クランパに渡設の引張バネとを具
えていることを特徴としている。
【0011】
【作用】半導体チップのダイステージへの搭載は、上記
クランパが半導体チップを支持するので従来例で用いた
銀ペーストを必要としない。従って、銀ペーストを硬化
させる加熱が不要となり、半導体チップ搭載工程の手番
が大幅に短縮される。これにより、半導体チップ搭載工
程とワイヤボンディング工程のインライン化が可能とな
る。
【0012】そして、ワイヤボンディング及び樹脂封止
の際には、上記クランパによる支持のみでは半導体チッ
プの固定強度が不足するが、その不足は上記真空吸引に
より補われるので支障を起こさない。
【0013】本製造方法によれば、従来例の樹脂封止さ
れる部材の中から銀ペーストが削除されて、温度膨張差
により封止樹脂が割れる恐れが少なくなる。また、半導
体装置は、本製造方法を採用するので、ダイステージが
上記のようになる。
【0014】
【実施例】以下本発明の実施例について図1〜図3を用
いて説明する。図1は実施例のリードフレーム平面図と
製造工程順側面図、図2は半導体チップ搭載工程を説明
するための斜視図、図3は半導体チップ搭載工程とワイ
ヤボンディング工程のインライン化構成図、である。
【0015】図1において、使用するリードフレーム1
は(a)の平面図に示され、従来例のリードフレームと
同じく金属平板の加工によるものであり、2はリード、
3はダイステージ、である。
【0016】リード2は、従来例のリードフレームと同
様に、先端部がダイステージ3の周囲に配列されてい
る。ダイステージ3は、半導体チップを搭載するところ
であるが従来例のリードフレームと大きく異なり、平板
のままで開孔4を有する中央部5と、曲げ起こし部6a
を設けた4個のクランパ6と、平板のままジグザク状の
パターンにされて中央部5から各クランパ6に渡設の引
張バネ7とを具えている。クランパ6は図の左右方向と
上下方向のそれぞれで対をなし、対向する曲げ起こし部
6aの間隔を搭載する半導体チップの対向側面の間隔よ
り小さくしてある。
【0017】そして、このリードフレーム1を使用した
実施例の製造工程の要部は(b1)〜(b3)の側面図
に示される。先ず、半導体チップCのダイステージ3へ
の搭載として(b1)のように、半導体チップCを中央
部5上に載せクランパ6の曲げ起こし部6aで半導体チ
ップCの対向側面を挟持させる。その挟持の方法は、図
2に示され、同図(a)のように各クランパ6を爪10
により外側に移動させ、同(b)のように半導体チップ
Cを載せた後に爪10をクランパ6から外して行う。ク
ランパ6が挟持する力は引張バネ7の張力による。ここ
では銀ペーストを使用しない。半導体チップCはクラン
パ6による挟持により中央部5上に支持される。
【0018】次いで(b2)のように、半導体チップC
を中央部5の下側から開孔4を通して真空吸引(図示
V)しながら、半導体チップCとリード2先端部との間
をワイヤボンディングする。8はワイヤボンディングの
ワイヤである。ここではクランパ6による支持のみでは
半導体チップCの固定強度が不足するが、真空吸引Vが
その不足を補う。
【0019】次いで(b3)のように、半導体チップC
を中央部5の下側から開孔4を通して真空吸引(図示
V)しながら、トランスファ成形により、ダイステージ
3と半導体チップCとワイヤ8とリード2先端部とを、
真空吸引Vの通路部分を残して樹脂封止し、パッケージ
となる封止樹脂9を形成する。ここでもクランパ6によ
る支持のみでは半導体チップCの固定強度が不足する
が、真空吸引Vがその不足を補う。この真空吸引Vは、
トランスファ成形機に真空吸引装置を付加し、成形金型
の構造を適合させることにより容易に可能である。
【0020】これまでを従来例の工程に対応させると、
従来例のの工程までが終わったことになる。封止樹脂
9は、開孔4を通して半導体チップCの底面を露出させ
ているが、半導体装置の特性を低下させることは稀であ
る。若しその特性低下の恐れがある場合は、上記露出部
分を別途の樹脂で埋めれば良い。
【0021】この後は、従来例のの工程と同様にして
半導体装置を完成させる。完成時点のダイステージ3は
半導体チップCを搭載した時の状態のままとなってい
る。
【0022】上述の方法によれば、従来例のの工程で
ある半導体チップCの搭載が、従来例の場合より大幅に
手番短縮さるので、半導体チップ搭載工程とワイヤボン
ディング工程のインライン化が容易となる。そのインラ
イン化の構成は図3に示される。図中、11はインロー
ダ、12は半導体チップ搭載部、13はワイヤボンディ
ング部、14はアンローダ、である。インローダ11に
リードフレーム1と半導体チップCを供給することによ
り、半導体チップ搭載工程とワイヤボンディング工程を
自動的に進めることができて、ワイヤボンディング工程
を済ませた状態のものをアンローダ14から取り出すこ
とができる。
【0023】
【発明の効果】以上説明したように本発明によれば、リ
ードフレームを用いて樹脂封止する半導体装置の製造方
法及びその製造方法を採用した半導体装置に関し、半導
体チップ搭載工程の手番を短縮させることができて、半
導体チップ搭載工程とそれに続くワイヤボンディング工
程のインライン化を容易にさせる効果があり、また、半
導体チップ搭載工程で銀ペーストを不要にさせることが
できて、温度膨張差により封止樹脂が割れる恐れを少な
くさせる効果がある。
【図面の簡単な説明】
【図1】 実施例のリードフレーム平面図と製造工程順
側面図
【図2】 半導体チップの挟持方法を説明するための斜
視図
【図3】 半導体チップ搭載工程とワイヤボンディング
工程のインライン化構成図
【符号の説明】
1 リードフレーム 2 リード 3 ダイステージ 4 開孔 5 中央部 6 クランパ 6a クランパの曲げ起こし部 7 引張バネ 8 ワイヤ 9 封止樹脂 10 爪 11 インローダ 12 半導体チップ搭載部 13 ワイヤボンディング部 14 アンローダ C 半導体チップ V 真空吸引

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを搭載するダイステージと
    その周囲に先端部を配列した複数のリードとを有し、該
    ダイステージは開孔を有する中央部と搭載する半導体チ
    ップの対向側面を挟持する対のクランパと該中央部から
    該クランパに渡設の引張バネとを具えてなるリードフレ
    ームを用い、 半導体チップの該ダイステージへの搭載として該半導体
    チップを該中央部上に載せ該クランパにより挟持させる
    工程と、 該ダイステージに搭載した半導体チップを該中央部の下
    側から該開孔を通して真空吸引しながら、該半導体チッ
    プと該リード先端部との間をワイヤボンディングする工
    程と、 しかる後、該半導体チップを該中央部の下側から該開孔
    を通して真空吸引しながら、該ダイステージと該半導体
    チップとワイヤボンディングのワイヤと該リード先端部
    とを、該真空吸引の通路部分を残して樹脂封止する工程
    とを有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 半導体チップをリードフレームのダイス
    テージに搭載し樹脂封止して製造された半導体装置であ
    って、 該ダイステージは開孔を有する中央部と該半導体チップ
    の対向側面を挟持した対のクランパと該中央部から該ク
    ランパに渡設の引張バネとを具えていることを特徴とす
    る半導体装置。
JP10507392A 1992-04-24 1992-04-24 半導体装置の製造方法及び半導体装置 Pending JPH05299568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10507392A JPH05299568A (ja) 1992-04-24 1992-04-24 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10507392A JPH05299568A (ja) 1992-04-24 1992-04-24 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH05299568A true JPH05299568A (ja) 1993-11-12

Family

ID=14397772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10507392A Pending JPH05299568A (ja) 1992-04-24 1992-04-24 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH05299568A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146951A (ja) * 2007-12-11 2009-07-02 Denso Corp 樹脂モールドパッケージタイプの電子装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146951A (ja) * 2007-12-11 2009-07-02 Denso Corp 樹脂モールドパッケージタイプの電子装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2002134676A (ja) リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
US6797540B1 (en) Dap isolation process
CN222720429U (zh) 混合四方扁平无引线qfn和四方扁平封装qfp集成电路封装
JP2003347345A (ja) 半導体装置、その製造方法及び製造装置
JPH05299568A (ja) 半導体装置の製造方法及び半導体装置
JP5585352B2 (ja) リードフレーム、半導体装置及びその製造方法
JP3384762B2 (ja) 半導体装置の製造方法
US6602726B1 (en) Bond surface conditioning system for improved bondability
JPH04352436A (ja) 半導体装置
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JPH011295A (ja) 半導体製造装置
JPH0697343A (ja) 樹脂封止型半導体装置の製造方法及びその製造装置
CN104022096A (zh) 线接合组合件及方法
JP4544675B2 (ja) 半導体装置の製造方法
JP2001185671A (ja) 半導体装置の製造方法及び該半導体装置の製造に用いられるリードフレームの製造方法
JPH0287561A (ja) リード成形金型
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JPH0661378A (ja) 半導体装置
CN118588675A (zh) 混合多管芯qfp-qfn封装
JPH06244336A (ja) 半導体装置
TW202504015A (zh) 具有可潤濕側翼之半導體封裝及相關方法
JPH0997866A (ja) リード成形方法及びリード成形用金型
JP2801738B2 (ja) 半導体装置およびアウタリードボンディング方法
JPH1012792A (ja) Ic用リードフレーム及び樹脂封止型半導体装置の製造方法