JPH0530305B2 - - Google Patents
Info
- Publication number
- JPH0530305B2 JPH0530305B2 JP62221548A JP22154887A JPH0530305B2 JP H0530305 B2 JPH0530305 B2 JP H0530305B2 JP 62221548 A JP62221548 A JP 62221548A JP 22154887 A JP22154887 A JP 22154887A JP H0530305 B2 JPH0530305 B2 JP H0530305B2
- Authority
- JP
- Japan
- Prior art keywords
- lower frames
- island
- resin
- leads
- support plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置の製造方法に関
する。
する。
樹脂封止型ICの量産に伴い、製造工程の簡易
化や経済性が要求されてきた。
化や経済性が要求されてきた。
第３図は従来の樹脂封止型半導体装置の製造方
法の一例を説明するためのリードフレームの平面
図である。
法の一例を説明するためのリードフレームの平面
図である。
リードフレームは、上フレーム５U及び下フレ
ーム５Dとの間に上下の支持板１２U及び１２Dを
介して支持されるアイランド１と、アイランド１
を取囲むｎ本のリード３、（ｉ＝１〜ｎ）と、上
下フレーム５U，５D間のリード間を直線で結ぶ２
本のタイバー４R，４Lと、同一構成の隣接する領
域とを区切る区切板７R，７Lを有している。
ーム５Dとの間に上下の支持板１２U及び１２Dを
介して支持されるアイランド１と、アイランド１
を取囲むｎ本のリード３、（ｉ＝１〜ｎ）と、上
下フレーム５U，５D間のリード間を直線で結ぶ２
本のタイバー４R，４Lと、同一構成の隣接する領
域とを区切る区切板７R，７Lを有している。
樹脂封止型ICを製造する場合は、アイランド
１にICチツプを載置して、各リード線３iの先端
とICチツプのボンデイングパツド間を接続した
後、点線に示すようにモールド工程において樹脂
封止部８を形成する。その後、リードフレームに
めつき電位を印加して樹脂封止部８から露出して
いる外部リードを電気めつきしてから、上下フレ
ーム５U，５Dやタイバー４R，４Lおよび区切板７
Ｒ，７Lを切り離してそれぞれのリード３iを分離
し、次のリード曲げ加工などの外部リード加工工
程に送る。
１にICチツプを載置して、各リード線３iの先端
とICチツプのボンデイングパツド間を接続した
後、点線に示すようにモールド工程において樹脂
封止部８を形成する。その後、リードフレームに
めつき電位を印加して樹脂封止部８から露出して
いる外部リードを電気めつきしてから、上下フレ
ーム５U，５Dやタイバー４R，４Lおよび区切板７
Ｒ，７Lを切り離してそれぞれのリード３iを分離
し、次のリード曲げ加工などの外部リード加工工
程に送る。
上述した従来の樹脂封止型半導体装置の製造方
法に用いられるリードフレームは、リードフレー
ムの上下フレームと線リートが電気的に接続され
ており、樹脂、封止型ICの樹脂封止工程後の外
部リードの電気めつき工程において、最終的に切
断廃棄される上下フレームにまでめつきが施され
て、高価なめつき材料が無駄に使用されるという
問題があつた。
法に用いられるリードフレームは、リードフレー
ムの上下フレームと線リートが電気的に接続され
ており、樹脂、封止型ICの樹脂封止工程後の外
部リードの電気めつき工程において、最終的に切
断廃棄される上下フレームにまでめつきが施され
て、高価なめつき材料が無駄に使用されるという
問題があつた。
また、リードフレームの上下フレームにめつき
が施されると、その後の製造工程の一つである捺
印やリード切断・曲げの装置にて加工する際に、
両フレームのめつきがこすり取られ、めつきくず
により品質問題が発生するという問題があつた。
が施されると、その後の製造工程の一つである捺
印やリード切断・曲げの装置にて加工する際に、
両フレームのめつきがこすり取られ、めつきくず
により品質問題が発生するという問題があつた。
本発明は、めつきくずによる品質問題がなく、
かつ経済的な樹脂封止型半導体装置の製造方法を
提供することにある。
かつ経済的な樹脂封止型半導体装置の製造方法を
提供することにある。
本発明の特徴は、それぞれの内側に少なくとも
１つの凸部を有する上下フレームと、前記上下フ
レームの中間に設けられたアイランドと、前記上
下フレーム間を前記上下フレームと平行に配列さ
れかつその先端部が前記アイランドの周辺を取り
囲む複数のリードと、前記リードの配列と前記上
下フレームとの間に位置しかつその先端部が前記
アイランドを支持する支持板と、前記上下フレー
ムと直角に延在して、前記上下フレーム、前記指
示板および前記リード間を接続するタイバーとを
金属帯板に連続して設けたリードフレームを用意
する工程と、前記アイランド上に半導体チツプを
搭載する工程と、前記凸部、前記リードの先端
部、前記支持板の先端部、前記アイランドおよび
前記半導体チツプを樹脂封止して樹脂封止部を形
成する工程と、前記タイバーの前記上下フレーム
と接続している両端部分を切断し、これにより前
記リードおよび前記支持板が前記上下フレームか
ら電気的に絶縁され、前記リードおよび前記支持
板どうしは前記タイバーの残りの部分で電気的に
接続された状態を維持し、かつ前記凸部によつて
のみ前記樹脂封止部が機械的に前記上下フレーム
から懸垂された形態とせしめる工程と、前記タイ
バーの残りの部分でたがいに電気的に接続され、
外部リードとなる前記樹脂封止部から露出する前
記リードおよび前記支持板の部分にめつき電位を
印加して電気めつきを行なう工程と、前記凸部を
切断して前記樹脂封止部を前記上下フレームから
分離する工程とを含む樹脂封止型半導体装置の製
造方法にある。
１つの凸部を有する上下フレームと、前記上下フ
レームの中間に設けられたアイランドと、前記上
下フレーム間を前記上下フレームと平行に配列さ
れかつその先端部が前記アイランドの周辺を取り
囲む複数のリードと、前記リードの配列と前記上
下フレームとの間に位置しかつその先端部が前記
アイランドを支持する支持板と、前記上下フレー
ムと直角に延在して、前記上下フレーム、前記指
示板および前記リード間を接続するタイバーとを
金属帯板に連続して設けたリードフレームを用意
する工程と、前記アイランド上に半導体チツプを
搭載する工程と、前記凸部、前記リードの先端
部、前記支持板の先端部、前記アイランドおよび
前記半導体チツプを樹脂封止して樹脂封止部を形
成する工程と、前記タイバーの前記上下フレーム
と接続している両端部分を切断し、これにより前
記リードおよび前記支持板が前記上下フレームか
ら電気的に絶縁され、前記リードおよび前記支持
板どうしは前記タイバーの残りの部分で電気的に
接続された状態を維持し、かつ前記凸部によつて
のみ前記樹脂封止部が機械的に前記上下フレーム
から懸垂された形態とせしめる工程と、前記タイ
バーの残りの部分でたがいに電気的に接続され、
外部リードとなる前記樹脂封止部から露出する前
記リードおよび前記支持板の部分にめつき電位を
印加して電気めつきを行なう工程と、前記凸部を
切断して前記樹脂封止部を前記上下フレームから
分離する工程とを含む樹脂封止型半導体装置の製
造方法にある。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の一実施例を説明するためのリ
ードフレームの平面図である。
ードフレームの平面図である。
リードフレームは、上下フレーム５U及び５Dに
それぞれ凸部６UL，６UR及び６DL，６DUを設け、
アイランド１を支持する支持板２D，２Uがそれぞ
れタイバー４R，４Lとに連結している点が異る以
外は第３図のリードフレームと同一である。
それぞれ凸部６UL，６UR及び６DL，６DUを設け、
アイランド１を支持する支持板２D，２Uがそれぞ
れタイバー４R，４Lとに連結している点が異る以
外は第３図のリードフレームと同一である。
第２図は第１図のリードフレームを用いた樹脂
封止型半導体装置の製造方法の一実施例を説明す
るための樹脂封止されたリードフレームの平面図
である。
封止型半導体装置の製造方法の一実施例を説明す
るための樹脂封止されたリードフレームの平面図
である。
リードフレームは、ICチツプを載置してボン
デイング工程を終了したアイランド１と支持板２
Ｕ，２Dの先端とリードの先端及び凸部６UL，６UR
及び６DL，６DUを含んで樹脂封止する。
デイング工程を終了したアイランド１と支持板２
Ｕ，２Dの先端とリードの先端及び凸部６UL，６UR
及び６DL，６DUを含んで樹脂封止する。
次に、上下フレームは上下フレームの凸部６U
Ｌ，６UR及び６DL，６DUを除いてタイバー４R，４L
及び区切板７R，７Lの上下端を上下フレーム５U，
５Dから切離すために切断９U，９D等を設ける。
Ｌ，６UR及び６DL，６DUを除いてタイバー４R，４L
及び区切板７R，７Lの上下端を上下フレーム５U，
５Dから切離すために切断９U，９D等を設ける。
従つて、上下フレーム５U，５Dは４個の凸部を
介して、樹脂封止部８と機械的に結合されている
が、電気的には全てのリード３iと絶縁されてい
る。
介して、樹脂封止部８と機械的に結合されている
が、電気的には全てのリード３iと絶縁されてい
る。
次のリード３iの電気めつき工程では、上下フ
レーム５U及び５Dにめつき電位を与えないので、
高価なめつき材料は無駄に付着しない。
レーム５U及び５Dにめつき電位を与えないので、
高価なめつき材料は無駄に付着しない。
以上説明したように本発明はリードフレームの
樹脂封止後にリードの上下フレームを電気的に切
離して、タイバーによつて電気的・機械的に結ば
れている外部リードに電気めつきを施すことによ
り、経済的であり、かつその後の樹脂封止型半導
体装置の外部リード加工工程において上下フレー
ムに起因するめつきくずによる品質問題を発生し
ない効果がある。
樹脂封止後にリードの上下フレームを電気的に切
離して、タイバーによつて電気的・機械的に結ば
れている外部リードに電気めつきを施すことによ
り、経済的であり、かつその後の樹脂封止型半導
体装置の外部リード加工工程において上下フレー
ムに起因するめつきくずによる品質問題を発生し
ない効果がある。
第１図は本発明の一実施例を説明するためのリ
ードフレームの平面図、第２図は第１図のリード
フレームを用いた樹脂封止型半導体装置の製造方
法を説明するための樹脂封止されたリードフレー
ムの平面図、第３図は従来の樹脂封止型半導体装
置の製造方法を説明するためのリードフレームの
一例の平面図である。 １……アイランド、２D，２U支持板、３i……リ
ード、４L，４R……タイバー、５D……下フレー
ム、５U……上フレーム、６UL，６UR，６DL，６DU
……凸部、７L，７R……区切板、８……樹脂封止
部、９D，９U……切断部。
ードフレームの平面図、第２図は第１図のリード
フレームを用いた樹脂封止型半導体装置の製造方
法を説明するための樹脂封止されたリードフレー
ムの平面図、第３図は従来の樹脂封止型半導体装
置の製造方法を説明するためのリードフレームの
一例の平面図である。 １……アイランド、２D，２U支持板、３i……リ
ード、４L，４R……タイバー、５D……下フレー
ム、５U……上フレーム、６UL，６UR，６DL，６DU
……凸部、７L，７R……区切板、８……樹脂封止
部、９D，９U……切断部。
Claims (1)
- 【特許請求の範囲】 １ それぞれの内側に少なくとも１つの凸部を有
する上下フレームと、前記上下フレームの中間に
設けられたアイランドと、前記上下フレーム間を
前記上下フレームと平衡に配置されかつその先端
部が前記アイランド部の周辺を取り囲む複数のリ
ードと、前記リードの配列と前記上下フレームと
の間に位置しかつその先端部が前記アイランドを
支持する支持板と、前記上下フレームと直角に延
在して、前記上下フレーム、前記支持板および前
記リード間を接続するタイバーとを金属帯板に連
続して設けたリードフレームを用意する工程と、 前記アイランドに半導体チツプを搭載する工程
と、 前記凸部、前記リードの先端部、前記支持板の
先端部、前記アイランドおよび前記半導体チツプ
を樹脂封止して樹脂封止部を形成する工程と、 前記タイバーの前記上下フレームとを接続して
いる前端部分を切断し、これより前記リードおよ
び前記支持板が前記上下フレームから電気的に絶
縁され、前記リードおよび前記支持板どうしは前
記タイバーの残りの部分で電気的に接続された状
態を維持し、かつ前記凸部によつてのみ前記樹脂
封止部が機械的に前記上下フレームから懸垂され
た形態とせしめる工程と、 前記タイバーの残りの部分で互いに電気的に接
続され、外部リードとなる前記樹脂封止部から露
出する前記リードおよび前記支持板の部分にめつ
き電位を印加して電気めつきを行う工程と、 前記凸部を切断し前記樹脂封止部を前記上下フ
レームから分離する工程と を含むことを特徴とする樹脂封止型半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62221548A JPS6464244A (en) | 1987-09-03 | 1987-09-03 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62221548A JPS6464244A (en) | 1987-09-03 | 1987-09-03 | Lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6464244A JPS6464244A (en) | 1989-03-10 |
| JPH0530305B2 true JPH0530305B2 (ja) | 1993-05-07 |
Family
ID=16768447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62221548A Granted JPS6464244A (en) | 1987-09-03 | 1987-09-03 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6464244A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301715B1 (ko) * | 1993-11-06 | 2001-10-22 | 윤종용 | 반도체패키지용리드프레임 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564259A (en) * | 1979-06-25 | 1981-01-17 | Hitachi Ltd | Lead frame |
| JPS5651598A (en) * | 1979-10-05 | 1981-05-09 | Hitachi Ltd | Plating jig |
| JPS5788752A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Lead frame and semiconductor device prepared by using the same |
-
1987
- 1987-09-03 JP JP62221548A patent/JPS6464244A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6464244A (en) | 1989-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010198B1 (ko) | 개량된 리드프레임 및 개량된 리드프레임을 사용하는 전자부품을 제조하는 방법 | |
| KR0128251Y1 (ko) | 리드 노출형 반도체 조립장치 | |
| TW558819B (en) | Leadframe, method of manufacturing the same, and method of manufacturing a semiconductor device using the same | |
| US7846774B2 (en) | Multiple row exposed leads for MLP high density packages | |
| JPH0546045U (ja) | 半導体パツケージ | |
| US20160100490A1 (en) | Making a plurality of integrated circuit packages | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| JPS6151933A (ja) | 半導体装置の製法 | |
| JP2004063616A5 (ja) | ||
| JPH0530305B2 (ja) | ||
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
| JP3134445B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01125963A (ja) | リードフレーム | |
| JP3360055B2 (ja) | リードめっき装置 | |
| JPS634355B2 (ja) | ||
| JPH02159752A (ja) | リードフレーム | |
| JPS5850762A (ja) | 半導体装置用リ−ドフレ−ム | |
| KR200148634Y1 (ko) | 반도체 패키지 | |
| JPS62203358A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH01181555A (ja) | 半導体装置用リードフレーム | |
| JPH06314765A (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JPH0363811B2 (ja) | ||
| JPH0815197B2 (ja) | リードフレーム |