JPH053033B2 - - Google Patents
Info
- Publication number
- JPH053033B2 JPH053033B2 JP3835287A JP3835287A JPH053033B2 JP H053033 B2 JPH053033 B2 JP H053033B2 JP 3835287 A JP3835287 A JP 3835287A JP 3835287 A JP3835287 A JP 3835287A JP H053033 B2 JPH053033 B2 JP H053033B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction execution
- instruction
- logic
- input
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は試験プログラムを用いた情報処理装置
の論理シミユレーシヨンに係り、特に入出力命令
を試験するのに好適な論理シミユレーシヨン装置
に関する。
の論理シミユレーシヨンに係り、特に入出力命令
を試験するのに好適な論理シミユレーシヨン装置
に関する。
情報処理装置の大規模化に伴い、論理シミユレ
ーシヨンに要する計算機時間も増加しており、そ
の縮減が要望されている。
ーシヨンに要する計算機時間も増加しており、そ
の縮減が要望されている。
従来のシミユレーシヨン装置は例えば特開昭59
−148971号公報に記載されている様に、情報処理
装置の試験に用いる試験プログラムを、試験命令
実行の為に環境設定を行う初期設定部、試験命令
を実行する試験部、及び、試験命令の実行結果の
判定を行う結果判定部の三部に分割し、この内、
試験部のみを実際に論理シミユレータで実行し、
他の二部については、論理シミユレータに代りに
命令を実行する擬似プロシジヤにて高速度に実行
することにより、試験プログラムを用いた論理シ
ミユレーシヨンの計算機時間の短縮を図つてい
る。
−148971号公報に記載されている様に、情報処理
装置の試験に用いる試験プログラムを、試験命令
実行の為に環境設定を行う初期設定部、試験命令
を実行する試験部、及び、試験命令の実行結果の
判定を行う結果判定部の三部に分割し、この内、
試験部のみを実際に論理シミユレータで実行し、
他の二部については、論理シミユレータに代りに
命令を実行する擬似プロシジヤにて高速度に実行
することにより、試験プログラムを用いた論理シ
ミユレーシヨンの計算機時間の短縮を図つてい
る。
以下、この種の論理シミユレーシヨン装置で入
出力命令（IO命令）を試験する場合について、
従来の動作を第３図乃至第５図を用いて説明す
る。
出力命令（IO命令）を試験する場合について、
従来の動作を第３図乃至第５図を用いて説明す
る。
第３図は従来の論理シミユレーシヨン装置の構
成例で、命令実行擬似プロシジヤ１と論理シミユ
レータ２とが、連絡ルーチン３を介して情報伝達
を行い、記憶装置擬似プロシジヤ（MEM）４に
格納してある試験プログラムを分担して実行する
ものである。こゝで、命令実行擬似プロシジヤ１
は、被試験装置における論理の機能動作を機械語
命令を用いて記述した論理機能モデル上で命令を
高速に実行する。論理シミユレータ２は、動作経
過を詳細に計算できる基本論理素子を用いて被試
験情報処理装置の論理を構成した論理回路モデル
上で命令を実行するもので、論理回路モデルは中
央処理装置モデル（CPU）５、入出力処理装置
モデル（IOP）６、及び、入出力装置モデル
（IOU）７から構成されている。
成例で、命令実行擬似プロシジヤ１と論理シミユ
レータ２とが、連絡ルーチン３を介して情報伝達
を行い、記憶装置擬似プロシジヤ（MEM）４に
格納してある試験プログラムを分担して実行する
ものである。こゝで、命令実行擬似プロシジヤ１
は、被試験装置における論理の機能動作を機械語
命令を用いて記述した論理機能モデル上で命令を
高速に実行する。論理シミユレータ２は、動作経
過を詳細に計算できる基本論理素子を用いて被試
験情報処理装置の論理を構成した論理回路モデル
上で命令を実行するもので、論理回路モデルは中
央処理装置モデル（CPU）５、入出力処理装置
モデル（IOP）６、及び、入出力装置モデル
（IOU）７から構成されている。
第４図は試験プログラムの一例を示したもの
で、初期設定部、試験部、結果判定部より構成さ
れるテストケースが、複数組集合した構成となつ
ている。
で、初期設定部、試験部、結果判定部より構成さ
れるテストケースが、複数組集合した構成となつ
ている。
第５図は、第４図の試験プログラムを第３図の
論理シミユレーシヨン装置で実行する場合の各部
の動作を示したものである。
論理シミユレーシヨン装置で実行する場合の各部
の動作を示したものである。
まず、命令実行擬似プロシジヤ１にて、MEM
４よりCPU命令ａ〜ｂを読み出す。この読み出
した命令が命令の実行モードを命令実行擬似プロ
シジヤ１から論理シミユレータ２へ切り換える
MODE切換命令でない場合、命令実行擬似プロ
シジヤ１はその命令を実行し、IO命令試験の為
の環境設定を行う。その後、命令実行擬似プロシ
ジヤ１にてMODE切換命令を検知すると、その
報告を受けて連絡ルーチン３が、命令実行に必要
な情報を命令実行擬似プロシジヤ１から論理シミ
ユレータ２へ転送し、命令実行モードを命令実号
行擬似プロチヂラ１から論理シミユレータ２へ切
り換える。
４よりCPU命令ａ〜ｂを読み出す。この読み出
した命令が命令の実行モードを命令実行擬似プロ
シジヤ１から論理シミユレータ２へ切り換える
MODE切換命令でない場合、命令実行擬似プロ
シジヤ１はその命令を実行し、IO命令試験の為
の環境設定を行う。その後、命令実行擬似プロシ
ジヤ１にてMODE切換命令を検知すると、その
報告を受けて連絡ルーチン３が、命令実行に必要
な情報を命令実行擬似プロシジヤ１から論理シミ
ユレータ２へ転送し、命令実行モードを命令実号
行擬似プロチヂラ１から論理シミユレータ２へ切
り換える。
論理シミユレータ２では、CPU５がMEM４よ
りIO命令を読み出すと、IO命令実行のためIOP
６を起動する。起動されたIOP６は、更に、IOU
７を起動し、IOU７からの起動完了報告を待つ。
IOP６は、IOU７からの起動完了報告が来ると、
CPU５に対し起動完了を報告し、直ちにIOU７
との間でデータ転送を開始する。
りIO命令を読み出すと、IO命令実行のためIOP
６を起動する。起動されたIOP６は、更に、IOU
７を起動し、IOU７からの起動完了報告を待つ。
IOP６は、IOU７からの起動完了報告が来ると、
CPU５に対し起動完了を報告し、直ちにIOU７
との間でデータ転送を開始する。
CPU５は、IOP６からの起動完了報告が来る
と、後続するCPU命令ｃ〜ｄをMEM４より読み
出して実行しながら、IOP６からの入出力割込
（IO割込）を待つIO割込待ちループ動作を始め
る。
と、後続するCPU命令ｃ〜ｄをMEM４より読み
出して実行しながら、IOP６からの入出力割込
（IO割込）を待つIO割込待ちループ動作を始め
る。
IOP６は、IOU７との間でデータ転送を行い、
IOU７からデータ転送終了報告が来ると、CPU
５に対し、IO割込を起こす。CPU５は、IOP６
からIO割込が報告されると、入出力割込処理
（IO割込処理）を行う。
IOU７からデータ転送終了報告が来ると、CPU
５に対し、IO割込を起こす。CPU５は、IOP６
からIO割込が報告されると、入出力割込処理
（IO割込処理）を行う。
論理シミユレータ２が入出力動作を全て終了す
ると、その報告を受けて、連絡ルーチン３が、命
令実行に必要な情報を論理シミユレータ２から命
令実行擬似プロシジヤ１へ転送し、命令実行モー
ドを論理シミユレータ２から命令実行擬似プロシ
ジヤ１へ切り換える。
ると、その報告を受けて、連絡ルーチン３が、命
令実行に必要な情報を論理シミユレータ２から命
令実行擬似プロシジヤ１へ転送し、命令実行モー
ドを論理シミユレータ２から命令実行擬似プロシ
ジヤ１へ切り換える。
その後、命令実行擬似プロシジヤ１にて、
CPU命令ｅ〜ｆを読み出す。命令実行擬似プロ
シジヤ１では、MODE切換命令でないことを確
認しつゝCPU命令を実行し、試験結果の確認を
行う。
CPU命令ｅ〜ｆを読み出す。命令実行擬似プロ
シジヤ１では、MODE切換命令でないことを確
認しつゝCPU命令を実行し、試験結果の確認を
行う。
以上の動作を、試験プログラム内の各テストケ
ース毎に繰り返す。
ース毎に繰り返す。
尚、第４図に示す試験プログラムで、MODE
切換命令は命令実行擬似プロシジヤ１でのみ有効
な命令である。例えば、CPU命令ｄの次の
MODE切換命令は、本例において論理シミユレ
ータ２で読み出されたので、NO−
OPERATION命令（NOP命令）と見なされ、何
も実行されない。
切換命令は命令実行擬似プロシジヤ１でのみ有効
な命令である。例えば、CPU命令ｄの次の
MODE切換命令は、本例において論理シミユレ
ータ２で読み出されたので、NO−
OPERATION命令（NOP命令）と見なされ、何
も実行されない。
一般に、IO命令はデータ転送を伴うのので、
論理シミユレータ上のCPUとしてはデータ転送
の終了を検知する必要がある。その為、IO命令
起動完了後もそのまゝ、データ転送終了に基づく
IO割込を待たねばならない。
論理シミユレータ上のCPUとしてはデータ転送
の終了を検知する必要がある。その為、IO命令
起動完了後もそのまゝ、データ転送終了に基づく
IO割込を待たねばならない。
この場合、第３図の如き従来技術による論理シ
ミユレーシヨン装置では、CPU５は、IO命令に
後続するCPU命令を実行しながら、IO割込を待
たねばならない。IO命令の試験だから、データ
転送やデータ転送終了報告等、入出力動作そのも
のゝ論理シミユレーシヨンは当然実行すべきだ
が、CPU５で並行して実行されるCPU命令の論
理シミユレーシヨンは本来実行する必要はなく、
その分余計に計算機時間がかゝることになる。
ミユレーシヨン装置では、CPU５は、IO命令に
後続するCPU命令を実行しながら、IO割込を待
たねばならない。IO命令の試験だから、データ
転送やデータ転送終了報告等、入出力動作そのも
のゝ論理シミユレーシヨンは当然実行すべきだ
が、CPU５で並行して実行されるCPU命令の論
理シミユレーシヨンは本来実行する必要はなく、
その分余計に計算機時間がかゝることになる。
一般に、CPUはIOPの数倍以上の論理規模を擁
する為、その論理シミユレーシヨン時間はかなり
多くなり、無視しえないものとなる。
する為、その論理シミユレーシヨン時間はかなり
多くなり、無視しえないものとなる。
本発明の目的は、この様に、IO命令を試験す
る論理シミユレーシヨンに於いて、試験対象とな
つていないCPU命令を命令実行擬似プロシジヤ
で高速度に実行し、全体の論理シミユレーシヨン
時間を縮減することにある。
る論理シミユレーシヨンに於いて、試験対象とな
つていないCPU命令を命令実行擬似プロシジヤ
で高速度に実行し、全体の論理シミユレーシヨン
時間を縮減することにある。
上記目的は、IO命令実行中に、論理シミユレ
ータと命令実行擬似プロシジヤとの間で、命令実
行の動作モードを切り換える時期を検出する命令
実行制御擬似プロシジヤを設けることにより達成
される。
ータと命令実行擬似プロシジヤとの間で、命令実
行の動作モードを切り換える時期を検出する命令
実行制御擬似プロシジヤを設けることにより達成
される。
命令実行制御擬似プロシジヤは、IO命令実行
の為、CPUによりIOPが起動され、起動完了の報
告がIOPからCPUへなされた時、これを検知し連
絡ルーチンへ報告する。連絡ルーチンは、その報
告を受けて命令実行の動作モードを、それ迄の論
理シミユレータから命令実行擬似プロシジヤへ切
り換える。命令実行擬似プロシジヤはMODE切
換命令を検知した時、これを連絡ルーチンへ報告
する。連絡ルーチンは、その報告を受けて命令実
行の動作モードを、それ迄の命令実行擬似プロシ
ジヤから論理シミユレータへ切り換える。
の為、CPUによりIOPが起動され、起動完了の報
告がIOPからCPUへなされた時、これを検知し連
絡ルーチンへ報告する。連絡ルーチンは、その報
告を受けて命令実行の動作モードを、それ迄の論
理シミユレータから命令実行擬似プロシジヤへ切
り換える。命令実行擬似プロシジヤはMODE切
換命令を検知した時、これを連絡ルーチンへ報告
する。連絡ルーチンは、その報告を受けて命令実
行の動作モードを、それ迄の命令実行擬似プロシ
ジヤから論理シミユレータへ切り換える。
以下、本発明の一実施例について図面により詳
細に説明する。
細に説明する。
第１図は本発明による論理シミユレーシヨン装
置の一実施例の構成図である。これは、第３図に
示した従来の論理シミユレーシヨン装置で、
CPU５が命令読み出し、命令実行を繰り返しな
がらIO割込みの報告を待つていたIO割込待ちル
ープ動作を、新たに命令実行制御擬似プロシジヤ
８を設けることにより、CPU５は命令を何も実
行しないでIO割込の報告を待つ動作（IDLEルー
プ動作）を行うように変えたものである。
置の一実施例の構成図である。これは、第３図に
示した従来の論理シミユレーシヨン装置で、
CPU５が命令読み出し、命令実行を繰り返しな
がらIO割込みの報告を待つていたIO割込待ちル
ープ動作を、新たに命令実行制御擬似プロシジヤ
８を設けることにより、CPU５は命令を何も実
行しないでIO割込の報告を待つ動作（IDLEルー
プ動作）を行うように変えたものである。
第２図は、第４図の試験プログラムを第１図の
論理シミユレーシヨン装置で実行する場合の各部
の動作を示したものである。
論理シミユレーシヨン装置で実行する場合の各部
の動作を示したものである。
まず、命令実行擬似プロシジヤ１にて、CPU
命令ａ〜ｂをMEM４より読み出す。読み出した
命令が命令の実行モードを命令実行擬似プロシジ
ヤ１から論理シミユレータ２へ切り変える
MODE切換命令でない場合、命令実行擬似プロ
シジヤ１はその命令を実行し、IO命令試験の為
の環境設定を行う。その後、命令実行擬似プロシ
ジヤ１にてMODE切換命令を検知すると、その
報告を受けて連絡ルーチン３が、命令実行に必要
な情報を命令実行擬似プロシジヤ１から論理シミ
ユレータ２へ転送し、命令実行モードを命令実行
擬似プロシジヤ１から論理シミユレータ２へ切り
変える。
命令ａ〜ｂをMEM４より読み出す。読み出した
命令が命令の実行モードを命令実行擬似プロシジ
ヤ１から論理シミユレータ２へ切り変える
MODE切換命令でない場合、命令実行擬似プロ
シジヤ１はその命令を実行し、IO命令試験の為
の環境設定を行う。その後、命令実行擬似プロシ
ジヤ１にてMODE切換命令を検知すると、その
報告を受けて連絡ルーチン３が、命令実行に必要
な情報を命令実行擬似プロシジヤ１から論理シミ
ユレータ２へ転送し、命令実行モードを命令実行
擬似プロシジヤ１から論理シミユレータ２へ切り
変える。
論理シミユレータ２では、命令実行制御擬似プ
ロシジヤ８が、まず、IO割込待ち状態かどうか
を判定する。最初は、IO割込待ち状態ではない
ので、そのまゝCPU５に動作させる。CPU５は
IO命令をMEM４より読み出し、IO命令実行の
為、IOP６を起動する。起動されたIOP６は、更
に、IOP７を起動し、IOP７からの起動完了報告
を待つ。IOP６は、IOU７からの起動完了報告が
来ると、CPU５に対し起動完了を報告し、直ち
にIOU７との間でデータ転送を開始する。
ロシジヤ８が、まず、IO割込待ち状態かどうか
を判定する。最初は、IO割込待ち状態ではない
ので、そのまゝCPU５に動作させる。CPU５は
IO命令をMEM４より読み出し、IO命令実行の
為、IOP６を起動する。起動されたIOP６は、更
に、IOP７を起動し、IOP７からの起動完了報告
を待つ。IOP６は、IOU７からの起動完了報告が
来ると、CPU５に対し起動完了を報告し、直ち
にIOU７との間でデータ転送を開始する。
命令実行制御擬似プロシジヤ８は、IOP６から
CPU５に対し報告される起動完了報告を検知す
る。これを受けて、連絡ルーチン３が、命令実行
に必要な情報を論理シミユレータ２から命令実行
擬似プロシジヤ１へ転送し、命令実行モードを論
理シミユレータ２から命令実行擬似プロシジヤ１
へ切り換える。
CPU５に対し報告される起動完了報告を検知す
る。これを受けて、連絡ルーチン３が、命令実行
に必要な情報を論理シミユレータ２から命令実行
擬似プロシジヤ１へ転送し、命令実行モードを論
理シミユレータ２から命令実行擬似プロシジヤ１
へ切り換える。
この場合、IOP６、IOU７間で実行中のデータ
転送は、再開後の動作の連続性を保つ形で中断さ
れる。
転送は、再開後の動作の連続性を保つ形で中断さ
れる。
その後、命令実行擬似プロシジヤ１にて、
CPU命令ｃ〜ｄを読み出し、MODE切換命令で
ないことを確認しつゝ実行する。命令実行擬似プ
ロシジヤ１にてMODE切換命令を検知すると、
その報告を受けて連絡ルーチン３が、命令実行に
必要な情報を命令実行擬似プロシジヤ１から論理
シミユレータ２へ転送し、命令実行モードを命令
実行擬似プロシジヤ１から論理シミユレータ２へ
切り換える。
CPU命令ｃ〜ｄを読み出し、MODE切換命令で
ないことを確認しつゝ実行する。命令実行擬似プ
ロシジヤ１にてMODE切換命令を検知すると、
その報告を受けて連絡ルーチン３が、命令実行に
必要な情報を命令実行擬似プロシジヤ１から論理
シミユレータ２へ転送し、命令実行モードを命令
実行擬似プロシジヤ１から論理シミユレータ２へ
切り換える。
論理シミユレータ２では、最初、以前中断して
いたIOP６、IOU７間のデータ転送を、中断前と
連続性を保つ形で再開する。
いたIOP６、IOU７間のデータ転送を、中断前と
連続性を保つ形で再開する。
次に、命令実行制御擬似プロシジヤ８が、IO
割込待ち状態かどうかを判定する。現在、IOP
６、IOU７間でデータ転送中だから、CPU５は
データ転送終了に基づくIO割込待ち状態であり、
CPU命令は何も実行しないでIO割込を待つIDLE
ループ動作を繰り返す。
割込待ち状態かどうかを判定する。現在、IOP
６、IOU７間でデータ転送中だから、CPU５は
データ転送終了に基づくIO割込待ち状態であり、
CPU命令は何も実行しないでIO割込を待つIDLE
ループ動作を繰り返す。
IOP６は、IOU７との間でデータ転送を行い、
IOU７からデータ転送終了報告が来ると、CPU
５に対し、IO割込を起こす。CPU５はIOP６か
らIO割込が報告されると、入出力割込処理（IO
割込処理）を行う。
IOU７からデータ転送終了報告が来ると、CPU
５に対し、IO割込を起こす。CPU５はIOP６か
らIO割込が報告されると、入出力割込処理（IO
割込処理）を行う。
論理シミユレータ２が入出力動作を全て終了す
ると、その報告を受けて連絡ルーチン３は、命令
実行に必要な情報を論理シミユレータ２から命令
実行擬似プロシジヤ１へ転送し、命令実行モード
を論理シミユレータ２から命令実行擬似プロシジ
ヤ１へ切換える。
ると、その報告を受けて連絡ルーチン３は、命令
実行に必要な情報を論理シミユレータ２から命令
実行擬似プロシジヤ１へ転送し、命令実行モード
を論理シミユレータ２から命令実行擬似プロシジ
ヤ１へ切換える。
その後、命令実行擬似プロシジヤ１にて、
CPU命令ｅ〜ｆを読み出す。命令実行擬似プロ
シジヤ１は、MODE切換命令でないことを確認
しつゝCPU命令を実行し、試験結果の確認を行
う。
CPU命令ｅ〜ｆを読み出す。命令実行擬似プロ
シジヤ１は、MODE切換命令でないことを確認
しつゝCPU命令を実行し、試験結果の確認を行
う。
以上の動作を、試験プログラム内の各テストケ
ース毎に組み返す。
ース毎に組み返す。
以上説明したように、本発明によれば、IO命
令を試験する論理シミユレーシヨン動作におい
て、IOPとIOUのデータ転送中、CPUは何も命令
を実行せずにデータ転送終了に基づくIOPからの
IO割込を待てるので、論理シミユレーシヨン時
間の縮減ができる。
令を試験する論理シミユレーシヨン動作におい
て、IOPとIOUのデータ転送中、CPUは何も命令
を実行せずにデータ転送終了に基づくIOPからの
IO割込を待てるので、論理シミユレーシヨン時
間の縮減ができる。
第１図は本発明による論理シミユレーシヨン装
置の一実施例の構成図、第２図は第１図の動作説
明図、第３図は従来の論理シミユレーシヨン装置
の構成図、第４図は試験プログラムの一例を示す
図、第５図は第３図の動作説明図である。 １……命令実行擬似プロシジヤ、２……論理シ
ミユレータ、３……連絡ルーチン、４……記憶装
置擬似プロシジヤ、５……中央処理装置モデル、
６……入出力処理装置モデル、７……入出力装置
モデル、８……命令実行制御擬似プロシジヤ。
置の一実施例の構成図、第２図は第１図の動作説
明図、第３図は従来の論理シミユレーシヨン装置
の構成図、第４図は試験プログラムの一例を示す
図、第５図は第３図の動作説明図である。 １……命令実行擬似プロシジヤ、２……論理シ
ミユレータ、３……連絡ルーチン、４……記憶装
置擬似プロシジヤ、５……中央処理装置モデル、
６……入出力処理装置モデル、７……入出力装置
モデル、８……命令実行制御擬似プロシジヤ。
Claims (1)
- 【特許請求の範囲】 １ 動作経過を詳細に計算できる基本論理素子を
用いて被試験情報処理装置の論理を構成した論理
回路モデル上で命令を実行する論理シミユレータ
と、論理の機能動作を機械語命令を用いて記述し
た論理機能モデル上で命令を高速に実行する命令
実行擬似プロシジヤと、前記論理シミユレータと
前記命令実行擬似プロシジヤとで実行する試験プ
ログラムを格納する記憶装置擬似プロシジヤと、
前記論理シミユレータと前記命令実行擬似プロシ
ジヤとの間で、命令実行に必要な情報を転送し、
命令実行の動作モードを切り換える連絡ルーチン
とを有する論理シミユレーシヨン装置において、 前記論理シミユレータと前記連絡ルーチンとの
間で、命令実行の動作モードを切り換える時期を
検出する命令実行制御擬似プロシジヤを設け、 入出力命令を試験する試験プログラムを実行す
る場合に、前記論理シミユレータは入出力命令
と、入出力命令により起動された入出力動作の終
了報告を待つ動作を実行し、前記命令実行擬似プ
ロシジヤはその他のCPU系命令の動作を実行す
ることを特徴とする論理シミユレーシヨン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038352A JPS63205758A (ja) | 1987-02-21 | 1987-02-21 | 論理シミユレ−シヨン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62038352A JPS63205758A (ja) | 1987-02-21 | 1987-02-21 | 論理シミユレ−シヨン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205758A JPS63205758A (ja) | 1988-08-25 |
| JPH053033B2 true JPH053033B2 (ja) | 1993-01-13 |
Family
ID=12522887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62038352A Granted JPS63205758A (ja) | 1987-02-21 | 1987-02-21 | 論理シミユレ−シヨン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63205758A (ja) |
-
1987
- 1987-02-21 JP JP62038352A patent/JPS63205758A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205758A (ja) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933941A (en) | Apparatus and method for testing the operation of a central processing unit of a data processing system | |
| JPH0533423B2 (ja) | ||
| JP2002297414A (ja) | システムシミュレータ、シミュレーション方法及びシミュレーションプログラム | |
| JPH02171934A (ja) | 仮想計算機システム | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH0521251B2 (ja) | ||
| JPH053033B2 (ja) | ||
| JP2533489B2 (ja) | シミユレ−シヨン方式 | |
| JPS62194549A (ja) | Ｃｐｕ―ｉｏ並列動作シミュレーション方法 | |
| JPS63177231A (ja) | 並列プログラムデバグ方式 | |
| JPS6120900B2 (ja) | ||
| JP3685288B2 (ja) | マイクロプロセッサのエミュレーション方法およびエミュレータ装置 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPH03134783A (ja) | シングルチップマイクロコンピュータ | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPS62196736A (ja) | 擬似障害発生方式 | |
| JPH0652482B2 (ja) | シーケンスコントローラ | |
| JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH01204158A (ja) | マイクロコンピュータのクロスソフトウェア開発におけるデバッグ支援方式 | |
| JPH01292413A (ja) | 情報処理装置 | |
| JPH0635516A (ja) | プログラマブル・コントローラにおける複数プログラムの一括イネーブル・ディセーブル処理方法 | |
| JPH027099B2 (ja) |