JPH0773368B2 - タイムベースコレクタ - Google Patents
タイムベースコレクタInfo
- Publication number
- JPH0773368B2 JPH0773368B2 JP63008972A JP897288A JPH0773368B2 JP H0773368 B2 JPH0773368 B2 JP H0773368B2 JP 63008972 A JP63008972 A JP 63008972A JP 897288 A JP897288 A JP 897288A JP H0773368 B2 JPH0773368 B2 JP H0773368B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- horizontal
- frequency
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号の時間軸を補正するタイムベースコ
レクタに係るもので、特VTR等の高速時においても簡単
な回路構成で映像の再生が可能な、タイムベースコレク
タに関するものである。
レクタに係るもので、特VTR等の高速時においても簡単
な回路構成で映像の再生が可能な、タイムベースコレク
タに関するものである。
ビデオテープレコーダ（VTR）で、高速再生動作時に
は、その映像出力信号のタイムベースは通常の再生時と
比較して著しく変動する。そこでデジタルメモリを用い
て時間軸を補正する方法が用いられており、入力映像信
号の水平時間軸の変動に応じた速度で入力映像信号を標
本化してメモリに書き込んで入力処理し、一定の速度で
それを読み出し、復号化することにより正規の映像出力
信号を発生している。入力水平同期信号の周波数変動に
応じて入力処理部の動作周波数も変化する。周波数変動
の全範囲内で動作が保証されなければならない。VTRの
高速再生を行う際には、水平同期信号の周波数変動は±
30〜40％に達するものであり、入力処理部の動作周波数
レンジが広くなるから、入力処理回路の負担が大きくな
る。
は、その映像出力信号のタイムベースは通常の再生時と
比較して著しく変動する。そこでデジタルメモリを用い
て時間軸を補正する方法が用いられており、入力映像信
号の水平時間軸の変動に応じた速度で入力映像信号を標
本化してメモリに書き込んで入力処理し、一定の速度で
それを読み出し、復号化することにより正規の映像出力
信号を発生している。入力水平同期信号の周波数変動に
応じて入力処理部の動作周波数も変化する。周波数変動
の全範囲内で動作が保証されなければならない。VTRの
高速再生を行う際には、水平同期信号の周波数変動は±
30〜40％に達するものであり、入力処理部の動作周波数
レンジが広くなるから、入力処理回路の負担が大きくな
る。
本発明は、上記のような問題点を解決して、水平同期信
号の周波数変動の影響を受けない、簡単な入力処理部の
回路構成によって、タイムベースコレクタを提供するこ
とを目的とする。
号の周波数変動の影響を受けない、簡単な入力処理部の
回路構成によって、タイムベースコレクタを提供するこ
とを目的とする。
本発明は、入力水平同期信号と垂直同期信号に切り換え
て位相ロックできるようにして、基準クロックを発生さ
せることによって上記の目的を達成するものである。
て位相ロックできるようにして、基準クロックを発生さ
せることによって上記の目的を達成するものである。
すなわち、本発明は、入力映像信号の同期信号に位相ロ
ックして発生させた入力系基準クロックによって入力映
像信号をメモリに書き込み、安定な出力系基準クロック
により書き込み内容を読み出して、映像信号の時間軸補
正を行うタイムベースコレクタにおいて、 入力された同期信号に位相ロックして入力系基準クロッ
クを発生する発振回路と、この発振回路に入力する同期
信号を入力映像信号の水平同期信号または垂直同期信号
に切り換えるスイッチ回路とを備え、スイッチ回路が、
入力映像信号の水平同期周波数の所定の値を境に切り換
え動作を行い、水平同期周波数が所定の値よりも小さい
ときは水平同期信号を発振回路に加え、水平同期周波数
が所定の値以上のときは垂直同期信号を発振回路に加え
るように切り換わる構成を特徴とする。
ックして発生させた入力系基準クロックによって入力映
像信号をメモリに書き込み、安定な出力系基準クロック
により書き込み内容を読み出して、映像信号の時間軸補
正を行うタイムベースコレクタにおいて、 入力された同期信号に位相ロックして入力系基準クロッ
クを発生する発振回路と、この発振回路に入力する同期
信号を入力映像信号の水平同期信号または垂直同期信号
に切り換えるスイッチ回路とを備え、スイッチ回路が、
入力映像信号の水平同期周波数の所定の値を境に切り換
え動作を行い、水平同期周波数が所定の値よりも小さい
ときは水平同期信号を発振回路に加え、水平同期周波数
が所定の値以上のときは垂直同期信号を発振回路に加え
るように切り換わる構成を特徴とする。
通常それに位相ロックさせて動作基準クロックを得てい
る入力水平同期信号の周波数が、あるしきい値以上とな
ったときには、垂直同期信号に位相ロックさせて入力処
理部の動作基準クロックを得る。垂直同期信号の周波数
変動は小さいので、動作周波数の変化も小さく抑えるこ
とができる。
る入力水平同期信号の周波数が、あるしきい値以上とな
ったときには、垂直同期信号に位相ロックさせて入力処
理部の動作基準クロックを得る。垂直同期信号の周波数
変動は小さいので、動作周波数の変化も小さく抑えるこ
とができる。
すなわち、VTR等の高速再生時には、その垂直同期信号
に位相ロックして発生させた基準クロックと、水平同期
信号から水平同期を得て動作する入力処理部を有し、基
準同期入力信号に同期して出力処理を行う出力処理部に
よって時間軸の補正を行うことができる。
に位相ロックして発生させた基準クロックと、水平同期
信号から水平同期を得て動作する入力処理部を有し、基
準同期入力信号に同期して出力処理を行う出力処理部に
よって時間軸の補正を行うことができる。
この場合、入力水平同期信号に同期結合して得られる動
作基準クロック周波数との差分は、画像の歪みとなって
表れるが、高速再生によるサーチの目的は十分達成でき
る。
作基準クロック周波数との差分は、画像の歪みとなって
表れるが、高速再生によるサーチの目的は十分達成でき
る。
以下、図面を参照して、本発明の実施例について説明す
る。第１図は本発明の実施例を示すブロック図である。
る。第１図は本発明の実施例を示すブロック図である。
なお、説明は便宜上輝度信号の処理に関する部分のみに
限定した。
限定した。
同期分離器11は、入力映像信号から同期信号を分離し、
複合同期信号Ciと垂直同期信号Viとを出力する。周波数
−電圧変換器12は、入力映像信号の水平同期周波数に比
例した電圧VHを発生し、電圧比較器13へ入力する。電圧
比較器13の他の入力には基準電圧VSが与えられており、
その出力によってスイッチ回路24、25、26が駆動され
る。
複合同期信号Ciと垂直同期信号Viとを出力する。周波数
−電圧変換器12は、入力映像信号の水平同期周波数に比
例した電圧VHを発生し、電圧比較器13へ入力する。電圧
比較器13の他の入力には基準電圧VSが与えられており、
その出力によってスイッチ回路24、25、26が駆動され
る。
位相比較器21は電圧制御発振器22とともにPLLを構成
し、入力映像水平同期信号に位相ロックし、そのｎ倍周
波数の入力系基準クロックCKWを発生する。同期信号発
生器23は、位相比較器21が必要とする比較同期信号C0、
V0をクロックCKWにより発生する。
し、入力映像水平同期信号に位相ロックし、そのｎ倍周
波数の入力系基準クロックCKWを発生する。同期信号発
生器23は、位相比較器21が必要とする比較同期信号C0、
V0をクロックCKWにより発生する。
同様に出力系制御部31は、外部より与えられる読出用基
準TV同期信号に位相ロックして動作し水平同期信号のｎ
倍の安定な出力系基準クロックCKRを発生する。
準TV同期信号に位相ロックして動作し水平同期信号のｎ
倍の安定な出力系基準クロックCKRを発生する。
ADコンバータ14、DAコンバータ32はそれぞれ入力系、出
力系の基準クロックCKW、CKRによって駆動され、映像の
標本化、復号化を行う。ビデオメモリバッファ27は、書
込、読出が別個のクロックで非同期に行えるものであ
る。
力系の基準クロックCKW、CKRによって駆動され、映像の
標本化、復号化を行う。ビデオメモリバッファ27は、書
込、読出が別個のクロックで非同期に行えるものであ
る。
次に動作について説明する。
通常の再生時には、スイッチ回路24、25、26がともに１
の方向になるように基準電圧VSが設定されている。した
がって、入力処理部は、入力映像の水平および垂直同期
信号に位相ロックした動作となり、入力映像の水平同期
期間に伸長圧縮があっても、一水平期間内の標本数ｎは
不変であり、出力系クロックによって安定に再生される
から、時間軸の補正がなされる。
の方向になるように基準電圧VSが設定されている。した
がって、入力処理部は、入力映像の水平および垂直同期
信号に位相ロックした動作となり、入力映像の水平同期
期間に伸長圧縮があっても、一水平期間内の標本数ｎは
不変であり、出力系クロックによって安定に再生される
から、時間軸の補正がなされる。
高速再生で、入力映像の水平同期期間の圧縮があり、周
波数−電圧変換器12の出力VHがVSよりも大きくなると、
電圧比較器13の出力が変化してスイッチ回路24、25はと
もに２の方向に切り替わり、入力処理部は入力映像信号
の垂直同期信号に位相ロックする。このとき、同期信号
発生器23で発生する水平同期信号は入力信号のそれと同
期しないから、スイッチ回路26も２の方向に入り換えら
れる。これにより、入力水平同期信号で直接メモリ27と
書込水平アドレスをリセットし、垂直アドレスを一つ進
める操作を行う。
波数−電圧変換器12の出力VHがVSよりも大きくなると、
電圧比較器13の出力が変化してスイッチ回路24、25はと
もに２の方向に切り替わり、入力処理部は入力映像信号
の垂直同期信号に位相ロックする。このとき、同期信号
発生器23で発生する水平同期信号は入力信号のそれと同
期しないから、スイッチ回路26も２の方向に入り換えら
れる。これにより、入力水平同期信号で直接メモリ27と
書込水平アドレスをリセットし、垂直アドレスを一つ進
める操作を行う。
したがって、入力映像−水平同期期間における標本数
は、通常の再生時のｎより水平圧縮分だけ少なくなる。
出力処理により、第２図の映像出力波形41のような信号
に復元される。これは、垂直同期信号42に対して水平圧
縮されたものであり、再生画像も水平に圧縮されたもの
となる。
は、通常の再生時のｎより水平圧縮分だけ少なくなる。
出力処理により、第２図の映像出力波形41のような信号
に復元される。これは、垂直同期信号42に対して水平圧
縮されたものであり、再生画像も水平に圧縮されたもの
となる。
垂直方向に関しては、一垂直期間内で規定数より過分な
水平走査線分は無視されるので、画像の垂直方向の歪み
が生じる。これら画像の歪みは高速再生の速度に応じた
もので、速度を変えると変化するが、いずれもサーチの
目的を妨げるものではない。
水平走査線分は無視されるので、画像の垂直方向の歪み
が生じる。これら画像の歪みは高速再生の速度に応じた
もので、速度を変えると変化するが、いずれもサーチの
目的を妨げるものではない。
水平同期期間の伸長が起こる方向（通常、順方向）の高
速再生に関しては、通常再生時と同じ回路構成として
も、入力処理動作周波数が低くなる方向に変化するか
ら、通常問題とならない。
速再生に関しては、通常再生時と同じ回路構成として
も、入力処理動作周波数が低くなる方向に変化するか
ら、通常問題とならない。
VTR高速再生時における垂直同期周波数の変動は水平同
期信号の変動に比較して極めて小さい。したがって、通
常再生動作に合わせて構成した入力処理回路のクロック
周波数が、その限界を越えないようにしきい値電圧VSを
定めれば、高速再生処理のための特別な高速入力処理回
路を構成する必要もなく、簡単な回路構成によって装置
が実現できる。
期信号の変動に比較して極めて小さい。したがって、通
常再生動作に合わせて構成した入力処理回路のクロック
周波数が、その限界を越えないようにしきい値電圧VSを
定めれば、高速再生処理のための特別な高速入力処理回
路を構成する必要もなく、簡単な回路構成によって装置
が実現できる。
上記の例では、入力水平同期信号があるしきい値を越え
たときに、入力処理系のクロック周波数をほぼ一定に保
つように切り換えを行ったが、サーチ再生の場合には一
意的に切り換えるようにした回路構成でもよい。
たときに、入力処理系のクロック周波数をほぼ一定に保
つように切り換えを行ったが、サーチ再生の場合には一
意的に切り換えるようにした回路構成でもよい。
本発明によれば、VTR高速再生時の水平同期信号の周波
数変動の影響を受けない、簡単な回路構成の、タイムベ
ースコレクタを提供することができる。
数変動の影響を受けない、簡単な回路構成の、タイムベ
ースコレクタを提供することができる。
第１図は本発明の実施例を示すブロック図、第２図はそ
の動作説明図である。 11……同期分離器 12……周波数電圧変換器 21……位相比較器 22……電圧制御発振器 24、25、26……スイッチ回路
の動作説明図である。 11……同期分離器 12……周波数電圧変換器 21……位相比較器 22……電圧制御発振器 24、25、26……スイッチ回路
Claims (1)
- 【請求項１】入力映像信号の同期信号に位相ロックして
発生させた入力系基準クロックによって入力映像信号を
メモリに書き込み、安定な出力系基準クロックにより書
き込み内容を読み出して、映像信号の時間軸補正を行う
タイムベースコレクタにおいて、 入力された同期信号に位相ロックして入力系基準クロッ
クを発生する発振回路と、該発振回路に入力する同期信
号を入力映像信号の水平同期信号または垂直同期信号に
切り換えるスイッチ回路とを備え、 スイッチ回路が、入力映像信号の水平同期周波数の所定
の値を境に切り換え動作を行い、水平同期周波数が所定
の値よりも小さいときは水平同期信号を発振回路に加
え、水平同期周波数が所定の値以上のときは垂直同期信
号を発振回路に加えるように切り換わることを特徴とす
るタイムベースコレクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008972A JPH0773368B2 (ja) | 1988-01-19 | 1988-01-19 | タイムベースコレクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008972A JPH0773368B2 (ja) | 1988-01-19 | 1988-01-19 | タイムベースコレクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01185086A JPH01185086A (ja) | 1989-07-24 |
| JPH0773368B2 true JPH0773368B2 (ja) | 1995-08-02 |
Family
ID=11707600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63008972A Expired - Lifetime JPH0773368B2 (ja) | 1988-01-19 | 1988-01-19 | タイムベースコレクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773368B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2844765B2 (ja) * | 1989-12-15 | 1999-01-06 | ソニー株式会社 | ビデオ信号再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174083A (ja) * | 1987-12-28 | 1989-07-10 | Hoei:Kk | 映像信号の時間軸補正装置 |
-
1988
- 1988-01-19 JP JP63008972A patent/JPH0773368B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01185086A (ja) | 1989-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746996A (en) | Skew error correction circuit for video signal reproducing apparatus | |
| US5528307A (en) | Clock generator | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| KR100816964B1 (ko) | 데이터 처리 장치 및 방법 | |
| JP4200630B2 (ja) | 映像記録再生装置及び映像記録再生方法 | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| JPH01185086A (ja) | タイムベースコレクタ | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| KR930005339B1 (ko) | 더블 어지뮤즈 4헤드 vtr에서 변속재생시 에러 보정회로 | |
| JPH0447784A (ja) | 同期検出装置 | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 | |
| JP3184051B2 (ja) | 時間軸補正回路 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JP3212201B2 (ja) | 時間軸補正回路 | |
| JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
| JPH084337B2 (ja) | 時間軸エラ−補正装置 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPS5824281A (ja) | セグメント式ｖｔｒのスキユ−歪補正装置 | |
| JPH0476272B2 (ja) | ||
| JPH04237285A (ja) | 時間軸補正装置 | |
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JPH0453067A (ja) | 時間軸補正回路 | |
| JPS61195091A (ja) | 時間軸処理装置のクロツク信号発生回路 | |
| JPH0414430B2 (ja) | ||
| JPH0746851B2 (ja) | ビデオ・プリンタ用同期信号発生装置 |