JPH05307619A - マイクロプロセッサのａｃ特性測定方法 - Google Patents
マイクロプロセッサのａｃ特性測定方法Info
- Publication number
- JPH05307619A JPH05307619A JP4099043A JP9904392A JPH05307619A JP H05307619 A JPH05307619 A JP H05307619A JP 4099043 A JP4099043 A JP 4099043A JP 9904392 A JP9904392 A JP 9904392A JP H05307619 A JPH05307619 A JP H05307619A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- driver
- clock signal
- signal
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 ＡＣ特性の測定を簡単な手順で行ない、ＡＣ
特性の測定の測定誤差を少なくする。 【構成】 ＡＣ特性の評価のための測定は、接続端子１
０３へＩＣテスターのクロック信号を入力するだけで可
能となる。しかも、クロック発生器１１に含まれるクロ
ック発振器の部分だけを評価する必要があるならば、水
晶発振器１１１を取り外して、ＡＣテスターのクロック
信号を接続端子１０１に入力すればよい。
特性の測定の測定誤差を少なくする。 【構成】 ＡＣ特性の評価のための測定は、接続端子１
０３へＩＣテスターのクロック信号を入力するだけで可
能となる。しかも、クロック発生器１１に含まれるクロ
ック発振器の部分だけを評価する必要があるならば、水
晶発振器１１１を取り外して、ＡＣテスターのクロック
信号を接続端子１０１に入力すればよい。
Description
【０００１】
【産業上の利用分野】本発明は、クロック発生器を有す
るマイクロプロセッサのＡＣ特性測定方法に関する。
るマイクロプロセッサのＡＣ特性測定方法に関する。
【０００２】
【従来の技術】一般的にデジタル・システムで使用され
るクロック信号としては、各種信号の状態数が２値であ
ることや、ある１つの信号から次々と別の信号を作り出
していく過程において都合がよいことなどの理由から、
一定の周波数をもった矩形波が使用される。このような
クロック信号は、近年実用化されているほとんどすべて
のマイクロプロセッサがノイマン（Neumann ）型である
ため、マイクロプロセッサ自身の動作基準信号として使
用されるばかりでなく、マイクロプロセッサ内部の信号
の入出力時に必要な同期化基準信号や、外部回路とマイ
クロプロセッサとの間の入出力信号を同期化するための
基準信号としても使用される。このようなマイクロプロ
セッサの例として、ＮＥＣ製の１６／８ビット・マイク
ロプロセッサμＰＤ７０２０８（資料番号：ＩＣ―７０
７８Ｂ（第３版）、１９８９年５月発行）がある。
るクロック信号としては、各種信号の状態数が２値であ
ることや、ある１つの信号から次々と別の信号を作り出
していく過程において都合がよいことなどの理由から、
一定の周波数をもった矩形波が使用される。このような
クロック信号は、近年実用化されているほとんどすべて
のマイクロプロセッサがノイマン（Neumann ）型である
ため、マイクロプロセッサ自身の動作基準信号として使
用されるばかりでなく、マイクロプロセッサ内部の信号
の入出力時に必要な同期化基準信号や、外部回路とマイ
クロプロセッサとの間の入出力信号を同期化するための
基準信号としても使用される。このようなマイクロプロ
セッサの例として、ＮＥＣ製の１６／８ビット・マイク
ロプロセッサμＰＤ７０２０８（資料番号：ＩＣ―７０
７８Ｂ（第３版）、１９８９年５月発行）がある。
【０００３】従来のマイクロプロセッサでは、信号演算
処理を行なうＣＰＵと、クロック発生器と、ＣＰＵの周
辺にあり高速化を目的とする補助的な記憶回路や信号の
入出力制御回路などの周辺回路とを同一のチップ上に構
成する。クロック発生器に接続される接続端子には、チ
ップの外部から水晶発振器が接続される。ＣＰＵと周辺
回路とは、データ，アドレス信号および各種信号を互い
にやりとりするための信号線によって、前記同一チップ
上で接続されている。クロック発生器はクロック発振器
からのクロック信号を制御回路ユニットへ出力するため
に増幅する第１のドライバを介して、チップ内の各制御
回路ユニットの入力信号を増幅するチップ内ドライバに
接続され、第１のドライバの出力端は第２のドライバを
介して第１の接続端子に前記チップ内で接続される。チ
ップ内ドライバの出力端はＣＰＵおよび周辺回路に前記
チップ内で接続され、ＣＰＵの出力端は第３のドライバ
を介して第２の接続端子に前記チップ内で接続される。
第１の接続端子と第２の接続端子とはそれぞれ、前記チ
ップの外部にある外部回路に接続される。したがって、
クロック発生器で発生したクロック信号は、ＣＰＵと周
辺回路と外部回路とにほぼ同時に供給される。これらの
ＣＰＵ，周辺回路，外部回路はそれぞれ、前記クロック
信号に同期しながら内部処理を実行し、この処理の結果
生じた信号も前記クロック信号に同期して出力する。
処理を行なうＣＰＵと、クロック発生器と、ＣＰＵの周
辺にあり高速化を目的とする補助的な記憶回路や信号の
入出力制御回路などの周辺回路とを同一のチップ上に構
成する。クロック発生器に接続される接続端子には、チ
ップの外部から水晶発振器が接続される。ＣＰＵと周辺
回路とは、データ，アドレス信号および各種信号を互い
にやりとりするための信号線によって、前記同一チップ
上で接続されている。クロック発生器はクロック発振器
からのクロック信号を制御回路ユニットへ出力するため
に増幅する第１のドライバを介して、チップ内の各制御
回路ユニットの入力信号を増幅するチップ内ドライバに
接続され、第１のドライバの出力端は第２のドライバを
介して第１の接続端子に前記チップ内で接続される。チ
ップ内ドライバの出力端はＣＰＵおよび周辺回路に前記
チップ内で接続され、ＣＰＵの出力端は第３のドライバ
を介して第２の接続端子に前記チップ内で接続される。
第１の接続端子と第２の接続端子とはそれぞれ、前記チ
ップの外部にある外部回路に接続される。したがって、
クロック発生器で発生したクロック信号は、ＣＰＵと周
辺回路と外部回路とにほぼ同時に供給される。これらの
ＣＰＵ，周辺回路，外部回路はそれぞれ、前記クロック
信号に同期しながら内部処理を実行し、この処理の結果
生じた信号も前記クロック信号に同期して出力する。
【０００４】このマイクロプロセッサの性能を評価する
ためにＡＣ特性を測定する。ＡＣ特性とは、入出力信号
の変化点（ＡＣ状態）間の時間特性である。この内容
は、次のような項目に分かれる。
ためにＡＣ特性を測定する。ＡＣ特性とは、入出力信号
の変化点（ＡＣ状態）間の時間特性である。この内容
は、次のような項目に分かれる。
【０００５】１．クロック信号の周期（cycle time） ２．信号のハイ・レベルまたはロウ・レベルの時間幅 ３．信号の立ち上がり時間／立ち下がり時間 ４．遅延時間（「第１の信号の変化終了」からそれに応
答する「第２の信号の変化終了」までの時間） ５．セットアップ時間（第１の信号を第２の信号でサン
プリングするための設定時間余裕。「第１の信号の変化
終了」から「第２の信号の変化開始」までを規定する） ６．ホールド時間（第１の信号を第２の信号でラッチし
たりサンプリングするための保持時間余裕。「第２の信
号の変化終了」から「第１の信号の変化開始」までを規
定する） ７．フロート遅延時間［第１の信号の変化に対して、第
２の信号（出力）がフローティング（ハイ・インピーダ
ンス）状態になるまでの遅延時間。「第１の信号の変化
終了」から「第２の信号の変化開始」までを規定する］ ８．ＡＣ特性のタイミング・チャート（上記項目のチャ
ート化） ９．ＡＣ特性タイミングチャートにおける各入出力信号
の測定点（例えば、最大レベルが２．４Ｖ，最低レベル
が０．４５Ｖのときの測定点は、２．２Ｖ，０．８Ｖ） 上記の項目は、入出力信号の変化点間の時間特性を定義
するもので、この入出力信号がクロック信号に同期した
ものであることを考えると、クロック信号と上記ＡＣ特
性は密接な関係を保たざるを得ない。
答する「第２の信号の変化終了」までの時間） ５．セットアップ時間（第１の信号を第２の信号でサン
プリングするための設定時間余裕。「第１の信号の変化
終了」から「第２の信号の変化開始」までを規定する） ６．ホールド時間（第１の信号を第２の信号でラッチし
たりサンプリングするための保持時間余裕。「第２の信
号の変化終了」から「第１の信号の変化開始」までを規
定する） ７．フロート遅延時間［第１の信号の変化に対して、第
２の信号（出力）がフローティング（ハイ・インピーダ
ンス）状態になるまでの遅延時間。「第１の信号の変化
終了」から「第２の信号の変化開始」までを規定する］ ８．ＡＣ特性のタイミング・チャート（上記項目のチャ
ート化） ９．ＡＣ特性タイミングチャートにおける各入出力信号
の測定点（例えば、最大レベルが２．４Ｖ，最低レベル
が０．４５Ｖのときの測定点は、２．２Ｖ，０．８Ｖ） 上記の項目は、入出力信号の変化点間の時間特性を定義
するもので、この入出力信号がクロック信号に同期した
ものであることを考えると、クロック信号と上記ＡＣ特
性は密接な関係を保たざるを得ない。
【０００６】
【発明が解決しようとする課題】上述したような従来の
マイクロプロセッサには、次のような問題点がある。
マイクロプロセッサには、次のような問題点がある。
【０００７】上述したようなＡＣ特性の測定を行なうと
き、水晶発振器をその接続端子から取り外して、その接
続端子にＩＣテスターからのクロック信号を入力し、第
１の接続端子と第２の接続端子で測定する。ところが、
この場合のＡＣ特性は、第１の接続端子から第２の接続
端子までのＡＣ特性を測定したことにはならない。した
がって、マイクロプロセッサを規格化した電気的特性の
うちＡＣ特性を定義する時、チップ内のＣＰＵとチップ
外部の外部回路に対するＡＣ特性の基準信号が異なるこ
とになる。
き、水晶発振器をその接続端子から取り外して、その接
続端子にＩＣテスターからのクロック信号を入力し、第
１の接続端子と第２の接続端子で測定する。ところが、
この場合のＡＣ特性は、第１の接続端子から第２の接続
端子までのＡＣ特性を測定したことにはならない。した
がって、マイクロプロセッサを規格化した電気的特性の
うちＡＣ特性を定義する時、チップ内のＣＰＵとチップ
外部の外部回路に対するＡＣ特性の基準信号が異なるこ
とになる。
【０００８】本例のようなクロック出力端子を有するチ
ップのＡＣ特性を測定するには、さらにクロック発生器
を構成するクロック発振器から第１の接続端子までの特
性を測定しなければならなくなり、大量の作業を要す
る。
ップのＡＣ特性を測定するには、さらにクロック発生器
を構成するクロック発振器から第１の接続端子までの特
性を測定しなければならなくなり、大量の作業を要す
る。
【０００９】マイクロプロセッサのＡＣ特性を定義する
場合、接続端子へのクロック信号に対する第２の接続端
子の時間特性をＡＣテスタで測定したのち、入力クロッ
ク信号に対する第１の接続端子におけるクロック信号の
遅延時間をさらに測定して第１の接続端子へのクロック
信号に対する第２の接続端子へのクロック信号の時間特
性を定義する。このように従来技術によるマイクロプロ
セッサのＡＣ特性の測定には煩雑さも発生するばかりで
なく、測定誤差も大きくなる。
場合、接続端子へのクロック信号に対する第２の接続端
子の時間特性をＡＣテスタで測定したのち、入力クロッ
ク信号に対する第１の接続端子におけるクロック信号の
遅延時間をさらに測定して第１の接続端子へのクロック
信号に対する第２の接続端子へのクロック信号の時間特
性を定義する。このように従来技術によるマイクロプロ
セッサのＡＣ特性の測定には煩雑さも発生するばかりで
なく、測定誤差も大きくなる。
【００１０】
【課題を解決するための手段】本発明は、所定の繰返し
周波数のクロック信号を発生するクロック発生器と、前
記周波数を規制する水晶発振器の接続を受ける第１の接
続端子と、前記クロック信号を電力増幅する第１のドラ
イバと、前記第１のドライバの出力の供給を受ける第２
の接続端子と、前記クロック信号に応答して動作する周
辺回路と、前記クロック信号に応答して前記周辺回路を
制御するＣＰＵと、前記ＣＰＵの出力である処理出力信
号を電力増幅する第２のドライバと、前記第２のドライ
バの出力の供給を受ける第３の接続端子とを１つのチッ
プ内に具備するマイクロプロセッサのＡＣ特性を測定す
る方法において、前記マイクロプロセッサの稼働時に
は、前記ＣＰＵの入力端に前記チップ内で接続される第
４の接続端子に前記第２の接続端子を接続線によって前
記チップの外部で接続し、前記第２の接続端子から外部
回路にクロック信号を供給し、前記第３の接続端子から
前記処理出力信号を前記外部回路に供給し、前記マイク
ロプロセッサのＡＣ特性の測定時には、前記水晶発振器
を取り外した状態で前記第１の接続端子にＡＣテスター
からのテストパルスを印加し、前記第２の接続端子から
の信号によって前記クロック発生器の前記ＡＣ特性を測
定する第１のステップと、前記接続線を取り外し、前記
第４の接続端子にＡＣテスターのテストパルスを印加
し、前記第３の接続端子への出力信号によって前記ＣＰ
ＵのＡＣ特性を測定する第２のステップとを実行するこ
とを特徴とするものである。
周波数のクロック信号を発生するクロック発生器と、前
記周波数を規制する水晶発振器の接続を受ける第１の接
続端子と、前記クロック信号を電力増幅する第１のドラ
イバと、前記第１のドライバの出力の供給を受ける第２
の接続端子と、前記クロック信号に応答して動作する周
辺回路と、前記クロック信号に応答して前記周辺回路を
制御するＣＰＵと、前記ＣＰＵの出力である処理出力信
号を電力増幅する第２のドライバと、前記第２のドライ
バの出力の供給を受ける第３の接続端子とを１つのチッ
プ内に具備するマイクロプロセッサのＡＣ特性を測定す
る方法において、前記マイクロプロセッサの稼働時に
は、前記ＣＰＵの入力端に前記チップ内で接続される第
４の接続端子に前記第２の接続端子を接続線によって前
記チップの外部で接続し、前記第２の接続端子から外部
回路にクロック信号を供給し、前記第３の接続端子から
前記処理出力信号を前記外部回路に供給し、前記マイク
ロプロセッサのＡＣ特性の測定時には、前記水晶発振器
を取り外した状態で前記第１の接続端子にＡＣテスター
からのテストパルスを印加し、前記第２の接続端子から
の信号によって前記クロック発生器の前記ＡＣ特性を測
定する第１のステップと、前記接続線を取り外し、前記
第４の接続端子にＡＣテスターのテストパルスを印加
し、前記第３の接続端子への出力信号によって前記ＣＰ
ＵのＡＣ特性を測定する第２のステップとを実行するこ
とを特徴とするものである。
【００１１】本発明は、所定の繰返し周波数のクロック
信号を発生するクロック発生器と、前記周波数を規制す
る水晶発振器の接続を受ける第１の接続端子と、前記ク
ロック信号を電力増幅する第１のドライバと、前記第１
のドライバの出力の供給を受ける第２の接続端子と、前
記クロック信号に応答して動作する周辺回路と、前記ク
ロック信号に応答して前記周辺回路を制御するＣＰＵ
と、前記ＣＰＵである処理出力信号を電力増幅する第２
のドライバと、前記第２のドライバの出力の供給を受け
る第３の接続端子とを１つのチップ内に具備するマイク
ロプロセッサのＡＣ特性を測定する方法において、前記
マイクロプロセッサの稼働時には、前記ＣＰＵの入力端
に前記チップ内で接続される第４の接続端子に前記第２
の接続端子からのクロック信号を第３のドライバを介し
て第１の接続線によって供給し、前記第３のドライバを
介して外部回路に前記クロック信号を供給し、前記第３
の接続端子から前記処理出力信号を前記外部回路に供給
し、前記マイクロプロセッサのＡＣ特性の測定時には、
前記水晶発振器を取り外した状態で前記第１の接続端子
にＡＣテスターからのテストパルスを印加し、前記第２
の接続端子への出力信号に応答して前記クロック発生器
の前記ＡＣ特性を測定する第１のステップと、前記第４
の接続端子への外部配線を取り外し、前記第４の接続端
子にＡＣテスターからのテストパルスを印加し、前記第
３の接続端子への出力信号に応答して前記ＣＰＵのＡＣ
特性を測定する第２のステップとを実行することを特徴
とするものである。
信号を発生するクロック発生器と、前記周波数を規制す
る水晶発振器の接続を受ける第１の接続端子と、前記ク
ロック信号を電力増幅する第１のドライバと、前記第１
のドライバの出力の供給を受ける第２の接続端子と、前
記クロック信号に応答して動作する周辺回路と、前記ク
ロック信号に応答して前記周辺回路を制御するＣＰＵ
と、前記ＣＰＵである処理出力信号を電力増幅する第２
のドライバと、前記第２のドライバの出力の供給を受け
る第３の接続端子とを１つのチップ内に具備するマイク
ロプロセッサのＡＣ特性を測定する方法において、前記
マイクロプロセッサの稼働時には、前記ＣＰＵの入力端
に前記チップ内で接続される第４の接続端子に前記第２
の接続端子からのクロック信号を第３のドライバを介し
て第１の接続線によって供給し、前記第３のドライバを
介して外部回路に前記クロック信号を供給し、前記第３
の接続端子から前記処理出力信号を前記外部回路に供給
し、前記マイクロプロセッサのＡＣ特性の測定時には、
前記水晶発振器を取り外した状態で前記第１の接続端子
にＡＣテスターからのテストパルスを印加し、前記第２
の接続端子への出力信号に応答して前記クロック発生器
の前記ＡＣ特性を測定する第１のステップと、前記第４
の接続端子への外部配線を取り外し、前記第４の接続端
子にＡＣテスターからのテストパルスを印加し、前記第
３の接続端子への出力信号に応答して前記ＣＰＵのＡＣ
特性を測定する第２のステップとを実行することを特徴
とするものである。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の第１の実施例を示すブロッ
ク図である。図１を参照して、本発明の第１の実施例に
ついて説明する。
ク図である。図１を参照して、本発明の第１の実施例に
ついて説明する。
【００１４】チップ１０内には従来例と同様にクロック
発生器１１とＣＰＵ１２と周辺回路１３と設けられ、ク
ロック発生器１１に接続される接続端子１０１には外部
から水晶発振器１１１が接続される。クロック発生器１
１の出力端はドライバ１５１を介して接続端子１０４に
接続され、接続端子１０４は接続線２０１によって接続
端子１０３に接続される。接続端子１０３はＣＰＵ１２
の入力端に接続され、ＣＰＵ１２の出力端はドライバ１
５２を介して接続端子１０４に接続される。接続端子１
０２および接続端子１０４は外部回路１４に接続され
る。
発生器１１とＣＰＵ１２と周辺回路１３と設けられ、ク
ロック発生器１１に接続される接続端子１０１には外部
から水晶発振器１１１が接続される。クロック発生器１
１の出力端はドライバ１５１を介して接続端子１０４に
接続され、接続端子１０４は接続線２０１によって接続
端子１０３に接続される。接続端子１０３はＣＰＵ１２
の入力端に接続され、ＣＰＵ１２の出力端はドライバ１
５２を介して接続端子１０４に接続される。接続端子１
０２および接続端子１０４は外部回路１４に接続され
る。
【００１５】ＣＰＵ１２の処理出力信号は、接続端子１
０３から入力されるクロック信号に同期して、ドライバ
１５２を介して接続端子１０４から外部回路１４へ出力
される。ドライバ１５１は、必要最小限の電力増幅率を
持つもので十分である。ＡＣ特性の評価のための測定
は、接続端子１０３へＩＣテスターのクロック信号を入
力するだけで可能となる。しかも、クロック発生器１１
に含まれるクロック発振器部分だけを評価する必要があ
るならば、水晶発振器１１１を取り外して、ＡＣテスタ
ーのクロック信号を接続端子１０１に入力すればよい。
したがって、ＡＣ特性の評価のための測定が容易にな
る。
０３から入力されるクロック信号に同期して、ドライバ
１５２を介して接続端子１０４から外部回路１４へ出力
される。ドライバ１５１は、必要最小限の電力増幅率を
持つもので十分である。ＡＣ特性の評価のための測定
は、接続端子１０３へＩＣテスターのクロック信号を入
力するだけで可能となる。しかも、クロック発生器１１
に含まれるクロック発振器部分だけを評価する必要があ
るならば、水晶発振器１１１を取り外して、ＡＣテスタ
ーのクロック信号を接続端子１０１に入力すればよい。
したがって、ＡＣ特性の評価のための測定が容易にな
る。
【００１６】図２は本発明の第２の実施例を示すブロッ
ク図である。図２を参照して、本発明の第２の実施例に
ついて説明する。
ク図である。図２を参照して、本発明の第２の実施例に
ついて説明する。
【００１７】この実施例は、接続端子１０２からの接続
線２０１がドライバ１５４を介して接続端子１０３に接
続され、接続端子１０３からの接続線２０２が外部回路
１４に接続されている点を除き、図１の実施例の構成と
同一である。
線２０１がドライバ１５４を介して接続端子１０３に接
続され、接続端子１０３からの接続線２０２が外部回路
１４に接続されている点を除き、図１の実施例の構成と
同一である。
【００１８】この実施例では、接続端子１０３へＡＣテ
スターのクロック信号を入力し、接続端子１０４を測定
すれば、図１の実施例の同様に測定できる。
スターのクロック信号を入力し、接続端子１０４を測定
すれば、図１の実施例の同様に測定できる。
【００１９】外部回路１４への出力は、接続線２０２か
らのクロック信号と、接続端子１０４からの処理信号だ
けである。ドライバ１５３としては、これをシステムボ
ード上に構成するとき接続端子１０２のファンアウト数
によって適切なドライブ能力を持ったドライバを選択す
ることになる。しかし、従来技術による場合と異なり、
このマイクロプロセッサをシステムに構成するとき、Ｃ
ＰＵ１２への入力クロック信号と、他のＩＣへの入力ク
ロック信号とが同じものとなるので、これら入力クロッ
ク信号の間の関係はドライバ１５３の能力に依存しない
ことになる。
らのクロック信号と、接続端子１０４からの処理信号だ
けである。ドライバ１５３としては、これをシステムボ
ード上に構成するとき接続端子１０２のファンアウト数
によって適切なドライブ能力を持ったドライバを選択す
ることになる。しかし、従来技術による場合と異なり、
このマイクロプロセッサをシステムに構成するとき、Ｃ
ＰＵ１２への入力クロック信号と、他のＩＣへの入力ク
ロック信号とが同じものとなるので、これら入力クロッ
ク信号の間の関係はドライバ１５３の能力に依存しない
ことになる。
【００２０】
【発明の効果】以上説明したように、本発明は、ＡＣ特
性の測定を簡単な手順で行なえ、ＡＣ特性の測定の測定
誤差を少なくすることができるという効果を奏する。
性の測定を簡単な手順で行なえ、ＡＣ特性の測定の測定
誤差を少なくすることができるという効果を奏する。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
１０ チップ １１ クロック発生器 １２ ＣＰＵ １３ 周辺回路 １４ 外部回路 １０１〜１０４ 接続端子 １１１ 水晶発振器 １５１〜１５４ ドライバ
Claims (3)
- 【請求項１】 所定の繰返し周波数のクロック信号を発
生するクロック発生器と、前記周波数を規制する水晶発
振器の接続を受ける第１の接続端子と、前記クロック信
号を電力増幅する第１のドライバと、前記第１のドライ
バの出力の供給を受ける第２の接続端子と、前記クロッ
ク信号に応答して動作する周辺回路と、前記クロック信
号に応答して前記周辺回路を制御するＣＰＵと、前記Ｃ
ＰＵの出力である処理出力信号を電力増幅する第２のド
ライバと、前記第２のドライバの出力の供給を受ける第
３の接続端子とを１つのチップ内に具備するマイクロプ
ロセッサのＡＣ特性を測定する方法において、 前記マイクロプロセッサの稼働時には、前記ＣＰＵの入
力端に前記チップ内で接続される第４の接続端子に前記
第２の接続端子を接続線によって前記チップの外部で接
続し、前記第２の接続端子から外部回路にクロック信号
を供給し、前記第３の接続端子から前記処理出力信号を
前記外部回路に供給し、 前記マイクロプロセッサのＡＣ特性の測定時には、 前記水晶発振器を取り外した状態で前記第１の接続端子
にＡＣテスターからのテストパルスを印加し、前記第２
の接続端子からの信号によって前記クロック発生器の前
記ＡＣ特性を測定する第１のステップと、 前記接続線を取り外し、前記第４の接続端子にＡＣテス
ターのテストパルスを印加し、前記第３の接続端子への
出力信号によって前記ＣＰＵのＡＣ特性を測定する第２
のステップとを実行することを特徴とするマイクロプロ
セッサのＡＣ特性測定方法。 - 【請求項２】 所定の繰返し周波数のクロック信号を発
生するクロック発生器と、前記周波数を規制する水晶発
振器の接続を受ける第１の接続端子と、前記クロック信
号を電力増幅する第１のドライバと、前記第１のドライ
バの出力の供給を受ける第２の接続端子と、前記クロッ
ク信号に応答して動作する周辺回路と、前記クロック信
号に応答して前記周辺回路を制御するＣＰＵと、前記Ｃ
ＰＵである処理出力信号を電力増幅する第２のドライバ
と、前記第２のドライバの出力の供給を受ける第３の接
続端子とを１つのチップ内に具備するマイクロプロセッ
サのＡＣ特性を測定する方法において、 前記マイクロプロセッサの稼働時には、前記ＣＰＵの入
力端に前記チップ内で接続される第４の接続端子に前記
第２の接続端子からのクロック信号を第３のドライバを
介して第１の接続線によって供給し、前記第３のドライ
バを介して外部回路に前記クロック信号を供給し、前記
第３の接続端子から前記処理出力信号を前記外部回路に
供給し、 前記マイクロプロセッサのＡＣ特性の測定時には、 前記水晶発振器を取り外した状態で前記第１の接続端子
にＡＣテスターからのテストパルスを印加し、前記第２
の接続端子への出力信号に応答して前記クロック発生器
の前記ＡＣ特性を測定する第１のステップと、 前記第４の接続端子への外部配線を取り外し、前記第４
の接続端子にＡＣテスターからのテストパルスを印加
し、前記第３の接続端子への出力信号に応答して前記Ｃ
ＰＵのＡＣ特性を測定する第２のステップとを実行する
ことを特徴とするマイクロプロセッサのＡＣ特性測定方
法。 - 【請求項３】 所定の繰返し周波数のクロック信号を発
生するクロック発生器と、前記周波数を規制する水晶発
振器の接続を受ける第１の接続端子と、前記クロック信
号を電力増幅する第１のドライバと、前記第１のドライ
バの出力の供給を受け第２の接続端子と、前記クロック
信号に応答して動作する周辺回路と、前記クロック信号
に応答しで前記周辺回路を制御するＣＰＵと、前記ＣＰ
Ｕの出力である処理出力信号を電力増幅する第２のドラ
イバと、前記第２のドライバの出力の供給を受ける第３
の接続端子とを１つのチップ内に具備するマイクロプロ
セッサにおいて、 前記ＣＰＵの入力端に前記チップ内で接続される第４の
接続端子を前記チップの端部に有するマイクロプロセッ
サ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-111367 | 1991-05-16 | ||
| JP11136791 | 1991-05-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05307619A true JPH05307619A (ja) | 1993-11-19 |
Family
ID=14559400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099043A Pending JPH05307619A (ja) | 1991-05-16 | 1992-04-20 | マイクロプロセッサのａｃ特性測定方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5315242A (ja) |
| EP (1) | EP0513826B1 (ja) |
| JP (1) | JPH05307619A (ja) |
| KR (1) | KR950005209B1 (ja) |
| DE (1) | DE69222803T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06249919A (ja) * | 1993-03-01 | 1994-09-09 | Fujitsu Ltd | 半導体集積回路装置の端子間接続試験方法 |
| US6058496A (en) * | 1997-10-21 | 2000-05-02 | International Business Machines Corporation | Self-timed AC CIO wrap method and apparatus |
| US7590509B2 (en) | 2005-06-23 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | System and method for testing a processor |
| US7539893B1 (en) | 2005-09-16 | 2009-05-26 | Pmc-Sierra, Inc. | Systems and methods for speed binning of integrated circuits |
| CN109475160B (zh) * | 2016-05-26 | 2023-07-07 | Cj第一制糖株式会社 | 利用单独包装和温和加热灭菌制造加工食品的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4354268A (en) * | 1980-04-03 | 1982-10-12 | Santek, Inc. | Intelligent test head for automatic test system |
| JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Ｉｃテスタ |
| GB8413933D0 (en) * | 1984-05-31 | 1984-07-04 | Columbia Automation Ltd | Emulating timing characteristics of microprocessor |
| US4674089A (en) * | 1985-04-16 | 1987-06-16 | Intel Corporation | In-circuit emulator |
| US4800564A (en) * | 1986-09-29 | 1989-01-24 | International Business Machines Corporation | High performance clock system error detection and fault isolation |
| US4970454A (en) * | 1986-12-09 | 1990-11-13 | Texas Instruments Incorporated | Packaged semiconductor device with test circuits for determining fabrication parameters |
| US4918385A (en) * | 1987-05-18 | 1990-04-17 | Hewlett-Packard Company | Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same |
| JPH0746130B2 (ja) * | 1988-05-19 | 1995-05-17 | 富士通株式会社 | Ｌｓｉシステム |
| JPH0258352A (ja) * | 1988-08-24 | 1990-02-27 | Fujitsu Ltd | 半導体集積回路の試験回路 |
| US5039939A (en) * | 1988-12-29 | 1991-08-13 | International Business Machines Corporation | Calculating AC chip performance using the LSSD scan path |
| US5095267A (en) * | 1990-03-19 | 1992-03-10 | National Semiconductor Corporation | Method of screening A.C. performance characteristics during D.C. parametric test operation |
-
1992
- 1992-04-20 JP JP4099043A patent/JPH05307619A/ja active Pending
- 1992-05-15 KR KR1019920008228A patent/KR950005209B1/ko not_active Expired - Fee Related
- 1992-05-15 DE DE69222803T patent/DE69222803T2/de not_active Expired - Fee Related
- 1992-05-15 EP EP92108277A patent/EP0513826B1/en not_active Expired - Lifetime
- 1992-05-18 US US07/884,128 patent/US5315242A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0513826A3 (en) | 1994-11-30 |
| US5315242A (en) | 1994-05-24 |
| KR920022074A (ko) | 1992-12-19 |
| EP0513826B1 (en) | 1997-10-22 |
| EP0513826A2 (en) | 1992-11-19 |
| DE69222803T2 (de) | 1998-05-14 |
| KR950005209B1 (ko) | 1995-05-22 |
| DE69222803D1 (de) | 1997-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0698849A1 (en) | Semiconductor integrated circuit which can be tested by an LSI tester having a reduced number of pins | |
| JP2760284B2 (ja) | 半導体集積回路装置 | |
| US5959915A (en) | Test method of integrated circuit devices by using a dual edge clock technique | |
| JPH06148279A (ja) | 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法 | |
| JPH05307619A (ja) | マイクロプロセッサのａｃ特性測定方法 | |
| CN101373639A (zh) | 存储器时序测量电路与其测试方法 | |
| US20150145580A1 (en) | Apparatus for controlling semiconductor chip characteristics | |
| JP2001273794A (ja) | フェイル前情報取得回路およびその取得方法 | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| JPH0627195A (ja) | Ｌｓｉ試験装置 | |
| JP3558228B2 (ja) | 半導体試験方法およびこれを実施する装置 | |
| US20020044474A1 (en) | Semiconductor test apparatus | |
| JP2956912B2 (ja) | Ｉｃ試験装置 | |
| JPH0391195A (ja) | メモリ回路 | |
| JPH06265597A (ja) | 半導体集積回路の試験装置 | |
| JP3163568B2 (ja) | Ｉｃ試験装置 | |
| CN110687438B (zh) | 用于可测试性设计的数据读取装置及数据读取方法 | |
| JPH03120697A (ja) | 集積回路装置 | |
| US7020806B2 (en) | Method for testing memory units to be tested and test device | |
| JP3150032B2 (ja) | 遅延故障テストパターン発生方法 | |
| JPS61189472A (ja) | 集積回路の試験法 | |
| JP2000137997A (ja) | 半導体試験装置のフェイルデータメモリ回路 | |
| JPH07248356A (ja) | 半導体装置及びその試験方法 | |
| JPH0658983A (ja) | スイッチング特性テストシステム | |
| JPWO2008044464A1 (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991124 |