JPH05308286A - D/a converter - Google Patents
D/a converterInfo
- Publication number
- JPH05308286A JPH05308286A JP11329192A JP11329192A JPH05308286A JP H05308286 A JPH05308286 A JP H05308286A JP 11329192 A JP11329192 A JP 11329192A JP 11329192 A JP11329192 A JP 11329192A JP H05308286 A JPH05308286 A JP H05308286A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- input
- digital data
- analog data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はディジタルデータをアナ
ログデータに変換するＤ−Ａ変換器に関し、特に電源ハ
ム雑音等の周期的雑音によるＳ／Ｎ劣化を抑えることが
できるＤ−Ａ変換器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DA converter for converting digital data into analog data, and more particularly to a DA converter capable of suppressing S / N deterioration due to periodic noise such as power supply hum noise. ..
【０００２】[0002]
【従来の技術】従来のＤ−Ａ変換器は、図２に示すよう
に、ディジタルデータＤｉをＤ−Ａ変換回路２１に入力
してアナログデータに変換し、更に、増幅器２２によっ
て所定レベルに増幅してアナログデータＡｏを得てい
る。2. Description of the Related Art A conventional DA converter, as shown in FIG. 2, inputs digital data Di into a DA converter circuit 21 to convert it into analog data and further amplifies it to a predetermined level by an amplifier 22. Then, the analog data Ao is obtained.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来のＤ−Ａ
変換器では、Ｄ−Ａ変換回路２１に供給する電源に混入
しているハム雑音等により、アナログデータのＳ／Ｎが
劣化する。特に、１６ビット等の高分解能のＤ−Ａ変換
回路の場合は、雑音をＬＳＢ値（最下位ビット）以下に
抑えることが困難であるという問題点がある。DISCLOSURE OF THE INVENTION The above-mentioned conventional DA
In the converter, the S / N of the analog data is deteriorated due to hum noise mixed in the power supply supplied to the DA conversion circuit 21. In particular, in the case of a high resolution D / A conversion circuit such as 16 bits, there is a problem that it is difficult to suppress the noise to the LSB value (least significant bit) or less.
【０００４】本発明の目的は、Ｄ−Ａ変換回路で混入す
るハム雑音等の周期的雑音を除去でき、Ｓ／Ｎ劣化を抑
えることができるＤ−Ａ変換器を提供することにある。An object of the present invention is to provide a D-A converter capable of removing periodic noise such as hum noise mixed in the D-A conversion circuit and suppressing S / N deterioration.
【０００５】[0005]
【課題を解決するための手段】本発明のＤ−Ａ変換器
は、入力するディジタルデータをアナログデータに変換
して出力するＤ−Ａ変換器において、前記入力するディ
ジタルデータに対してデータ値の極性を反転させて極性
変換ディジタルデータとして出力する極性変換手段と、
同一電源によって動作する同一特性の２つのＤ−Ａ変換
回路と、この２つのＤ−Ａ変換回路が出力する２つのア
ナログデータの差を出力する差動増幅回路とを備え、前
記２つのＤ−Ａ変換回路の内の一方に前記入力するディ
ジタルデータを入力し、他方に前記極性変換ディジタル
データを入力するように構成されている。また、前記極
性変換手段として、入力アドレスに対して出力データが
−１倍となるようなデータを書込んだＲＯＭを有して構
成してもよいし、入力データに対して−１倍の演算を行
う論理回路を有して構成してもよいし、更にまた、入力
データに対して−１倍の演算を行う演算素子（マイクロ
プロセッサ等）を有して構成してもよい。A DA converter of the present invention is a DA converter for converting input digital data into analog data and outputting the analog data, wherein a data value of the input digital data is converted. Polarity conversion means for inverting the polarity and outputting as polarity conversion digital data,
The two D-A conversion circuits that operate with the same power supply and have the same characteristics, and the differential amplifier circuit that outputs the difference between the two analog data output by the two D-A conversion circuits are provided. The input digital data is input to one of the A conversion circuits, and the polarity conversion digital data is input to the other. Further, as the polarity conversion means, a ROM in which data such that the output data is -1 times the input address is written may be included, or the operation is -1 times the input data. It may be configured to have a logic circuit for performing the above, or may be configured to have an operation element (microprocessor or the like) for performing -1 times operation on the input data.
【０００６】[0006]
【実施例】次に本発明について図面を参照して説明す
る。The present invention will be described below with reference to the drawings.
【０００７】図１は本発明の一実施例を示すブロック図
であり、２チャネルのディジタルデータをそれぞれ変換
して２チャネルのアナログデータとして出力するＤ−Ａ
変換回路１１と、入力ディジタルデータに対してデータ
値の極性を反転させて極性変換ディジタルデータとして
出力する極性変換回路１２と、２チャネルのアナログデ
ータの差を出力する差動増幅回路１３とを有している。FIG. 1 is a block diagram showing an embodiment of the present invention. DA for converting 2-channel digital data and outputting it as 2-channel analog data.
A conversion circuit 11, a polarity conversion circuit 12 for inverting the polarity of a data value with respect to input digital data and outputting it as polarity conversion digital data, and a differential amplifier circuit 13 for outputting the difference between two channels of analog data are provided. is doing.
【０００８】ここで、極性変換回路１２は、入力するデ
ィジタルデータＤ１の値が「ｓ」であれば、値が「−
ｓ」のディジタルデータＤ２に変換する。このような処
理は、例えば、入力アドレスに対して出力データが−１
倍となるようなデータを書込んだＲＯＭを使用して実行
できる。または、入力データに対して−１倍の演算を行
う論理回路あるいはソフトウェアを内蔵する演算素子
（マイクロプロセッサ等）を使用してもよい。In the polarity conversion circuit 12, if the value of the input digital data D1 is "s", the value is "-".
s ”digital data D2. In such processing, for example, the output data is -1 with respect to the input address.
It can be executed by using a ROM in which double data is written. Alternatively, an arithmetic element (microprocessor or the like) that incorporates a logic circuit or software that performs -1 time operation on the input data may be used.
【０００９】また、２チャネルＤ−Ａ変換回路１１は、
同一特性のＤ−Ａ変換回路を２つ有する集積回路である
が、同一特性の２つの独立したＤ−Ａ変換回路を使用
し、同一電源から電流を供給して動作させてもよい。Further, the 2-channel D / A conversion circuit 11 is
The integrated circuit has two D-A conversion circuits having the same characteristics, but two independent D-A conversion circuits having the same characteristics may be used to operate by supplying a current from the same power supply.
【００１０】さて、Ｄ−Ａ変換回路１１は、入力ディジ
タルデータＤ１およびディジタルデータＤ２をそれぞれ
アナログデータＡ１，Ａ２に変換する。このとき、供給
電源に含まれる周期性のハム雑音等がアナログデータＡ
１，Ａ２に混入する。いま、周期性雑音の混入値を
「ｎ」とすると、アナログデータＡ１の値は「ｓ＋ｎ」
となり、アナログデータＡ２の値は「−ｓ＋ｎ」とな
る。The D-A conversion circuit 11 converts the input digital data D1 and the digital data D2 into analog data A1 and A2, respectively. At this time, the periodic hum noise or the like included in the power supply is analog data A
1, mixed in A2. Now, assuming that the mixed value of periodic noise is “n”, the value of the analog data A1 is “s + n”.
And the value of the analog data A2 becomes "-s + n".
【００１１】差動増幅回路１３は、アナログデータＡ
１，Ａ２の差をアナログデータＡ３として出力する。従
って、アナログデータＡ３の値は「ｓ＋ｎ−（−ｓ＋
ｎ）」＝「２ｓ」となる。すなわち、Ｄ−Ａ変換回路１
１で混入したハム雑音等は相殺されて無くなり、信号レ
ベルは２倍になるのでＳ／Ｎを大幅に改善できる。The differential amplifier circuit 13 uses the analog data A
The difference between 1 and A2 is output as analog data A3. Therefore, the value of the analog data A3 is "s + n-(-s +
n) ”=“ 2s ”. That is, the D-A conversion circuit 1
The hum noise and the like mixed in 1 is canceled and disappears, and the signal level is doubled, so that the S / N can be greatly improved.
【００１２】[0012]
【発明の効果】以上説明したように本発明によれば、入
力するディジタルデータに対してデータ値の極性を反転
させた極性変換ディジタルデータを生成し、入力するデ
ィジタルデータおよび極性変換ディジタルデータをそれ
ぞれ同一電源によって動作する同一特性の２つのＤ−Ａ
変換回路に入力して２つのアナログデータを生成し、こ
の２つのアナログデータの差を出力することにより、Ｄ
−Ａ変換回路で混入するハム雑音等の周期的雑音を除去
でき、且つ信号レベルを２倍にすることができるので、
Ｓ／Ｎを大幅に改善できる。As described above, according to the present invention, the polarity-converted digital data in which the polarity of the data value is inverted with respect to the input digital data is generated, and the input digital data and the polarity-converted digital data are respectively generated. Two DAs with the same characteristics that operate with the same power supply
By inputting to the conversion circuit to generate two analog data and outputting the difference between the two analog data, D
Since periodic noise such as hum noise mixed in the -A conversion circuit can be removed and the signal level can be doubled,
The S / N can be greatly improved.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】従来のＤ−Ａ変換器の一例を示すブロック図で
ある。FIG. 2 is a block diagram showing an example of a conventional DA converter.
１１ Ｄ−Ａ変換回路 １２ 極性変換回路 １３ 差動増幅回路 Ｄ１，Ｄ２ ディジタルデータ Ａ１〜Ａ３ アナログデータ 11 DA conversion circuit 12 Polarity conversion circuit 13 Differential amplifier circuit D1, D2 Digital data A1 to A3 Analog data
Claims (4)
ータに変換して出力するＤ−Ａ変換器において、前記入
力するディジタルデータに対してデータ値の極性を反転
させて極性変換ディジタルデータとして出力する極性変
換手段と、同一電源によって動作する同一特性の２つの
Ｄ−Ａ変換回路と、この２つのＤ−Ａ変換回路が出力す
る２つのアナログデータの差を出力する差動増幅回路と
を備え、前記２つのＤ−Ａ変換回路の内の一方に前記入
力するディジタルデータを入力し、他方に前記極性変換
ディジタルデータを入力することを特徴とするＤ−Ａ変
換器。1. A DA converter for converting input digital data into analog data and outputting the analog data, wherein the polarity of a data value is inverted with respect to the input digital data and output as polarity conversion digital data. Means, two DA converting circuits having the same characteristics which are operated by the same power source, and a differential amplifier circuit outputting a difference between two analog data output by the two DA converting circuits, A DA converter, wherein the input digital data is input to one of the two DA conversion circuits and the polarity conversion digital data is input to the other.
に対して出力データが−１倍となるようなデータを書込
んだＲＯＭを有することを特徴とする請求項１記載のＤ
−Ａ変換器。2. The D according to claim 1, wherein the polarity conversion means includes a ROM in which data is written so that output data is −1 times as large as an input address.
-A converter.
対して−１倍の演算を行う論理回路を有することを特徴
とする請求項１記載のＤ−Ａ変換器。3. The DA converter according to claim 1, wherein the polarity conversion means includes a logic circuit that performs an operation of -1 times on the input data.
対して−１倍の演算を行う演算素子（マイクロプロセッ
サ等）を有することを特徴とする請求項１記載のＤ−Ａ
変換器。4. The D-A according to claim 1, wherein the polarity conversion means includes an arithmetic element (microprocessor or the like) that performs -1 time arithmetic operation on input data.
converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11329192A JPH05308286A (en) | 1992-05-06 | 1992-05-06 | D/a converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11329192A JPH05308286A (en) | 1992-05-06 | 1992-05-06 | D/a converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308286A true JPH05308286A (en) | 1993-11-19 |
Family
ID=14608468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11329192A Withdrawn JPH05308286A (en) | 1992-05-06 | 1992-05-06 | D/a converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308286A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731772A (en) * | 1993-11-30 | 1998-03-24 | Nokia Mobile Phones Ltd. | Method and apparatus for compensation for a DC voltage offset of a digital to analog converter |
| JP2001237703A (en) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | Arbitrary waveform generator |
| JP2015201729A (en) * | 2014-04-07 | 2015-11-12 | ローム株式会社 | Mixer circuit, audio signal processing circuit, audio signal mixing method, on-vehicle audio device using the method, audio component device, and electronic apparatus |
| JP2019134442A (en) * | 2019-03-04 | 2019-08-08 | ローム株式会社 | Mixer circuit, audio signal processing circuit, audio signal mixing method, on-vehicle audio device using the method, audio component device, and electronic apparatus |
-
1992
- 1992-05-06 JP JP11329192A patent/JPH05308286A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731772A (en) * | 1993-11-30 | 1998-03-24 | Nokia Mobile Phones Ltd. | Method and apparatus for compensation for a DC voltage offset of a digital to analog converter |
| JP2001237703A (en) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | Arbitrary waveform generator |
| JP2015201729A (en) * | 2014-04-07 | 2015-11-12 | ローム株式会社 | Mixer circuit, audio signal processing circuit, audio signal mixing method, on-vehicle audio device using the method, audio component device, and electronic apparatus |
| JP2019134442A (en) * | 2019-03-04 | 2019-08-08 | ローム株式会社 | Mixer circuit, audio signal processing circuit, audio signal mixing method, on-vehicle audio device using the method, audio component device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1155121A5 (en) | ||
| KR910003504A (en) | Digital signal processing circuit | |
| JPH05308286A (en) | D/a converter | |
| JP5935824B2 (en) | D / A converter | |
| JPH0427222Y2 (en) | ||
| JPH11266157A (en) | Feedback circuit | |
| JPH0446016B2 (en) | ||
| JPH0555917A (en) | A/d converter | |
| JPS6059776B2 (en) | pulse width modulation circuit | |
| JPH01165228A (en) | D/a converter | |
| JP4036991B2 (en) | Pipeline type A / D converter | |
| JPS5977720A (en) | Alternating signal output digital-to-analog conversion circuit | |
| JP3407193B2 (en) | Cascade A / D converter | |
| JP2904239B2 (en) | A / D conversion circuit | |
| JPH07106975A (en) | Oversampling a/d converter | |
| JPH066216A (en) | Bit length extending device | |
| JPH04208719A (en) | A/d converter | |
| JPH0519799A (en) | Voice synthesizing circuit | |
| JPH08223009A (en) | PWM signal modulation demodulation circuit | |
| JPH0461530B2 (en) | ||
| JP2000174622A (en) | A/d conversion circuit | |
| JPH02186720A (en) | High resolution a/d converter | |
| JP2001069005A (en) | Signal synthesis circuit having two a/d converters | |
| JPH08256061A (en) | D / A converter | |
| JPH06140932A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |