JPH05314018A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】メインメモリ内のデータを外部記憶装置に転送
し、データが正しく転送されたか否かのチェックを行う
とき、特別なプログラムの使用を不要とする 【構成】メインメモリ１１からデータバス１１３と入出
力回路１２を介して外部記憶装置にデータが転送される
とき、このデータをデータバス１１３から読み込み記憶
するバッファメモリ１３と、一旦外部記憶装置に転送さ
れたデータを記憶された直後に入出力回路１２を介して
データバス１１３に読み出したとき、バッフメモリ１３
内に記憶されているデータとデータバス１１３に出力さ
れたデータとを比較する比較回路１４を設ける。外部記
憶装置にデータを転送した直後にこのデータを読み出
し、比較回路１４によりバッファメモリ１３内に記憶さ
れているデータと一致するか否かを調べ、不一致の場合
にはアラーム信号を出力させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置に関し、特
に外部記憶装置を接続しデータの処理を行う情報処理装
置に関する。

【０００２】

【従来の技術】従来のこの種のメインメモリと、入出力
回路と、前述したメインメモリと入出力回路に接続され
ている外部記憶装置との内の一方から他方へ内部に記憶
されているデータについて前述の入出力回路を制御して
転送を行う直接メモリアクセス制御回路とを備えた情報
処理装置においては、メインメモリ内に記憶されている
データを入出力回路を介して外部記憶装置に書き込む場
合に、メインメモリから読み出したデータと外部記憶装
置に書き込まれたデータとが一致しているか否かをチェ
ックする回路は設けられていない。従って、このように
してメインメモリから外部記憶装置に転送したデータが
正しく転送されているか否かを調べる必要のあるとき
は、一旦メインメモリから外部記憶装置に書き込んだデ
ータを予め作成したプログラムに従って、外部記憶装置
から読み出し、メインメモリ中に用意してある比較用の
記憶領域に記憶させ、前述のプログラムに従ってメイン
メモリ中にデータ転送前から記憶されている元のデータ
とメインメモリの比較用の領域に記憶させたデータとを
比較しこれらのデータが一致するか否かを調べている。

【０００３】

【発明が解決しようとする課題】上述した従来の情報処
理装置では、外部記憶装置にメインメモリから転送し記
憶させたデータを再びメインメモリ内の比較用の記憶領
域に転送して記憶させ、この比較用の記憶領域に記憶さ
せたデータと転送する前にメインメモリに記憶されてい
る元のデータとを予め作成されたプログラムを起動する
ことによって比較するために、メインメモリから外部記
憶装置にデータを転送し、転送されたデータが正しく外
部記憶装置に記憶されているか否かをチェックする処理
を終了するまでには長時間を要するという欠点を有して
いる。

【０００４】本発明の目的は、メインメモリから外部記
憶装置にデータを転送するとき同時に転送されるデータ
を情報処理装置内で一時記憶するバッファメモリを設
け、メインメモリから外部記憶装置にデータを転送する
ときには上述したバッファメモリにもこの転送されるデ
ータを同時に記憶させ、別に設けた比較回路により、外
部記憶装置にデータを転送した直後に外部記憶装置に転
送したデータを読み出し比較回路により読み出したデー
タとバッファメモリに記憶されているデータとを比較し
これらのデータ間の一致を調べて、不一致の場合には外
部にアラームを出力させるようにし、外部記憶装置に転
送したデータが正しいか否かのチェックに要する時間を
短くし、このようなチェックのためのプログラムの起動
を不要とする情報処理装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明の情報処理装置
は、メインメモリと、データバスに出力された前記メイ
ンメモリのデータを書込み信号により制御されて外部記
憶装置に出力し書き込み、読み出し信号により制御され
て前記外部記憶装置の指定された記憶領域内に記憶され
ているデータを読み出し前記データバスに出力する入出
力回路と、前記メインメモリから前記外部記憶装置への
データの転送を行う第１の転送命令が加えられると前記
第１の転送命令により指定された前記メインメモリのア
ドレスに記憶されているデータを読み出し前記データバ
スに出力させ前記書込み信号とデータを１個づつ読み出
すとき同期信号を出力し、前記外部記憶装置に記憶され
ているデータを前記メインメモリへ転送する第２の転送
命令を受信すると前記読み出し信号を出力しデータを１
個づつ読み出すごとに同期信号を出力し前記入出力回路
により前記外部記憶装置内のデータを読み出させ前記デ
ータバスに出力し前記データバスに出力されたデータを
前記メインメモリ内に記憶させる制御を行う直接メモリ
アクセス制御回路を備えた情報処理装置において、記憶
開始命令を受信すると入力されるカウンタ値に相当する
アドレスに前記メインメモリから出力されるデータを前
記同期信号に同期して前記データバスを介して読み込み
記憶するバッファメモリと、比較開始信号を受信すると
前記データバスに出力されるデータと前記バッファメモ
リのデータを前記同期信号に同期して読み出し比較しこ
れら両データが不一致の場合はアラーム信号を出力する
比較回路と、カウンタ初期値を受信するとこの初期値を
前記カウンタ値として出力し以後前記同期信号が入力さ
れるごとに初期値に１づつ加算した値を前記カウンタ値
として出力するカウンタと、前記第１と第２の転送命令
を出力し前記第１の転送命令を出力するときには前記記
憶命令と前記カウンタ初期値を出力しかつ前記転送命令
による処理が終了したときには引続き前記第２の転送命
令を出力し前記第１の転送命令に引続いて前記第２の転
送命令を出力するときだけ前記比較開始信号と前記カウ
ンタ初期値を出力し前記アラーム信号を受信したときは
このアラーム信号を外部に出力する演算処理回路とを備
えて構成されている。

【０００６】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【０００７】図１は本発明の情報処理装置の一実施例を
示すブロック図である。

【０００８】本実施例の情報処理装置は、図１に示すよ
うに、メインメモリ１１と、前述のメインメモリ１１に
データバス１１３により接続され外部記憶装置に接続さ
れている入出力回路１２と、メインメモリ１１から外部
記憶装置へデータを転送する第１の転送命令と外部記憶
装置からメインメモリへデータを転送する第２の転送命
令を信号線１０７を介して受信すると、これら転送命令
中に指定されたアドレス値をアドレスバス１１２により
メインメモリ１１または入出力回路１２に出力しこれら
第１の転送命令を受信したときは同期信号を出力し書込
み命令を入出力回路１２に出力し、第２の転送命令を受
信したときには読み出し命令を入出力回路１２に出力
し、同期信号を出力する直接メモリアクセス制御回路１
５と、カウンタ初期値を受信するとこのカウンタ初期値
をカウンタ値として出力し、以後、前述した同期信号を
直接メモリアクセス制御回路１５より受信するごとに前
記カウンタ初期値に１づつ加算した値をカウンタ値とし
て出力するカウンタ１６と、記憶開始信号を受信する
と、上述した直接メモリアクセス制御回路１５から出力
される同期信号に同期して前述したカウンタ１６から出
力されるカウンタ値に相当するアドレスにデータバス１
１３上のデータを読み込み記憶するバッファメモリ１３
と、比較開始信号を受信すると前述した同期信号に同期
して入出力回路１２からデータバス１１３に出力される
データを読み込み、かつ、バッファメモリ１３よりカウ
ンタ１６より出力されるカウンタ値で指定されたアドレ
スに記憶されたデータと比較し、これらのデータ間に不
一致があるときはアラーム信号を出力する比較回路１４
と、前述の第１と第２の転送命令と、記憶開始信号と、
比較開始信号とカウンタ初期値を出力し前述のアラーム
信号を受信するとこの信号を外部に転送する演算処理回
路１を備えている。

【０００９】演算処理回路１はメインメモリ１１から入
出力回路１２を介して外部記憶装置にデータを転送させ
るときには、メインメモリ１１内のアドレスと転送先の
外部記憶装置内の記憶領域のアドレスを指定した第１の
転送命令と、転送すべきデータの長さから転送回数を算
定してその回数を直接メモリアクセス制御回路１５に制
御線１０７を介して出力する。このとき、演算処理回路
１は記憶開始信号をバッファメモリ１３に対して出力す
るとともに、予め定められているカウンタ初期値をカウ
ンタ１６に出力する。

【００１０】直接メモリアクセス制御回路１５は第１の
転送命令を受信すると、メインメモリ１１中の指定され
たアドレスから指定回数だけアドレスを増加させなが
ら、該当するアドレスに記憶されているデータを読み取
りデータバス１１３に出力させる。また、直接メモリア
クセス制御回路１５は、同時に、入出力回路１２に対し
て書込み信号を出力し同時に出力する同期信号に同期さ
せてデータバス１１３に出力されたデータを外部記憶装
置に記憶させる制御を行う。このとき、カウンタ１６に
は演算処理回路１よりカウンタ初期値が加えられるの
で、入力されたカウンタ初期値をカウンタ値としてバッ
ファメモリ１３に出力し、以後、直接メモリアクセス制
御回路１５より出力される同期信号が加えられるごとに
カウンタ初期値に１づつ加算した値をカウンタ値として
出力する。

【００１１】バッファメモリ１３には記憶開始信号が演
算処理回路１から出力されており、カウンタ１６からカ
ウンタ値が加えられているので、バッファメモリ１３は
前述した同期信号に同期して入力されたカウンタ値に該
当するアドレスにデータバス１１３上のデータを順次書
き込む。このようにしてメインメモリ１１から外部記憶
装置に対するデータの転送が終了したときには、バッフ
ァメモリ１３にも同一のデータが記憶されることにな
る。

【００１２】演算処理回路１は、第１の転送命令を出力
しこの転送命令によるデータの転送が終了すると、続い
て、第２の転送命令を出力するように設定してある。

【００１３】ただし、第２の転送命令を出力した場合に
は、このような演算処理回路１を備えている情報処理装
置がメインメモリ１１に記憶されているデータを外部記
憶装置に転送する必要が無い限り第１の転送命令を続い
て出力することはない。

【００１４】演算処理回路１は第１の転送命令に続いて
第２の転送命令を出力するときには、同時に比較開始命
令とカウンタ初期値をも出力する。

【００１５】上述した第２の転送命令には読み出すべき
外部記憶装置のアドレスと転送先のアドレスとデータの
転送回数とが含まれている。

【００１６】第２の転送命令を受信すると、直接メモリ
制御回路１５は、入出力回路１２に読み出し信号を加
え、外部記憶装置からデータを読み出させ、データバス
１１３にデータを出力させメインメモリ１１にこのデー
タを書き込ませるが、このとき、演算処理回路１から比
較回路１４に比較開始信号が出力され、また、カウンタ
１６にはカウンタ初期値が加えられているので、比較回
路１４はデータバス１１３上のデータとバッファメモリ
１３中のカウンタ１６より出力されるカウンタ値に相当
するアドレス中のデータを読み込み、これらデータが一
致しているか否かを調べ、不一致の場合には、アラーム
信号を演算処理回路１に出力する。

【００１７】演算処理回路１はアラーム信号を受信する
とこの信号を外部に転送する。このようにして第１の転
送命令によりメインメモリ１１から外部記憶装置に転送
され記憶されたデータはバッファメモリ１３中に記憶さ
れ、続いて演算処理回路１から出力される第２の転送命
令により一旦外部記憶装置に記憶されたデータが比較回
路１４によりバッファメモリ中に記憶されている転送前
のデータと比較されることになる。

【００１８】なお、第１の転送命令を出力してから続い
て出力される第２の転送命令が演算処理回路１より出力
される場合だけ、前述した比較信号が演算処理回路１よ
り出力されるが、単独で第２の転送命令だけを出力する
ときは、演算処理回路１は比較開始命令を出力しないよ
うに設定しておく。

【００１９】

【発明の効果】以上説明したように、本発明の情報処理
装置は、メインメモリから外部記憶装置に対してデータ
を転送したとき、バッファメモリにも転送するデータを
記憶させ、続いて、転送したデータを外部記憶装置より
読み出し、読み出したデータを比較回路によりバッファ
メモリに記憶されているデータと比較することにより正
しくデータが転送されたか否かをチェックするので、チ
ェックのために特別なプログラムを使用することが不要
となり、従来のこの種の情報処理装置によりこのような
チェックに要する時間より短時間で外部記憶装置に転送
したデータが正しいか否かのチェックを実行することが
できるという効果を有している。

【図面の簡単な説明】

【図１】本発明の情報処理装置の一実施例を示すブロッ
ク図である。

【符号の説明】

１ 演算処理回路 １１ メインメモリ １２ 入出力回路 １３ バッファメモリ １４ 比較回路 １５ 直接メモリアクセス制御回路 １６ カウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メインメモリと、データバスに出力され
   た前記メインメモリのデータを書込み信号により制御さ
   れて外部記憶装置に出力し書き込み、読み出し信号によ
   り制御されて前記外部記憶装置の指定された記憶領域内
   に記憶されているデータを読み出し前記データバスに出
   力する入出力回路と、前記メインメモリから前記外部記
   憶装置へのデータの転送を行う第１の転送命令が加えら
   れると前記第１の転送命令により指定された前記メイン
   メモリのアドレスに記憶されているデータを読み出し前
   記データバスに出力させ前記書込み信号とデータを１個
   づつ読み出すとき同期信号を出力し、前記外部記憶装置
   に記憶されているデータを前記メインメモリへ転送する
   第２の転送命令を受信すると前記読み出し信号を出力し
   データを１個づつ読み出すごとに同期信号を出力し前記
   入出力回路により前記外部記憶装置内のデータを読み出
   させ前記データバスに出力し前記データバスに出力され
   たデータを前記メインメモリ内に記憶させる制御を行う
   直接メモリアクセス制御回路を備えた情報処理装置にお
   いて、記憶開始命令を受信すると入力されるカウンタ値
   に相当するアドレスに前記メインメモリから出力される
   データを前記同期信号に同期して前記データバスを介し
   て読み込み記憶するバッファメモリと、比較開始信号を
   受信すると前記データバスに出力されるデータと前記バ
   ッファメモリのデータを前記同期信号に同期して読み出
   し比較しこれら両データが不一致の場合はアラーム信号
   を出力する比較回路と、カウンタ初期値を受信するとこ
   の初期値を前記カウンタ値として出力し以後前記同期信
   号が入力されるごとに初期値に１づつ加算した値を前記
   カウンタ値として出力するカウンタと、前記第１と第２
   の転送命令を出力し前記第１の転送命令を出力するとき
   には前記記憶命令と前記カウンタ初期値を出力しかつ前
   記転送命令による処理が終了したときには引続き前記第
   ２の転送命令を出力し前記第１の転送命令に引続いて前
   記第２の転送命令を出力するときだけ前記比較開始信号
   と前記カウンタ初期値を出力し前記アラーム信号を受信
   したときはこのアラーム信号を外部に出力する演算処理
   回路とを備えることを特徴とする情報処理装置。