JPH05314214A - 回路レイアウト補助装置 - Google Patents

Abstract

(57)【要約】 【目的】 複雑であったレイアウトブロック分けの変更
をより簡単に行えるようにすることを目的とする。 【構成】 ブロック分類判定手段３でレイアウトブロッ
クの識別情報毎に素子や回路ブロックを分類し、ブロッ
ク形状決定手段４でそのレイアウトブロック内の素子数
と入力された指示とでレイアウトブロックの形状を決定
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＬＳＩ等の回路のレ
イアウトを補助する回路レイアウト補助装置に関する。

【０００２】

【従来の技術】半導体装置を製造するに当たって、設計
した回路の素子などを実際に製造するためのパターンと
し、かつ集積度を向上させるためにそれらを最適な配置
とするレイアウト設計をおこなう。その、レイアウト設
計においてパターン化した素子の集まりであるメモリや
ＣＰＵなどのブロックのレイアウトを入力した情報に従
い表示し、レイアウトの決定の補助をするのが回路レイ
アウト補助装置である。

【０００３】図６は、従来の回路レイアウト補助装置の
構成を示すブロック図である。図６において、１は回路
図入力手段、６はブロック間回路接続情報抽出手段、７
はブロック形状表示手段、８はブロック形状配置修正手
段、１２はブロック間結線表示手段、２０はレイアウト
ブロック枠決定手段、３０は回路およびレイアウトブロ
ックなどを表示するグラフィック画面、３１は情報入力
用のキーボード、３２はグラフィック画面３０上で情報
入力するためのマウス、３３は回路情報やレイアウト情
報を有する回路の構成要素であるトランジスタおよび論
理ゲートなどが格納されたセルフライブラリである。

【０００４】次にこの回路レイアウト補助装置の動作に
ついて説明する。グラフィック画面３０、キーボード３
１、マウス３２を用い、回路図入力手段１およびセルラ
イブラリ３３によって、回路図面を階層的に入力する。
すなわち、レイアウトをするために、回路の構成要素
（セル）が格納されているセルフライブラリ３３のセル
を用い、入力する回路を中間的な回路ブロックに分け、
その各々に対し回路ブロック用のシンボルを作成して入
力する。これらの中間的な回路ブロックは、回路上の１
つの階層をなし、また、その回路ブロックのシンボルを
用いてさらに上位階層の回路ブロックを構成することも
ある。

【０００５】一方、この回路ブロックを組合わせること
によりレイアウト用のレイアウトブロックを作成し、や
はりこのレイアウトブロックにもシンボルを作成する。
そして、各々作成したレイアウトブロックのシンボル
や、それに対応したセルライブラリ３３のセル情報を用
い、それらのレイアウトブロックを接続することにより
レイアウトされたＬＳＩ全体の回路図面を作成する。

【０００６】次いで、レイアウトブロック枠決定手段２
０により、レイアウトブロック外枠情報を生成し、かつ
そのブロック内部の回路情報に基づき、レイアウトブロ
ック内の素子や回路ブロックをレイアウトブロック内に
配置した後、レイアウトブロック同士を接続する端子を
レイアウトブロック内に配置する。次いで、ブロック形
状表示手段７により、各レイアウトブロックの外枠をグ
ラフィック画面３０に表示する。また個々のレイアウト
ブロックの配置は、ブロック形状配置修正手段８により
対話的に修正される。

【０００７】次いで、ブロック間回路接続情報抽出手段
６により、入力した回路図面から各々のレイアウトブロ
ック間の接続情報を抽出し、この情報を基にブロック間
結線表示手段１２により、各レイアウトブロック間の信
号線の接続状態をグラフィック画面３０に結線表示す
る。このとき、レイアウトブロック間の結線は、レイア
ウトブロック枠決定手段２０により決定された端子が用
いられる。そして、グラフィック画面３０に表示されて
いるレイアウトブロックとその相互間の結線状態を見な
がら、ブロック形状配置修正手段８により、対話的にレ
イアウトブロックの配置を修正する。

【０００８】

【発明が解決しようとする課題】従来のレイアウト決定
装置は、以上のように構成されていたので、レイアウト
ブロックの分割方法を変更したいときには、再び回路図
入力手段１により、新たなレイアウトブロックに対応す
るように新たに回路図面を入力し、それに対応する回路
ブロック毎のシンボルを新たに作成し、また、それらの
回路修正が波及する全ての箇所の回路図面を修正し、そ
の後再びレイアウトブロックのレイアウトの状態と結線
状態を表示させ、そのレイアウト状態を確認しなければ
ならなかった。

【０００９】また、各レイアウトブロック内の端子位置
はレイアウトブロック内の回路の情報により決定されて
いたので、各レイアウトブロックの配置には依存せず、
各レイアウトブロック間の接続関係の結線は、対応する
各レイアウトブロックの端子同士を単純に結線していた
ため、各レイアウトブロックの配置結果に応じ最適な端
子位置と最適な結線関係とが表示できず、結線の表示が
編み目のように繁雑になり、レイアウトブロックを面積
がより小さくなり配線がより短くなるような最適な配置
が予想しにくいという問題があった。

【００１０】この発明は、上記のような問題点を解消す
るためになされたもので、複雑であったレイアウトブロ
ック分けの変更をより簡単に行えるようにすることを目
的とする。

【００１１】

【課題を解決するための手段】この発明のレイアウト補
助装置は、回路図の素子や回路図ブロックに所属させた
いレイアウトブロックの識別情報を持たせるブロック分
類情報入力手段と、素子や回路ブロックをその識別情報
毎に分類してレイアウトブロックを構成し、そのレイア
ウトブロックを構成する素子の量を測定するブロック分
類判定手段と、測定された素子の量と指定された条件と
によりレイアウトブロックの形状を決定するブロック形
状決定手段と、レイアウトブロック内の素子または回路
ブロックの接続情報を抽出するブロック内部回路接続情
報抽出手段とを有する。

【００１２】また、この発明のレイアウト補助装置は、
３個以上のレイアウトブロックに共通の信号線の結線
は、レイアウトブロックの全ての２対の距離を算出し、
その中で最も距離の短いレイアウトブロックの対を抽出
し、それが既に他のレイアウトブロックと共通の信号線
が結線してある場合を除き、最も距離の短いレイアウト
ブロックの対同士を共通の信号線で結線する共通信号線
結線最適ブロックペア決定手段を有する。

【００１３】そして、この発明のレイアウト補助装置
は、レイアウトブロックの配置関係により最適な状態で
レイアウトブロック間の結線をする端子をレイアウトブ
ロック内に配置するブロック内端子位置決定手段と、ブ
ロック内端子位置決定手段により配置された端子の位置
情報を出力するブロック内レイアウト用端子位置情報出
力手段とを有する。

【００１４】

【作用】この発明におけるレイアウト補助装置では、レ
イアウトブロック分けを変更するときに、変更したい回
路ブロックや素子に対して、それらを所属させたいレイ
アウトブロックの識別名に変更することでレイアウトブ
ロック分けの変更ができる。また、３個以上のレイアウ
トブロックに接続される共通の配線は、最短距離で結線
される。また、ブロック間が最短になるように端子位置
が決定され、その端子を用いてレイアウトブロック間が
結線される。

【００１５】

【実施例】

（実施例１）以下、この発明の１実施例を図について説
明する。図１はこの発明の１実施例である回路レイアウ
ト補助装置の構成を示すブロック図であり、２はブロッ
ク分類情報入力手段、３はブロック分類判定手段、４は
ブロック形状決定手段、５はブロック内部回路接続情報
抽出手段であり、他は図６と同様である。

【００１６】次に、このレイアウト補助装置の動作につ
いて説明する。グラフィック画面３０、キーボード３
１、マウス３２およびセルライブラリ３３を用いて、回
路図入力手段１によって回路図面を入力する。この回路
図面は階層的であっても、階層的でなくても良い。次い
で、入力した回路図に対し、個々の素子や回路ブロック
がどのレイアウトブロックに所属させたいかを考慮し、
ブロック分類情報入力手段２により、対応させたいレイ
アウトブロック名を個々の素子や回路ブロックに属性情
報として入力する。

【００１７】このとき、１つの回路ブロックが全て１つ
のレイアウトブロックの中に所属させるならば、属性情
報はその回路ブロックにつけるだけで、その回路ブロッ
クを構成する個々の素子に対しては、その属性情報を付
加する必要は無い。他方、１つの回路ブロックが全て１
つのレイアウトブロックの中に所属せず、複数のレイア
ウトブロックに分割して所属させるならば、その回路ブ
ロックを構成する下位下層の素子や回路ブロックに対
し、それらを所属させたいレイアウトブロック名を属性
情報として入力する。

【００１８】次に、ブロック分類判定手段３で、素子や
回路ブロックの属性情報により、各レイアウトブロック
毎にその素子や回路ブロックを選り分け、また、各レイ
アウトブロックを構成する素子の量を測定する。次い
で、ブロック形状決定手段４で、ブロック分類判定手段
３で求めた各レイアウトブロックを構成する素子の量
と、対話的に入力されたそのレイアウトブロックの縦横
比（指定された条件）とから、各レイアウトブロックの
外枠形状を算出する。例えば、各レイアウトブロックを
何段の素子段数でレイアウトするかの段数などより縦横
比が決められる。

【００１９】そして、レイアウトブロック形状配置表示
手段７により、配置されたレイアウトブロックの外枠形
状をグラフィック画面３０に表示する。また、ここのレ
イアウトブロックの配置は、ブロック形状配置修正手段
８で対話的に修正される。

【００２０】また、先に作成されたレイアウトブロック
の分類を属性情報として有する回路図面から、ブロック
間回路接続情報抽出手段６により、レイアウトブロック
間の回路接続情報が抽出され、この回路接続情報を用い
てブロック間結線表示手段１２によりレイアウトブロッ
クの結線状態がグラフィック画面３０に表示される。こ
の結果を参照しながら、ブロック形状配置修正手段８に
より個々のレイアウトブロックの配置方法を対話的に修
正することができる。また、レイアウトブロック内の素
子や回路ブロックの接続情報がブロック内部回路接続情
報抽出手段５により抽出され、レイアウトブロック内の
素子や回路ブロックの配置のために利用される。

【００２１】ここで、レイアウトブロックの分割方法を
変更したいときには、素子や回路ブロックに対し、再
び、ブロック分類情報入力手段２によりレイアウトブロ
ックに関する属性情報のみを変更し、その変更部分にか
かわるところに対してのみ上記のことを再び行い、レイ
アウトブロックの配置状態を確認する。

【００２２】（実施例２）次ぎに、この発明の他の実施
例について説明する。図２はこの発明の他の実施例であ
る回路レイアウト補助装置の構成を示すブロック図であ
る。図２において、９は各レイアウトブロックに共通の
信号線を最短の距離でレイアウトブロック間を結線する
ために各レイアウトブロックの中で距離が最も近いペア
となるレイアウトブロックのペアを抽出する共通信号線
結合最適ブロックペア決定手段、１３は結線表示切替手
段であり、他は図１と同様である。

【００２３】図３に示すように、Ａ，Ｂ，Ｃのレイアウ
トブロックが横に配置されている状態で、レイアウトブ
ロックＡ，Ｂ，Ｃに共通の信号線をそれぞれ結線すると
き、図３（ａ）に示す結線状態の方が図３（ｂ）に示す
結線状態より短い。従って、Ａ，Ｂ，Ｃの３つのレイア
ウトブロックをそれらに共通の信号線で結線するとき
は、まずレイアウトブロックＡと結線するレイアウトブ
ロックはレイアウトブロックＡと最短のレイアウトブロ
ックＢを選択してそれらを結線し、その後、残りのレイ
アウトブロックのペアＢ，Ｃを結線すれば良い。

【００２４】すなわち、共通信号線結合最適ブロックペ
ア決定手段９は、図４のフローチャートに示すように動
作する。まず、レイアウトブロックの各ペアの距離を全
て算出する（ステップＳ１）。その中でいちばん距離の
短いペアを抽出し（ステップＳ２）、抽出したペアを判
定対象から除外し（ステップＳ３）、ペアの残りの数を
判断して、１組になったらペア決定作業を終了し、２組
以上残っていたならステップＳ２に戻る（ステップＳ
４）。

【００２５】以上のように共通信号線結合最適ブロック
ペア決定手段９により決定されたレイアウトブロックの
ペア同士の結線が、ブロック間結線表示手段１２によ
り、グラフィック画面３０に結線表示される。このと
き、結線表示切替手段１３により、３つ以上のレイアウ
トブロックに共通して接続される共通信号線の結線表示
において、共通信号線結合最適ブロックペア決定手段９
の結果を用いた前記の表示と、共通信号線結合最適ブロ
ックペア決定手段９を用いずに共通信号線を結線するこ
とによる表示とに切り替えができる。

【００２６】（実施例３）次ぎに、この発明の他の実施
例を図について説明する。図５は、この発明の他の回路
レイアウト補助装置の１例を示すブロック図である。同
図において、１０はブロック内端子位置決定手段、１１
はブロック内レイアウト用端子位置情報出力手段であ
り、他は図２と同様である。

【００２７】ブロック内端子位置決定手段１０では、配
置済みの各レイアウトブロックに対し相互の結線をする
ときに、各結線が最短になるように各レイアウトブロッ
クの各々の端子位置を算出する。また、ブロック内レイ
アウト用端子位置情報出力手段１１では、各ブロック内
部のレイアウトを実施するときの入力条件となる端子位
置情報を、上記で算出した端子位置に従い各辺毎の各信
号端子の相対位置、または、各端子の座標値で出力す
る。

【００２８】（実施例４）なお、実施例２において、レ
イアウトブロックの各ペアの距離を全て算出してから、
最短ペアを抽出し、そのペアを除外してまた最短ペアを
抽出していくことにより、共通信号線の結線をするレイ
アウトブロックのペアを抽出したが、各ペアの距離を算
出した後まず最短のペアを抽出した後、そのペアのどち
らかのレイアウトブロックと最短の距離にあるレイアウ
トブロックを探しこれを次の最短ペアとし、順次この作
業を続けることで、レイアウトブロックに共通の信号線
を最短で結線するペアを抽出していってもよい。

【００２９】（実施例５）また、実施例３において、各
信号を出力するレイアウトブロックから入力するブロッ
クへ結線するとき、各レイアウトブロックにおいて入力
端子位置の存在可能領域と出力端子位置の存在可能領域
を分けておき、その領域内で端子位置が任意に移動可能
なようにしておいても良い。例えば、入力端子位置の存
在可能領域をレイアウトブロック外枠上とし、出力端子
位置の存在可能領域をレイアウトブロック中心付近に固
定しても良い。

【００３０】

【発明の効果】以上のようにこの発明によれば、回路図
内の任意の素子やブロックに、それらを所属させたいレ
イアウトブロック名を属性情報として持つので、レイア
ウトブロック分けをやり直すことが簡単になり、色々の
レイアウトブロック分けを容易にできるという効果があ
る。また、レイアウトブロック間の接続をそれらの配置
結果を反映した結線によって行うため、レイアウトブロ
ック分けやそれを配置するときに、レイアウトブロック
分けやその配置の最適な状態をより判断しやすくなると
いう効果がある。

【図面の簡単な説明】

【図１】この発明の１実施例である回路レイアウト補助
装置の構成を示すブロック図である。

【図２】この発明の他の実施例である回路レイアウト補
助装置の構成を示すブロック図である。

【図３】レイアウトブロックＡ，Ｂ，Ｃの配置を示す配
置図である。

【図４】図２の共通信号線結合最適ブロックペア決定手
段９の動作を示すフローチャートである。

【図５】この発明の他の実施例である回路レイアウト補
助装置の構成を示すブロック図である。

【図６】従来の回路レイアウト補助装置の構成を示すブ
ロック図である。

【符号の説明】

１ 回路図入力手段 ２ ブロック分類情報入力手段 ３ ブロック分類判定手段 ４ ブロック形状決定手段 ５ ブロック内部回路接続情報抽出手段 ６ ブロック間回路接続情報抽出手段 ７ ブロック形状配置表示手段 ８ ブロック形状配置修正手段 １２ ブロック間結線表示手段 ３０ グラフィック画面 ３１ キーボード ３２ マウス ３３ セルライブラリ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力された回路図を指定した部分毎にレ
   イアウトブロックとしてブロック化し、それらを結線し
   たレイアウトブロックの配置状態を表示する回路レイア
   ウト補助装置において、 前記回路図内の素子や回路ブロックにそれを所属させた
   いレイアウトブロックの識別情報を付加するブロック分
   類情報入力手段と、 前記素子や回路ブロックを付加された識別情報毎に分類
   してレイアウトブロックを構成し、このレイアウトブロ
   ックを構成する素子の量を測定するブロック分類判定手
   段と、 前記ブロック分類判定手段により測定された素子の量と
   指定された条件とにより前記レイアウトブロックの形状
   を決定するブロック形状決定手段と、 前記レイアウトブロック内の素子または回路ブロックの
   接続情報を抽出するブロック内部回路接続情報抽出手段
   とを有することを特徴とする回路レイアウト補助装置。
2. 【請求項２】 入力された回路図を指定した部分毎にレ
   イアウトブロックとしてブロック化し、それらを結線し
   たレイアウトブロックの配置状態を表示する回路レイア
   ウト補助装置において、 ３個以上のレイアウトブロックに共通の信号線での結線
   を行う場合、結線されていないレイアウトブロックの各
   対の距離を算出し、その中で最も距離の短いレイアウト
   ブロックの対を抽出し、このレイアウトブロックの対同
   士を共通の信号線で結線する共通信号線結合最適ブロッ
   クペア決定手段を有することを特徴とする回路レイアウ
   ト補助装置。
3. 【請求項３】 入力された回路図を指定した部分毎にレ
   イアウトブロックとしてブロック化し、それらを結線し
   たレイアウトブロックの配置状態を表示する回路レイア
   ウト補助装置において、 前記レイアウトブロックの配置関係により最適な状態で
   前記レイアウトブロック間の結線をする端子を前記レイ
   アウトブロック内に配置するブロック内端子位置決定手
   段と、 前記ブロック内端子位置決定手段により配置された端子
   の位置情報を出力するブロック内端子位置情報出力手段
   とを有することを特徴とする回路レイアウト補助装置。