JPH05314215A - レイアウトパターン発生装置 - Google Patents
レイアウトパターン発生装置Info
- Publication number
- JPH05314215A JPH05314215A JP4117342A JP11734292A JPH05314215A JP H05314215 A JPH05314215 A JP H05314215A JP 4117342 A JP4117342 A JP 4117342A JP 11734292 A JP11734292 A JP 11734292A JP H05314215 A JPH05314215 A JP H05314215A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- layout pattern
- data
- execution unit
- position information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭアドレスに対応するＲＯＭ矩形の位置
情報を自動抽出できるレイアウトパターン発生装置を得
る。 【構成】 論理回路図データをもとにＲＯＭアドレスに
対応する信号線テーブルを自動作成する論理シミュレー
ション実行部２５、レイアウトパターン図データをもと
に信号線の座標テーブルを自動作成するレイアウト検証
実行部２６、および論理シミュレーション実行部２５と
レイアウト検証実行部２６との実行結果からＲＯＭアド
レスに対応するＲＯＭ矩形の座標テーブルを抽出するＲ
ＯＭ位置情報抽出部２７を備えたものである。 【効果】 データ入力作業効率が向上し、設計品質の高
い装置が得られる。
情報を自動抽出できるレイアウトパターン発生装置を得
る。 【構成】 論理回路図データをもとにＲＯＭアドレスに
対応する信号線テーブルを自動作成する論理シミュレー
ション実行部２５、レイアウトパターン図データをもと
に信号線の座標テーブルを自動作成するレイアウト検証
実行部２６、および論理シミュレーション実行部２５と
レイアウト検証実行部２６との実行結果からＲＯＭアド
レスに対応するＲＯＭ矩形の座標テーブルを抽出するＲ
ＯＭ位置情報抽出部２７を備えたものである。 【効果】 データ入力作業効率が向上し、設計品質の高
い装置が得られる。
Description
【０００１】
【産業上の利用分野】この発明はマスクＲＯＭ内蔵型Ｌ
ＳＩにＲＯＭコードを書き込むためのレイアウトパター
ンを作成するレイアウトパターン発生装置に関するもの
である。
ＳＩにＲＯＭコードを書き込むためのレイアウトパター
ンを作成するレイアウトパターン発生装置に関するもの
である。
【０００２】
【従来の技術】図７は従来のレイアウトパターン発生装
置の構成を示すブロック図である。図において、１はキ
ーボード、２はキーボードを制御するキーボード制御
部、３および４は、設計者がレイアウトパターン図と論
理回路図とを見ながら作成するＲＯＭ位置情報としての
ＲＯＭ座標データおよびＲＯＭアドレス位置情報（ＲＯ
Ｍアドレスに対応するＲＯＭ矩形の位置情報）で、共に
作成後キーボードから入力される。５はＰＲＯＭプログ
ラマ装置６を用いてＥＰＲＯＭからＲＯＭコードデータ
を読み込むＲＯＭコードデータ読み込み部、７はＲＯＭ
位置情報をもとに、読み込んだＲＯＭコードデータに対
応するＲＯＭレイアウトパターンを作成するＲＯＭレイ
アウトパターン作成部、８はＲＯＭ位置情報、ＲＯＭコ
ードデータ、およびＲＯＭレイアウトパターンを、デー
タ記憶部９に記憶および画面表示部１０へ出力するデー
タ制御部、１１はディスプレイである。
置の構成を示すブロック図である。図において、１はキ
ーボード、２はキーボードを制御するキーボード制御
部、３および４は、設計者がレイアウトパターン図と論
理回路図とを見ながら作成するＲＯＭ位置情報としての
ＲＯＭ座標データおよびＲＯＭアドレス位置情報（ＲＯ
Ｍアドレスに対応するＲＯＭ矩形の位置情報）で、共に
作成後キーボードから入力される。５はＰＲＯＭプログ
ラマ装置６を用いてＥＰＲＯＭからＲＯＭコードデータ
を読み込むＲＯＭコードデータ読み込み部、７はＲＯＭ
位置情報をもとに、読み込んだＲＯＭコードデータに対
応するＲＯＭレイアウトパターンを作成するＲＯＭレイ
アウトパターン作成部、８はＲＯＭ位置情報、ＲＯＭコ
ードデータ、およびＲＯＭレイアウトパターンを、デー
タ記憶部９に記憶および画面表示部１０へ出力するデー
タ制御部、１１はディスプレイである。
【０００３】次に動作について説明する。まず従来の技
術の背景となるＬＳＩ内のＲＯＭブロックの基本動作を
図８を用いて説明する。図８はＬＳＩ内のＲＯＭブロッ
ク部分の論理回路のモデルである。ここでは１ビット分
ずつのＲＯＭ矩形が６４個並ぶものとしている。Ａ０〜
Ａ７の８ビットからなるアドレス信号線１２のうちＡ４
〜Ａ７はＸデコーダ１３に、Ａ０〜Ａ３はＹデコーダ１
４に出力される。Ｘデコーダ１３は入力した信号をもと
にＲＯＭ領域内のＸ座標方向のセレクト信号線１５（Ｘ
０〜Ｘ７のうち１本）を選択する。同じようにしてＹデ
コーダ１４はＹ座標方向のセレクト信号線１６（Ｙ０〜
Ｙ７のうち１本）を選択する。選択されたＸ座標方向の
セレクト信号線とＹ座標方向のセレクト信号線との交点
部分にＲＯＭ矩形１７がレイアウトされる。
術の背景となるＬＳＩ内のＲＯＭブロックの基本動作を
図８を用いて説明する。図８はＬＳＩ内のＲＯＭブロッ
ク部分の論理回路のモデルである。ここでは１ビット分
ずつのＲＯＭ矩形が６４個並ぶものとしている。Ａ０〜
Ａ７の８ビットからなるアドレス信号線１２のうちＡ４
〜Ａ７はＸデコーダ１３に、Ａ０〜Ａ３はＹデコーダ１
４に出力される。Ｘデコーダ１３は入力した信号をもと
にＲＯＭ領域内のＸ座標方向のセレクト信号線１５（Ｘ
０〜Ｘ７のうち１本）を選択する。同じようにしてＹデ
コーダ１４はＹ座標方向のセレクト信号線１６（Ｙ０〜
Ｙ７のうち１本）を選択する。選択されたＸ座標方向の
セレクト信号線とＹ座標方向のセレクト信号線との交点
部分にＲＯＭ矩形１７がレイアウトされる。
【０００４】次に従来のレイアウトパターン発生装置の
動作について図９のフローチャートを参照しながら説明
する。まずレイアウトパターン図をもとにして、設計者
がＲＯＭ矩形の配置情報を作成し、その結果である各種
ＲＯＭ座標データをキーボード１から読み込む（Ｓ
１）。ＲＯＭ座標データには、図１０に示すように、Ｒ
ＯＭ領域の左下頂点の座標値１８、ＲＯＭ矩形の長さ１
９と幅２０、Ｘ方向のＲＯＭ矩形数２１とＹ方向のＲＯ
Ｍ矩形数２２、およびＸ方向のＲＯＭ矩形の配置間隔２
３とＹ方向のＲＯＭ矩形の配置間隔２４がある。続い
て、キーボード１から論理回路図をもとにして図１１に
示すＲＯＭアドレス位置情報を読み込む（Ｓ２）。この
ＲＯＭアドレス位置情報はＲＯＭアドレスに対応するア
ドレス信号線Ａ０〜Ａ７の８ビットの組み合わせであ
り、設計者が論理回路図を見ながら作成する。一方、Ｐ
ＲＯＭプログラマ装置６からはＥＰＲＯＭ内のＲＯＭコ
ードデータを読み込む（Ｓ３）。次にＲＯＭアドレス位
置情報をもとに、読み込んだＲＯＭコードテータの値を
レイアウトパターン内のＲＯＭ矩形の位置に対応するよ
うに並びかえる（以下、並びかえた”０”，”１”のＲ
ＯＭコードデータを真理値データという）（Ｓ４）。図
１２に真理値データの例を示す。最後に全ての真理値デ
ータの値を調べ、”１”ならば、そのデータに対応する
レイアウトパターン内のＲＯＭ矩形の座標をＲＯＭアド
レス位置情報とＲＯＭ座標データより求め、その位置に
ＲＯＭ矩形のレイアウトパターンを作成する。真理値デ
ータの値が”０”ならばＲＯＭ矩形のレイアウトパター
ンは作成しない（Ｓ５）。図１３に図１２で示した真理
値データから作成したＲＯＭ矩形のレイアウトパターン
例を示す。
動作について図９のフローチャートを参照しながら説明
する。まずレイアウトパターン図をもとにして、設計者
がＲＯＭ矩形の配置情報を作成し、その結果である各種
ＲＯＭ座標データをキーボード１から読み込む（Ｓ
１）。ＲＯＭ座標データには、図１０に示すように、Ｒ
ＯＭ領域の左下頂点の座標値１８、ＲＯＭ矩形の長さ１
９と幅２０、Ｘ方向のＲＯＭ矩形数２１とＹ方向のＲＯ
Ｍ矩形数２２、およびＸ方向のＲＯＭ矩形の配置間隔２
３とＹ方向のＲＯＭ矩形の配置間隔２４がある。続い
て、キーボード１から論理回路図をもとにして図１１に
示すＲＯＭアドレス位置情報を読み込む（Ｓ２）。この
ＲＯＭアドレス位置情報はＲＯＭアドレスに対応するア
ドレス信号線Ａ０〜Ａ７の８ビットの組み合わせであ
り、設計者が論理回路図を見ながら作成する。一方、Ｐ
ＲＯＭプログラマ装置６からはＥＰＲＯＭ内のＲＯＭコ
ードデータを読み込む（Ｓ３）。次にＲＯＭアドレス位
置情報をもとに、読み込んだＲＯＭコードテータの値を
レイアウトパターン内のＲＯＭ矩形の位置に対応するよ
うに並びかえる（以下、並びかえた”０”，”１”のＲ
ＯＭコードデータを真理値データという）（Ｓ４）。図
１２に真理値データの例を示す。最後に全ての真理値デ
ータの値を調べ、”１”ならば、そのデータに対応する
レイアウトパターン内のＲＯＭ矩形の座標をＲＯＭアド
レス位置情報とＲＯＭ座標データより求め、その位置に
ＲＯＭ矩形のレイアウトパターンを作成する。真理値デ
ータの値が”０”ならばＲＯＭ矩形のレイアウトパター
ンは作成しない（Ｓ５）。図１３に図１２で示した真理
値データから作成したＲＯＭ矩形のレイアウトパターン
例を示す。
【０００５】
【発明が解決しようとする課題】従来のレイアウトパタ
ーン発生装置は以上のように構成されているので、ＲＯ
Ｍ位置情報である各種ＲＯＭ座標データおよびＲＯＭア
ドレス位置情報を予め設計者がレイアウトパターン図と
論理回路図とを見ながら作成しなければならず、また作
成された各種データをキーボードから数値で入力しなけ
ればならなかった。この作業は多大な時間が必要である
うえに、その座標および位置関係の調査ミスや入力ミス
等の問題があった。
ーン発生装置は以上のように構成されているので、ＲＯ
Ｍ位置情報である各種ＲＯＭ座標データおよびＲＯＭア
ドレス位置情報を予め設計者がレイアウトパターン図と
論理回路図とを見ながら作成しなければならず、また作
成された各種データをキーボードから数値で入力しなけ
ればならなかった。この作業は多大な時間が必要である
うえに、その座標および位置関係の調査ミスや入力ミス
等の問題があった。
【０００６】本発明は上記のような問題点を解消するた
めになされたもので、ＲＯＭ位置情報を自動的に抽出で
きるレイアウトパターン発生装置を得ることを目的とす
る。
めになされたもので、ＲＯＭ位置情報を自動的に抽出で
きるレイアウトパターン発生装置を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係るレイアウ
トパターン発生装置は、論理回路図データをもとにＲＯ
Ｍアドレスに対応する信号線テーブルを自動作成する論
理シミュレーション実行部、レイアウトパターン図デー
タをもとに信号線の座標テーブルを自動作成するレイア
ウト検証実行部、および上記論理シミュレーション実行
部とレイアウト検証実行部との実行結果から上記ＲＯＭ
位置情報を自動抽出するＲＯＭ位置情報抽出部を備えて
いる。
トパターン発生装置は、論理回路図データをもとにＲＯ
Ｍアドレスに対応する信号線テーブルを自動作成する論
理シミュレーション実行部、レイアウトパターン図デー
タをもとに信号線の座標テーブルを自動作成するレイア
ウト検証実行部、および上記論理シミュレーション実行
部とレイアウト検証実行部との実行結果から上記ＲＯＭ
位置情報を自動抽出するＲＯＭ位置情報抽出部を備えて
いる。
【０００８】
【作用】この発明における論理シミュレーション実行部
とレイアウト検証実行部との実行結果から、ＲＯＭ位置
情報抽出部がＲＯＭ位置情報を自動抽出する。
とレイアウト検証実行部との実行結果から、ＲＯＭ位置
情報抽出部がＲＯＭ位置情報を自動抽出する。
【０００９】
実施例１．以下、この発明の一実施例を図について説明
する。図１において１、２，５〜１１は従来装置のもの
と同一または相当する部分である。２５は論理回路図デ
ータをもとにＲＯＭアドレスに対応する信号線テーブル
を自動作成する論理シミュレーション実行部、２６はレ
イアウトパターン図データをもとに信号線の座標テーブ
ルを自動作成するレイアウト検証実行部、２７は論理回
路シミュレーション実行部２５とレイアウト検証実行部
２６との実行結果からＲＯＭ位置情報（ＲＯＭアドレス
に対応する座標テーブル）を抽出するＲＯＭ位置情報抽
出部である。
する。図１において１、２，５〜１１は従来装置のもの
と同一または相当する部分である。２５は論理回路図デ
ータをもとにＲＯＭアドレスに対応する信号線テーブル
を自動作成する論理シミュレーション実行部、２６はレ
イアウトパターン図データをもとに信号線の座標テーブ
ルを自動作成するレイアウト検証実行部、２７は論理回
路シミュレーション実行部２５とレイアウト検証実行部
２６との実行結果からＲＯＭ位置情報（ＲＯＭアドレス
に対応する座標テーブル）を抽出するＲＯＭ位置情報抽
出部である。
【００１０】次に、動作について図２のフローチャート
を参照しながら説明する。まず、論理シミュレーション
実行部２５およびレイアウト検証実行部２６の入力デー
タである論理回路図データ、レイアウトパターンデー
タ、およびテストパターンデータを読み込む（Ｔ１，Ｔ
２，Ｔ３）。また、レイアウトパターン作成時にＲＯＭ
矩形の大きさを決定するためのＲＯＭ矩形サイズをキー
ボードから読み込んでおく（Ｔ４）。一方、ＰＲＯＭプ
ログラマ装置からはＲＯＭコードデータを読み込んでお
く（Ｔ５）。次に、テストパターンデータと論理回路図
データとを入力して論理シミュレーションを実行する
（Ｔ６）。また、レイアウトパターンデータと論理回路
図データとを入力してレイアウト検証を実行する（Ｔ
７）。レイアウト検証では、レイアウトパターンデータ
の配線とデバイス認識、ＬＳＩ設計基準との比較チェッ
ク、レイアウトパターンと論理回路図データとの論理接
続の比較チェック等も同時に行っている。
を参照しながら説明する。まず、論理シミュレーション
実行部２５およびレイアウト検証実行部２６の入力デー
タである論理回路図データ、レイアウトパターンデー
タ、およびテストパターンデータを読み込む（Ｔ１，Ｔ
２，Ｔ３）。また、レイアウトパターン作成時にＲＯＭ
矩形の大きさを決定するためのＲＯＭ矩形サイズをキー
ボードから読み込んでおく（Ｔ４）。一方、ＰＲＯＭプ
ログラマ装置からはＲＯＭコードデータを読み込んでお
く（Ｔ５）。次に、テストパターンデータと論理回路図
データとを入力して論理シミュレーションを実行する
（Ｔ６）。また、レイアウトパターンデータと論理回路
図データとを入力してレイアウト検証を実行する（Ｔ
７）。レイアウト検証では、レイアウトパターンデータ
の配線とデバイス認識、ＬＳＩ設計基準との比較チェッ
ク、レイアウトパターンと論理回路図データとの論理接
続の比較チェック等も同時に行っている。
【００１１】レイアウト検証の実行結果から、セレクト
信号線上のＲＯＭ矩形の座標テーブルを作成する（Ｔ
８）。図３にＸデコーダのセレクト信号線上のＲＯＭ矩
形の座標テーブル、図４にＹデコーダのセレクト信号線
上のＲＯＭ矩形の座標テーブルを示す。論理シミュレー
ションの実行結果からは、図５に示すようなＲＯＭアド
レスに対応するセレクト信号線テーブルを作成する（Ｔ
９）。次に、図３，図４に示したセレクト信号線上のＲ
ＯＭ矩形の座標テーブルと図５に示したセレクト信号線
テーブルとから、図６に示すようなＲＯＭアドレスに対
応するＲＯＭ矩形の座標テーブルを作成する（Ｔ１
０）。すなわち、これがＲＯＭ位置情報となる。以上の
動作により抽出されたＲＯＭ位置情報をもとに、ＰＲＯ
Ｍプログラマ装置から読み込んだＲＯＭコードデータを
ＲＯＭ矩形の位置に対応するように並び換え、真理値デ
ータを作成する（Ｔ１１）。最後に、従来と同様、すべ
ての真理値データを調べ、真理値データの値が”１”の
場合にＲＯＭ矩形のレイアウトパターンを作成するが、
そのＲＯＭ矩形は、ＲＯＭ位置情報に示されるＲＯＭ矩
形の座標を中心座標とし、キーボードから読み込んだＲ
ＯＭ矩形サイズ（幅と長さ）を持つものである。
信号線上のＲＯＭ矩形の座標テーブルを作成する（Ｔ
８）。図３にＸデコーダのセレクト信号線上のＲＯＭ矩
形の座標テーブル、図４にＹデコーダのセレクト信号線
上のＲＯＭ矩形の座標テーブルを示す。論理シミュレー
ションの実行結果からは、図５に示すようなＲＯＭアド
レスに対応するセレクト信号線テーブルを作成する（Ｔ
９）。次に、図３，図４に示したセレクト信号線上のＲ
ＯＭ矩形の座標テーブルと図５に示したセレクト信号線
テーブルとから、図６に示すようなＲＯＭアドレスに対
応するＲＯＭ矩形の座標テーブルを作成する（Ｔ１
０）。すなわち、これがＲＯＭ位置情報となる。以上の
動作により抽出されたＲＯＭ位置情報をもとに、ＰＲＯ
Ｍプログラマ装置から読み込んだＲＯＭコードデータを
ＲＯＭ矩形の位置に対応するように並び換え、真理値デ
ータを作成する（Ｔ１１）。最後に、従来と同様、すべ
ての真理値データを調べ、真理値データの値が”１”の
場合にＲＯＭ矩形のレイアウトパターンを作成するが、
そのＲＯＭ矩形は、ＲＯＭ位置情報に示されるＲＯＭ矩
形の座標を中心座標とし、キーボードから読み込んだＲ
ＯＭ矩形サイズ（幅と長さ）を持つものである。
【００１２】
【発明の効果】以上のように、この発明によれば、ＲＯ
Ｍ位置情報を自動的に抽出できるようにしたので、作業
効率が向上し、設計品質の高い装置が得られる。
Ｍ位置情報を自動的に抽出できるようにしたので、作業
効率が向上し、設計品質の高い装置が得られる。
【図１】この発明の実施例１によるレイアウトパターン
発生装置を示すブロック図である。
発生装置を示すブロック図である。
【図２】この発明の実施例１による動作を示すフローチ
ャートである。
ャートである。
【図３】図１のレイアウト検証実行部によって作成され
るＸデコーダのセレクト信号線上のＲＯＭ矩形の座標テ
ーブルを示す図である。
るＸデコーダのセレクト信号線上のＲＯＭ矩形の座標テ
ーブルを示す図である。
【図４】図１のレイアウト検証実行部によって作成され
るＹデコーダのセレクト信号線上のＲＯＭ矩形の座標テ
ーブルを示す図である。
るＹデコーダのセレクト信号線上のＲＯＭ矩形の座標テ
ーブルを示す図である。
【図５】図１の論理シミュレーションによって作成され
るＲＯＭアドレスに対応するセレクト信号線テーブルを
示す図である。
るＲＯＭアドレスに対応するセレクト信号線テーブルを
示す図である。
【図６】図４と図５とから作成されるＲＯＭアドレスに
対応するＲＯＭ矩形の座標テーブルを示す図である。
対応するＲＯＭ矩形の座標テーブルを示す図である。
【図７】従来のレイアウトパターン発生装置を示すブロ
ック図である。
ック図である。
【図８】従来の技術の背景となるＲＯＭブロックの論理
回路のモデルを示す図である。
回路のモデルを示す図である。
【図９】従来のレイアウトパターン発生装置の動作を示
すフローチャートである。
すフローチャートである。
【図１０】図７のＲＯＭ座標データ読み込み部が読み込
むＲＯＭ座標データを示す図である。
むＲＯＭ座標データを示す図である。
【図１１】図７のＲＯＭアドレス位置情報読み込み部が
読み込むＲＯＭアドレス位置情報を示す図である。
読み込むＲＯＭアドレス位置情報を示す図である。
【図１２】レイアウトパターン発生装置で作成する真理
値データを示す図である。
値データを示す図である。
【図１３】レイアウトパターン発生装置で作成するＲＯ
Ｍレイアウトパターンを示す図である。
Ｍレイアウトパターンを示す図である。
１ キーボード ３ ＲＯＭ座標データ読み込み部 ４ ＲＯＭアドレス位置情報読み込み部 ５ ＲＯＭコードデータ読み込み部 ７ ＲＯＭレイアウトパターン作成部 ２５ 論理シミュレーション実行部 ２６ レイアウト検証実行部 ２７ ＲＯＭ位置情報抽出部
Claims (1)
- 【請求項１】 レイアウトパターン図と論理回路図とを
もとに作成されたＲＯＭ位置情報（ＲＯＭアドレスに対
応する座標テーブル）を基本データとして、入力したＲ
ＯＭコードデータに対応するＲＯＭ位置にＲＯＭレイア
ウトパターンを作成するレイアウトパターン発生装置に
おいて、 論理回路図データをもとにＲＯＭアドレスに対応する信
号線テーブルを自動作成する論理シミュレーション実行
部、レイアウトパターン図データをもとに信号線の座標
テーブルを自動作成するレイアウト検証実行部、および
上記論理シミュレーション実行部とレイアウト検証実行
部との実行結果から上記ＲＯＭ位置情報を自動抽出する
ＲＯＭ位置情報抽出部を備えたことを特徴とするレイア
ウトパターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117342A JPH05314215A (ja) | 1992-05-11 | 1992-05-11 | レイアウトパターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4117342A JPH05314215A (ja) | 1992-05-11 | 1992-05-11 | レイアウトパターン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05314215A true JPH05314215A (ja) | 1993-11-26 |
Family
ID=14709336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4117342A Pending JPH05314215A (ja) | 1992-05-11 | 1992-05-11 | レイアウトパターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05314215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263477B1 (en) | 1997-02-13 | 2001-07-17 | Nec Corporation | Layout information generating apparatus and method thereof |
-
1992
- 1992-05-11 JP JP4117342A patent/JPH05314215A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263477B1 (en) | 1997-02-13 | 2001-07-17 | Nec Corporation | Layout information generating apparatus and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786883B2 (ja) | 網図または諭理回路図自動生成方法およびそのシステム | |
| JP3042443B2 (ja) | マスクパターンデータの作成方法 | |
| JPH05314215A (ja) | レイアウトパターン発生装置 | |
| JPH10228496A (ja) | レイアウト情報生成装置及びレイアウト情報生成方法 | |
| JPH056412A (ja) | 対話配線方式 | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JPH0379743B2 (ja) | ||
| JP3716747B2 (ja) | 接続ピン番号対応データ生成システム | |
| JP2615091B2 (ja) | 回路ブロックパターン入力装置 | |
| JP2866105B2 (ja) | 図形処理装置におけるプリント基板のピン表示方法 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JP2535823B2 (ja) | 階層的パタ―ンレイアウト方法 | |
| JPH0521601A (ja) | レイアウトパターン発生装置 | |
| JPH10198708A (ja) | 図面検証システム | |
| JPH08221457A (ja) | レイアウトパターン発生装置 | |
| JP2765312B2 (ja) | 印刷配線板設計装置 | |
| JP2773152B2 (ja) | 回路図処理装置 | |
| JPH05326710A (ja) | 半導体集積回路用パターン設計装置 | |
| JPH0358278A (ja) | 計算機による回路設計支援システム | |
| JPH0497492A (ja) | プリント基板テスター用座標算出装置 | |
| JPH03201069A (ja) | 回路モジュール図処理装置 | |
| JPH04349577A (ja) | 図形要素間距離算出方法 | |
| JPS63234358A (ja) | 論理回路図処理装置 | |
| JPH031996A (ja) | 図面の出力方法 | |
| JPH10149379A (ja) | プリント基板設計情報検証システム |