JPH05314783A - 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置 - Google Patents
不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置Info
- Publication number
- JPH05314783A JPH05314783A JP14816992A JP14816992A JPH05314783A JP H05314783 A JPH05314783 A JP H05314783A JP 14816992 A JP14816992 A JP 14816992A JP 14816992 A JP14816992 A JP 14816992A JP H05314783 A JPH05314783 A JP H05314783A
- Authority
- JP
- Japan
- Prior art keywords
- erasing
- memory cell
- erasure
- writing
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 Ｅ2 ＰＲＯＭの消去を過剰消去のメモリセル
が生じないように行う。 【構成】 消去処理を行った後、その消去処理を行った
各メモリセルに対して過剰消去の有無を検出し、過剰消
去のメモリセルに対して通常の書込条件よりも弱い条件
で書込みを行って過剰消去を解消する。 【効果】 過剰消去のセルを軽い書込みで０Ｖあるいは
それ以下のＶｔｈを高めて正常な消去状態にできる。
が生じないように行う。 【構成】 消去処理を行った後、その消去処理を行った
各メモリセルに対して過剰消去の有無を検出し、過剰消
去のメモリセルに対して通常の書込条件よりも弱い条件
で書込みを行って過剰消去を解消する。 【効果】 過剰消去のセルを軽い書込みで０Ｖあるいは
それ以下のＶｔｈを高めて正常な消去状態にできる。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性半導体記憶装
置の消去方法、特に消去により過剰消去のメモリセルが
生じた場合に過剰消去を是正することのできる不揮発性
半導体記憶装置の消去方法、過剰消去を是正できる消去
回路を備えた不揮発性半導体記憶装置及び過剰消去を是
正する消去機能を備えた書込装置に関する。
置の消去方法、特に消去により過剰消去のメモリセルが
生じた場合に過剰消去を是正することのできる不揮発性
半導体記憶装置の消去方法、過剰消去を是正できる消去
回路を備えた不揮発性半導体記憶装置及び過剰消去を是
正する消去機能を備えた書込装置に関する。
【０００２】
【従来の技術】スタックゲート型Ｆｌａｓｈ Ｅ2 ＰＲ
ＯＭは書換えができるが、書換えをするときは消去が必
要である。消去は具体的にはコントロールゲートに負の
絶対値の高い電圧をかけ、ソースに５Ｖ程度の正の電圧
をかけてフローティングゲート内のエレクトロンをソー
スにトンネル注入することにより行う。
ＯＭは書換えができるが、書換えをするときは消去が必
要である。消去は具体的にはコントロールゲートに負の
絶対値の高い電圧をかけ、ソースに５Ｖ程度の正の電圧
をかけてフローティングゲート内のエレクトロンをソー
スにトンネル注入することにより行う。
【０００３】図８は従来の不揮発性半導体記憶装置の消
去方法の手順を示すフローチャートである。先ず、アド
レス及びデータをセットし、消去回数をカウントするカ
ウンタ（ハードによるカウンタもあればソフトウェアに
よるカウンタもある。）をリセットし、アドレスセット
されたワード線に属する全メモリセルに対して消去を行
う。そして、消去が完全に行われたかどうかを判定し、
判定結果がＹｅｓであればそのワード線のメモリセルに
対する消去を終了する。判定結果がＮｏであれば、Ｙｅ
ｓという判定結果が得られるまで消去を繰返す。
去方法の手順を示すフローチャートである。先ず、アド
レス及びデータをセットし、消去回数をカウントするカ
ウンタ（ハードによるカウンタもあればソフトウェアに
よるカウンタもある。）をリセットし、アドレスセット
されたワード線に属する全メモリセルに対して消去を行
う。そして、消去が完全に行われたかどうかを判定し、
判定結果がＹｅｓであればそのワード線のメモリセルに
対する消去を終了する。判定結果がＮｏであれば、Ｙｅ
ｓという判定結果が得られるまで消去を繰返す。
【０００４】そして、所定回数、例えば３０００回消去
を繰返しても完全な消去ができなかった場合には不良と
判断する。従来においては、一般に、消去が充分に行わ
れているか否かの判定は行われていたが、消去後に過剰
消去の有無について判定することは行われていなかっ
た。
を繰返しても完全な消去ができなかった場合には不良と
判断する。従来においては、一般に、消去が充分に行わ
れているか否かの判定は行われていたが、消去後に過剰
消去の有無について判定することは行われていなかっ
た。
【０００５】
【発明が解決しようとする課題】ところで、従来におい
ては消去後に過剰消去の有無の確認（ベリファイ）を行
っていなかったので下記の問題があった。先ず、過剰消
去について説明すると、これはフローティングゲートか
らソースへのエレクトロン抜き取りが過剰に行われてし
まい、ノーマルオンの状態になることをいう。即ち、０
Ｖよりも適宜高くなければならないしきい値が０Ｖ乃至
０Ｖ以下になる。そして、これは、読み出しとのときに
その過剰消去と同じビットラインのセル全部がすべてデ
ータが「１」が出力される不都合を招くことになり、動
作不良をもたらし、好ましくない。かかる過剰消去は、
各メモリセルのゲート絶縁膜の厚さ等が不均一となり特
性にバラツキが生じることに起因して生じ、製造技術の
発達に伴ってそのバラツキを小さくすることができるの
で、過剰消去を生じにくくすることができる。しかし、
完全になくすことは困難ないし不可能である。
ては消去後に過剰消去の有無の確認（ベリファイ）を行
っていなかったので下記の問題があった。先ず、過剰消
去について説明すると、これはフローティングゲートか
らソースへのエレクトロン抜き取りが過剰に行われてし
まい、ノーマルオンの状態になることをいう。即ち、０
Ｖよりも適宜高くなければならないしきい値が０Ｖ乃至
０Ｖ以下になる。そして、これは、読み出しとのときに
その過剰消去と同じビットラインのセル全部がすべてデ
ータが「１」が出力される不都合を招くことになり、動
作不良をもたらし、好ましくない。かかる過剰消去は、
各メモリセルのゲート絶縁膜の厚さ等が不均一となり特
性にバラツキが生じることに起因して生じ、製造技術の
発達に伴ってそのバラツキを小さくすることができるの
で、過剰消去を生じにくくすることができる。しかし、
完全になくすことは困難ないし不可能である。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、消去後に過剰消去のメモリセルの過
剰消去を是正できるようにすることを目的とする。
されたものであり、消去後に過剰消去のメモリセルの過
剰消去を是正できるようにすることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、消去処理を行
った後、その消去処理を行った各メモリセルに対して過
剰消去の有無を検出し、過剰消去のメモリセルに対して
通常の書込条件よりも弱い条件で書込みを行って過剰消
去を是正することを特徴とする。
った後、その消去処理を行った各メモリセルに対して過
剰消去の有無を検出し、過剰消去のメモリセルに対して
通常の書込条件よりも弱い条件で書込みを行って過剰消
去を是正することを特徴とする。
【０００８】
【作用】本発明によれば、過剰消去のメモリセルに対し
て軽い書込みを行うので、０Ｖ乃至それより低いしきい
値を高めて正常な消去状態にすることができる。
て軽い書込みを行うので、０Ｖ乃至それより低いしきい
値を高めて正常な消去状態にすることができる。
【０００９】
【実施例】以下、本発明不揮発性半導体記憶装置の消去
方法、消去機能を備えた不揮発性半導体記憶装置及び書
込装置を図示実施例に従って詳細に説明する。図１は本
発明不揮発性半導体記憶装置の一つの実施例を示す回路
図、図２は消去動作を示すフローチャートである。図面
において、１はメモリセルアレイ、２はロウデコーダ、
３はカラムデコーダ、４は内部アドレス発生部、５はア
ドレスバッファ、６はセンスアンプ、７はデータラッチ
部８のデータとセンスアンプ６のデータとを比較する比
較器、９は入出力バッファである。
方法、消去機能を備えた不揮発性半導体記憶装置及び書
込装置を図示実施例に従って詳細に説明する。図１は本
発明不揮発性半導体記憶装置の一つの実施例を示す回路
図、図２は消去動作を示すフローチャートである。図面
において、１はメモリセルアレイ、２はロウデコーダ、
３はカラムデコーダ、４は内部アドレス発生部、５はア
ドレスバッファ、６はセンスアンプ、７はデータラッチ
部８のデータとセンスアンプ６のデータとを比較する比
較器、９は入出力バッファである。
【００１０】１０は書込み制御部、１１は書込みパルス
発生部、１２は書込みベリファイパルス発生部、１３は
消去制御部、１４は消去パルス発生部、１５は消去ベリ
ファイパルス発生部、１６は全ビットを非選択にする全
ビット非選択回路である。図２はデータ書込みを含んだ
消去方法を示すフローチャートである。本不揮発性半導
体記憶装置の消去方法はワード線単位で消去を行い、図
２は１ワード線分の消去、データ書込みをどのように行
うかを示している。
発生部、１２は書込みベリファイパルス発生部、１３は
消去制御部、１４は消去パルス発生部、１５は消去ベリ
ファイパルス発生部、１６は全ビットを非選択にする全
ビット非選択回路である。図２はデータ書込みを含んだ
消去方法を示すフローチャートである。本不揮発性半導
体記憶装置の消去方法はワード線単位で消去を行い、図
２は１ワード線分の消去、データ書込みをどのように行
うかを示している。
【００１１】先ず、消去しようとするアドレスを選択
し、データをセットし、消去回数をカウントするカウン
タをリセットする。次に、セットされたアドレスのワー
ド線に書込みパルスを１回入れる。即ち、プリライトす
る。これは、消去に先立って書込まれていないセルに対
して書込んで各セルのＶｔｈを揃えるために行う。次
に、セットされたアドレスのワード線を（ワード線の各
メモリセルを）消去し、その消去が行われたか否かを判
定する。判定結果がＮｏであれば消去回数をカウントす
る上記カウンタのカウント値が３０００か否かを判定
し、判定結果がＮｏならばそのカウンタの値を１アップ
して再消去を行う。消去回数が３０００に達したことを
意味するＹｅｓという判定結果が得られた場合には不良
と判断する。
し、データをセットし、消去回数をカウントするカウン
タをリセットする。次に、セットされたアドレスのワー
ド線に書込みパルスを１回入れる。即ち、プリライトす
る。これは、消去に先立って書込まれていないセルに対
して書込んで各セルのＶｔｈを揃えるために行う。次
に、セットされたアドレスのワード線を（ワード線の各
メモリセルを）消去し、その消去が行われたか否かを判
定する。判定結果がＮｏであれば消去回数をカウントす
る上記カウンタのカウント値が３０００か否かを判定
し、判定結果がＮｏならばそのカウンタの値を１アップ
して再消去を行う。消去回数が３０００に達したことを
意味するＹｅｓという判定結果が得られた場合には不良
と判断する。
【００１２】ところで、消去が行われたか否かの判定の
結果がＹｅｓの場合には、データを書込み、その後、デ
ータの書込みにより「０」になるべきメモリセルが
「０」になっているか否かを判定し、Ｎｏという判定結
果が得られた場合には再度データを書く。そして、Ｙｅ
ｓという判定結果が得られた場合には全ビットを非選択
状態にする。このように図２に示すフローはデータ書込
みステップを有している。
結果がＹｅｓの場合には、データを書込み、その後、デ
ータの書込みにより「０」になるべきメモリセルが
「０」になっているか否かを判定し、Ｎｏという判定結
果が得られた場合には再度データを書く。そして、Ｙｅ
ｓという判定結果が得られた場合には全ビットを非選択
状態にする。このように図２に示すフローはデータ書込
みステップを有している。
【００１３】次に、今消去したワード線を選択するロウ
アドレスをセットする。次に、ビット線のうち先頭ビッ
ト線を選択するカラムアドレスリセットを行う。次に、
メモリセルが過剰消去でないか否かを判定し、判定結果
がＮｏ、即ちメモリセルが過剰消去である場合には、普
通の書込条件により弱い（軽い）条件で書込みをする。
これは、メモリセルの低過ぎるしきい値電圧を高めて正
常な消去状態にするために行う。
アドレスをセットする。次に、ビット線のうち先頭ビッ
ト線を選択するカラムアドレスリセットを行う。次に、
メモリセルが過剰消去でないか否かを判定し、判定結果
がＮｏ、即ちメモリセルが過剰消去である場合には、普
通の書込条件により弱い（軽い）条件で書込みをする。
これは、メモリセルの低過ぎるしきい値電圧を高めて正
常な消去状態にするために行う。
【００１４】図３（Ａ）は正常な書込条件を示し、図３
（Ｂ）乃至（Ｄ）は過剰消去を解消するために行う普通
の書込条件よりも軽い各別の条件例１〜３を示すもので
あり、図３（Ｂ）は書込電圧を本来の書込電圧（１２
Ｖ）よりも低く（６Ｖ）した場合である。図３（Ｃ）は
書込電圧のパルス幅を本来の値（１０μｓ）よりも狭く
（３μ）した場合を示し、図３（Ｄ）は書込電圧を低く
（６Ｖ）し且つパルス幅を狭く（３μｓ）した場合を示
す。
（Ｂ）乃至（Ｄ）は過剰消去を解消するために行う普通
の書込条件よりも軽い各別の条件例１〜３を示すもので
あり、図３（Ｂ）は書込電圧を本来の書込電圧（１２
Ｖ）よりも低く（６Ｖ）した場合である。図３（Ｃ）は
書込電圧のパルス幅を本来の値（１０μｓ）よりも狭く
（３μ）した場合を示し、図３（Ｄ）は書込電圧を低く
（６Ｖ）し且つパルス幅を狭く（３μｓ）した場合を示
す。
【００１５】過剰消去を是正する書込みが終了すると書
込回数が２５回に達したか否かを判定し、Ｙｅｓという
判定結果が得られた場合には不良として扱う。Ｎｏとい
う判定結果が得られた場合には書込回数カウンタのカウ
ント値を１つカウントアップし、再度過剰消去でないか
否かの判定を行う。
込回数が２５回に達したか否かを判定し、Ｙｅｓという
判定結果が得られた場合には不良として扱う。Ｎｏとい
う判定結果が得られた場合には書込回数カウンタのカウ
ント値を１つカウントアップし、再度過剰消去でないか
否かの判定を行う。
【００１６】過剰消去でないか否かの判定結果がＹｅｓ
であった場合には、セルが最終ビットのカラムアドレス
か否かを判定する。判定結果がＮｏの場合にはカラムア
ドレスを１アップしたうえ、書込回数をカウントするカ
ウンタをリセットし、過剰消去でないか否かの判定ステ
ップに戻る。セルが最終ビットのカラムアドレスか否か
を判定する判定ステップの判定結果がＹｅｓの場合、即
ち、当該ワード線についての全セル消去及びデータ書込
み、更に過剰消去の是正が終了した場合、アドレスリセ
ット、データリセットをして終了する。即ち、１ワード
分の消去、データ書込み、過剰消去是正が終了すること
になる。
であった場合には、セルが最終ビットのカラムアドレス
か否かを判定する。判定結果がＮｏの場合にはカラムア
ドレスを１アップしたうえ、書込回数をカウントするカ
ウンタをリセットし、過剰消去でないか否かの判定ステ
ップに戻る。セルが最終ビットのカラムアドレスか否か
を判定する判定ステップの判定結果がＹｅｓの場合、即
ち、当該ワード線についての全セル消去及びデータ書込
み、更に過剰消去の是正が終了した場合、アドレスリセ
ット、データリセットをして終了する。即ち、１ワード
分の消去、データ書込み、過剰消去是正が終了すること
になる。
【００１７】図４は消去及び消去ベリファイ（確認）、
書込及び書込ベリファイの動作におけるタイムチャート
である。消去制御信号が消去制御部１３から発生する
と、消去パルス発生部１４から消去パルスが１パルス発
生する。すると、直ちに消去ベリファイパルスが発生し
てベリファイが行われる。若し、消去ができなかった場
合にはセンス出力が「０」になり、比較器出力は「０」
のままであり、再度消去、消去ベリファイが行われ、そ
して、センス出力が「１」になった場合、これは消去に
成功したことにほかならず（過剰消去か否かは別とし
て）、比較器の出力が「１」になる。すると次に、デー
タの書込み、書込ベリファイが行われる。
書込及び書込ベリファイの動作におけるタイムチャート
である。消去制御信号が消去制御部１３から発生する
と、消去パルス発生部１４から消去パルスが１パルス発
生する。すると、直ちに消去ベリファイパルスが発生し
てベリファイが行われる。若し、消去ができなかった場
合にはセンス出力が「０」になり、比較器出力は「０」
のままであり、再度消去、消去ベリファイが行われ、そ
して、センス出力が「１」になった場合、これは消去に
成功したことにほかならず（過剰消去か否かは別とし
て）、比較器の出力が「１」になる。すると次に、デー
タの書込み、書込ベリファイが行われる。
【００１８】書込みのときは書込制御信号を発生し、書
込パルスを１パルス発生し、書込ベリファシパルスを１
パルス発生する。これはセンス出力が「０」になり、比
較器出力が「１」になるまで行う。図５は過剰消去が生
じているか否かのベリファイ及び過剰消去是正動作を示
すタイムチャートである。
込パルスを１パルス発生し、書込ベリファシパルスを１
パルス発生する。これはセンス出力が「０」になり、比
較器出力が「１」になるまで行う。図５は過剰消去が生
じているか否かのベリファイ及び過剰消去是正動作を示
すタイムチャートである。
【００１９】先ず、カラムアドレスをリセットし、当該
ワード線の先頭アドレスを指定すると、全ビットを非選
択状態にし、センス出力が「０」になるとそれは合格と
いうことになる。そして、比較器出力が合格を示す
「１」になる。すると、次のアドレス（次のビット）に
進む。図５に示す例ではＡ３のアドレスのメモリセルに
過剰消去がある。過剰消去があって比較器出力が「１」
にならないと全ビット非選択状態を停止し、書込制御信
号を発生し、ロウアドレスをセットし、軽い書込みによ
る過剰消去の是正を行う。そして、過剰消去が是正され
たことが確認されると次のアドレスに移るのである。
ワード線の先頭アドレスを指定すると、全ビットを非選
択状態にし、センス出力が「０」になるとそれは合格と
いうことになる。そして、比較器出力が合格を示す
「１」になる。すると、次のアドレス（次のビット）に
進む。図５に示す例ではＡ３のアドレスのメモリセルに
過剰消去がある。過剰消去があって比較器出力が「１」
にならないと全ビット非選択状態を停止し、書込制御信
号を発生し、ロウアドレスをセットし、軽い書込みによ
る過剰消去の是正を行う。そして、過剰消去が是正され
たことが確認されると次のアドレスに移るのである。
【００２０】図６は消去及び過剰消去の是正のための軽
い書込みを行うフローチャートである。図２に示すフロ
ーチャートとの違いは、データ書込みを行うステップが
存在しないことだけである。尚、上記消去方法は不揮発
性半導体記憶装置に内蔵のＣＰＵ１７により実行され、
そのプログラムは内蔵ＲＯＭ１８に格納されている。
尚、図７に示すように上記の過剰消去是正ができる消去
機能をＲＯＭライタに備えるようにすると、ＲＯＭライ
タにより消去及びデータ書込みを過剰消去を是正しなが
ら行うことができる。
い書込みを行うフローチャートである。図２に示すフロ
ーチャートとの違いは、データ書込みを行うステップが
存在しないことだけである。尚、上記消去方法は不揮発
性半導体記憶装置に内蔵のＣＰＵ１７により実行され、
そのプログラムは内蔵ＲＯＭ１８に格納されている。
尚、図７に示すように上記の過剰消去是正ができる消去
機能をＲＯＭライタに備えるようにすると、ＲＯＭライ
タにより消去及びデータ書込みを過剰消去を是正しなが
ら行うことができる。
【００２１】
【発明の効果】本発明不揮発性半導体記憶装置の消去方
法は、消去処理を行った後その消去処理を行った各メモ
リセルに対して過剰消去の有無を検出し、過剰消去のメ
モリセルに対して通常の書込条件よりも弱い条件で書込
みを行って過剰消去を是正することを特徴とするもので
ある。従って、本発明不揮発性半導体記憶装置の消去方
法によれば、過剰消去のメモリセルに対して書込みを行
うので、０Ｖ乃至それより低いしきい値を高めて正常な
消去状態にすることができる。
法は、消去処理を行った後その消去処理を行った各メモ
リセルに対して過剰消去の有無を検出し、過剰消去のメ
モリセルに対して通常の書込条件よりも弱い条件で書込
みを行って過剰消去を是正することを特徴とするもので
ある。従って、本発明不揮発性半導体記憶装置の消去方
法によれば、過剰消去のメモリセルに対して書込みを行
うので、０Ｖ乃至それより低いしきい値を高めて正常な
消去状態にすることができる。
【００２２】本発明不揮発性半導体記憶装置は、消去処
理を行った後その消去処理を行った各メモリセルに対し
て過剰消去の有無を検出し、過剰消去のメモリセルに対
して通常の書込条件よりも弱い条件で書込みを行って過
剰消去を是正する消去回路を内蔵することを特徴とする
ものである。従って、本発明不揮発性半導体記憶装置に
よれば、不揮発性半導体記憶装置とは別の消去装置を用
いることなく自分自身の持つ機能により過剰消去が生じ
ないように消去できる。
理を行った後その消去処理を行った各メモリセルに対し
て過剰消去の有無を検出し、過剰消去のメモリセルに対
して通常の書込条件よりも弱い条件で書込みを行って過
剰消去を是正する消去回路を内蔵することを特徴とする
ものである。従って、本発明不揮発性半導体記憶装置に
よれば、不揮発性半導体記憶装置とは別の消去装置を用
いることなく自分自身の持つ機能により過剰消去が生じ
ないように消去できる。
【００２３】本発明書込装置は、消去処理を行った後そ
の消去処理を行った各メモリセルに対して過剰消去の有
無を検出し、過剰消去のメモリセルに対して通常の書込
条件よりも弱い条件で書込みを行って過剰消去を解消す
る消去機能を備えたことを特徴とするものである。従っ
て、本発明書込装置によれば、過剰消去が生じないよう
にしつつ消去、データ書込みができる。
の消去処理を行った各メモリセルに対して過剰消去の有
無を検出し、過剰消去のメモリセルに対して通常の書込
条件よりも弱い条件で書込みを行って過剰消去を解消す
る消去機能を備えたことを特徴とするものである。従っ
て、本発明書込装置によれば、過剰消去が生じないよう
にしつつ消去、データ書込みができる。
【図１】本発明不揮発性半導体記憶装置の一つの実施例
を示す回路ブロック図である。
を示す回路ブロック図である。
【図２】本発明不揮発性半導体記憶装置の消去方法の一
つの実施例を示すフローチャートである。
つの実施例を示すフローチャートである。
【図３】（Ａ）乃至（Ｄ）は各別の書込条件を示すタイ
ムチャートで、（Ａ）は正常書込条件を示し、（Ｂ）乃
至（Ｃ）は正常な書込条件よりも軽い過剰消去の是正に
適した各別の条件１〜３を示す。
ムチャートで、（Ａ）は正常書込条件を示し、（Ｂ）乃
至（Ｃ）は正常な書込条件よりも軽い過剰消去の是正に
適した各別の条件１〜３を示す。
【図４】消去、消去ベリファイ及び書込、書込ベリファ
イを示すタイムチャートである。
イを示すタイムチャートである。
【図５】過剰消去のベリファイ及び過剰消去是正書込を
示すタイムチャートである。
示すタイムチャートである。
【図６】本発明不揮発性半導体記憶装置の消去方法の別
の実施例を示すフローチャートである。
の実施例を示すフローチャートである。
【図７】本発明書込装置の一つの実施例を示す回路ブロ
ック図である。
ック図である。
【図８】不揮発性半導体記憶装置の消去方法の従来例を
示すフローチャートである。
示すフローチャートである。
１ メモリセルアレイ ２ ロウデコーダ ３ カラムデコーダ ７ 比較器 １０ 書込制御部 １２ 書込ベリファイパルス発生部 １３ 消去制御部 １５ 消去ベリファイパルス発生部 １９ 書込装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792 Ｈ０１Ｌ 29/78 ３７１
Claims (3)
- 【請求項１】 消去処理を行った後、その消去処理を行
った各メモリセルに対して過剰消去の有無を検出し、 過剰消去のメモリセルに対して通常の書込条件よりも弱
い条件で書込みを行って過剰消去を是正することを特徴
とする不揮発性半導体記憶装置の消去方法 - 【請求項２】 消去処理を行った後、その消去処理を行
った各メモリセルに対して過剰消去の有無を検出し、過
剰消去のメモリセルに対して通常の書込条件よりも弱い
条件で書込みを行って過剰消去を是正する消去回路を内
蔵することを特徴とする不揮発性半導体記憶装置 - 【請求項３】 消去処理を行った後、その消去処理を行
った各メモリセルに対して過剰消去の有無を検出し、過
剰消去のメモリセルに対して通常の書込条件よりも弱い
条件で書込みを行って過剰消去を是正する消去機能を備
えたことを特徴とする書込装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14816992A JPH05314783A (ja) | 1992-05-13 | 1992-05-13 | 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14816992A JPH05314783A (ja) | 1992-05-13 | 1992-05-13 | 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05314783A true JPH05314783A (ja) | 1993-11-26 |
Family
ID=15446798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14816992A Pending JPH05314783A (ja) | 1992-05-13 | 1992-05-13 | 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05314783A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778487A (ja) * | 1993-08-23 | 1995-03-20 | Advanced Micro Devicds Inc | 半導体集積回路メモリ装置 |
| JPH07182877A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 不揮発性半導体記憶装置のデータ消去方法 |
| JPH08106793A (ja) * | 1994-09-30 | 1996-04-23 | Hitachi Ltd | 一括消去型不揮発性記憶装置とその消去方法 |
| EP0778583A2 (en) | 1995-12-08 | 1997-06-11 | Nec Corporation | Nonvolatile semiconductor memory and method for repairing over-erased cells |
| US6798698B2 (en) | 1997-05-14 | 2004-09-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| JP2010157277A (ja) * | 2008-12-26 | 2010-07-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010231872A (ja) * | 2009-03-30 | 2010-10-14 | Toppan Printing Co Ltd | 不揮発性半導体メモリ装置 |
| US8335110B2 (en) | 2009-08-07 | 2012-12-18 | Fujitsu Semiconductor Limited | Semiconductor memory, system, and method of controlling semiconductor memory |
-
1992
- 1992-05-13 JP JP14816992A patent/JPH05314783A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778487A (ja) * | 1993-08-23 | 1995-03-20 | Advanced Micro Devicds Inc | 半導体集積回路メモリ装置 |
| JPH07182877A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 不揮発性半導体記憶装置のデータ消去方法 |
| JPH08106793A (ja) * | 1994-09-30 | 1996-04-23 | Hitachi Ltd | 一括消去型不揮発性記憶装置とその消去方法 |
| EP0778583A2 (en) | 1995-12-08 | 1997-06-11 | Nec Corporation | Nonvolatile semiconductor memory and method for repairing over-erased cells |
| US5844847A (en) * | 1995-12-08 | 1998-12-01 | Nec Corporation | Method and Nonvolatile semiconductor memory for repairing over-erased cells |
| US6940752B2 (en) | 1997-05-14 | 2005-09-06 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US6798698B2 (en) | 1997-05-14 | 2004-09-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US7224612B2 (en) | 1997-05-14 | 2007-05-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US7310270B2 (en) | 1997-05-14 | 2007-12-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US7746707B2 (en) | 1997-05-14 | 2010-06-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US8000147B2 (en) | 1997-05-14 | 2011-08-16 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US8223558B2 (en) | 1997-05-14 | 2012-07-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| JP2010157277A (ja) * | 2008-12-26 | 2010-07-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010231872A (ja) * | 2009-03-30 | 2010-10-14 | Toppan Printing Co Ltd | 不揮発性半導体メモリ装置 |
| US8335110B2 (en) | 2009-08-07 | 2012-12-18 | Fujitsu Semiconductor Limited | Semiconductor memory, system, and method of controlling semiconductor memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221593B2 (en) | Non-volatile memory device with erase address register | |
| US6788580B2 (en) | Nonvolatile semiconductor storage device and data erasing method | |
| US5237535A (en) | Method of repairing overerased cells in a flash memory | |
| JP4028301B2 (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| US6381670B1 (en) | Flash memory array having maximum and minimum threshold voltage detection for eliminating over-erasure problem and enhancing write operation | |
| JP3672435B2 (ja) | 不揮発性メモリ装置 | |
| US6515908B2 (en) | Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same | |
| US20050276119A1 (en) | Memory block erasing in a flash memory device | |
| US7167396B2 (en) | Erase verify for nonvolatile memory using reference current-to-voltage converters | |
| JP2982676B2 (ja) | 不揮発性半導体記憶装置の過消去救済方法 | |
| CN100388391C (zh) | 或非闪速内存单元在高列泄漏下精确确认的装置与方法 | |
| JP3143161B2 (ja) | 不揮発性半導体メモリ | |
| US6452836B1 (en) | Non-volatile memory device with erase cycle register | |
| JPH05314783A (ja) | 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置 | |
| US12237017B2 (en) | Method for erasing flash memory | |
| US6490202B2 (en) | Non-volatile memory device with erase register | |
| JP3848059B2 (ja) | 不揮発性半導体メモリ及びその制御方法 | |
| JP3148143B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100402942B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| TWI893906B (zh) | 記憶體裝置及其資料抹除方法 | |
| US7002850B2 (en) | System and method for over erase reduction of nitride read only memory | |
| KR100301243B1 (ko) | 플래쉬메모리의소거방법 | |
| JPH0863982A (ja) | 不揮発性半導体記憶装置 | |
| JPH0636585A (ja) | 不揮発性半導体記憶装置 | |
| JP2630066B2 (ja) | 不揮発性半導体記憶装置の消去方法 |