JPH05326536A - バイポーラ型トランジスタの製造方法 - Google Patents
バイポーラ型トランジスタの製造方法Info
- Publication number
- JPH05326536A JPH05326536A JP4123733A JP12373392A JPH05326536A JP H05326536 A JPH05326536 A JP H05326536A JP 4123733 A JP4123733 A JP 4123733A JP 12373392 A JP12373392 A JP 12373392A JP H05326536 A JPH05326536 A JP H05326536A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polycrystalline silicon
- ion implantation
- film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラ型トランジスタの製造工程を簡単
にする。 【構成】 基板１上のＮ型エピタキシャル層３の表面
に、多結晶シリコン膜20とシリコン窒化膜21を順に形成
する。フォトレジスト22をマスクとして、エッチングに
より、エミッタ領域10となる部分の膜21、20を残す。レ
ジスト22とその下の膜21、20をマスクとし、イオン注入
ビーム方向を片側に傾けた１回目の傾斜イオン注入とイ
オン注入ビーム方向を反対側に傾けた２回目の傾斜イオ
ン注入を行ない、膜20の下の部分8aとその両側の影にな
る部分8b、8cに活性ベース領域８となる部分を形成し、
この部分8a、8b、8cの両側の部分13a 、13b にベース補
償領域13となる部分を形成する。レジスト22を除去し、
ドライブ酸化を行なって、活性ベース領域８とベース補
償領域13を形成する。膜21を除去し、第１導電型不純物
を膜20に注入するイオン注入を行なって、エミッタ領域
10を形成する。
にする。 【構成】 基板１上のＮ型エピタキシャル層３の表面
に、多結晶シリコン膜20とシリコン窒化膜21を順に形成
する。フォトレジスト22をマスクとして、エッチングに
より、エミッタ領域10となる部分の膜21、20を残す。レ
ジスト22とその下の膜21、20をマスクとし、イオン注入
ビーム方向を片側に傾けた１回目の傾斜イオン注入とイ
オン注入ビーム方向を反対側に傾けた２回目の傾斜イオ
ン注入を行ない、膜20の下の部分8aとその両側の影にな
る部分8b、8cに活性ベース領域８となる部分を形成し、
この部分8a、8b、8cの両側の部分13a 、13b にベース補
償領域13となる部分を形成する。レジスト22を除去し、
ドライブ酸化を行なって、活性ベース領域８とベース補
償領域13を形成する。膜21を除去し、第１導電型不純物
を膜20に注入するイオン注入を行なって、エミッタ領域
10を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラ型トラン
ジスタの製造方法に関し、さらに詳しくは、基板上に形
成した第１導電型不純物拡散領域の表面に第２導電型不
純物を含む活性ベース領域およびベース補償領域を形成
し、活性ベース領域の表面に第１導電型不純物を含むエ
ミッタ領域を形成するバイポーラ型トランジスタの製造
方法に関する。
ジスタの製造方法に関し、さらに詳しくは、基板上に形
成した第１導電型不純物拡散領域の表面に第２導電型不
純物を含む活性ベース領域およびベース補償領域を形成
し、活性ベース領域の表面に第１導電型不純物を含むエ
ミッタ領域を形成するバイポーラ型トランジスタの製造
方法に関する。
【０００２】
【従来の技術】この種のバイポーラ型トランジスタの製
造方法として、たとえば図３および図４に示すようなも
のが知られている。図３および図４は、従来のバイポー
ラ型ＮＰＮトランジスタの製造方法を工程順に、かつ前
半部分と後半部分に分けて示している。
造方法として、たとえば図３および図４に示すようなも
のが知られている。図３および図４は、従来のバイポー
ラ型ＮＰＮトランジスタの製造方法を工程順に、かつ前
半部分と後半部分に分けて示している。
【０００３】図３(a) は、周知の方法により素子形成領
域が形成された状態を示している。(1) はＰ型半導体基
板、(2) は基板(1) 上に選択的に高濃度のＮ型不純物を
拡散させて形成したＮ型埋込コレクタ層、(3) は基板
(1) の全面に形成した低濃度のＮ型エピタキシャル層で
ある。(4) はＰ型不純物の拡散または選択酸化法による
絶縁膜の形成により形成した素子分離領域であり、これ
により、埋込コレクタ層(2) を有する島状のエピタキシ
ャル層(3) が形成されている。(5) は埋込コレクタ層
(2) に達するように高濃度のＮ型不純物を拡散させて形
成したコレクタ補償拡散領域、(6) はＬＯＣＯＳ法によ
り形成したＬＯＣＯＳ酸化膜である。
域が形成された状態を示している。(1) はＰ型半導体基
板、(2) は基板(1) 上に選択的に高濃度のＮ型不純物を
拡散させて形成したＮ型埋込コレクタ層、(3) は基板
(1) の全面に形成した低濃度のＮ型エピタキシャル層で
ある。(4) はＰ型不純物の拡散または選択酸化法による
絶縁膜の形成により形成した素子分離領域であり、これ
により、埋込コレクタ層(2) を有する島状のエピタキシ
ャル層(3) が形成されている。(5) は埋込コレクタ層
(2) に達するように高濃度のＮ型不純物を拡散させて形
成したコレクタ補償拡散領域、(6) はＬＯＣＯＳ法によ
り形成したＬＯＣＯＳ酸化膜である。
【０００４】このような素子形成領域にバイポーラ型ト
ランジスタを形成する場合、図３(b) に示すように、基
板(1) 上の全面に第１のフォトレジスト(7) を塗布し、
第１のパターニングにより、活性ベース領域となる部分
のレジスト(7) を開口し、この開口部分から、たとえば
Ｂなどの低濃度のＰ型不純物をエピタキシャル層(3)に
拡散させる。これにより、図３(c) に示すような活性ベ
ース領域(8) が形成される。次に、第１のレジスト(7)
を除去したのち、図３(c) に示すように、基板(1) の全
面に第２のフォトレジスト(9) を塗布し、第２のパター
ニングにより、エミッタ領域となる部分およびコレクタ
領域となる部分のレジスト(9) を開口し、この開口部分
から、たとえばＡs などの高濃度のＮ型不純物を活性ベ
ース領域(8) およびコレクタ補償拡散領域(5) に拡散さ
せる。これにより、図４(d) に示すようなエミッタ領域
(10)とコレクタ領域(11)が形成される。次に、第２のレ
ジスト(9) を除去した後、基板(1) の全面に第３のフォ
トレジスト(12)を塗布し、第３のパターニングにより、
ベース補償領域となる部分のレジスト(12)を開口し、こ
の開口部分から、たとえばＢ、ＢＦ2 などの高濃度のＰ
型不純物を活性ベース領域(8) に拡散させる。これによ
り、図４(e) に示すようなベース補償領域(13)が形成さ
れる。次に、第３のレジスト(12)を除去した後、周知の
方法により、図４(e) に示すような層間絶縁膜(14)、ベ
ース電極(15)、エミッタ電極(16)およびコレクタ電極(1
7)を形成し、バイポーラ型ＮＰＮトランジスタを完成す
る。
ランジスタを形成する場合、図３(b) に示すように、基
板(1) 上の全面に第１のフォトレジスト(7) を塗布し、
第１のパターニングにより、活性ベース領域となる部分
のレジスト(7) を開口し、この開口部分から、たとえば
Ｂなどの低濃度のＰ型不純物をエピタキシャル層(3)に
拡散させる。これにより、図３(c) に示すような活性ベ
ース領域(8) が形成される。次に、第１のレジスト(7)
を除去したのち、図３(c) に示すように、基板(1) の全
面に第２のフォトレジスト(9) を塗布し、第２のパター
ニングにより、エミッタ領域となる部分およびコレクタ
領域となる部分のレジスト(9) を開口し、この開口部分
から、たとえばＡs などの高濃度のＮ型不純物を活性ベ
ース領域(8) およびコレクタ補償拡散領域(5) に拡散さ
せる。これにより、図４(d) に示すようなエミッタ領域
(10)とコレクタ領域(11)が形成される。次に、第２のレ
ジスト(9) を除去した後、基板(1) の全面に第３のフォ
トレジスト(12)を塗布し、第３のパターニングにより、
ベース補償領域となる部分のレジスト(12)を開口し、こ
の開口部分から、たとえばＢ、ＢＦ2 などの高濃度のＰ
型不純物を活性ベース領域(8) に拡散させる。これによ
り、図４(e) に示すようなベース補償領域(13)が形成さ
れる。次に、第３のレジスト(12)を除去した後、周知の
方法により、図４(e) に示すような層間絶縁膜(14)、ベ
ース電極(15)、エミッタ電極(16)およびコレクタ電極(1
7)を形成し、バイポーラ型ＮＰＮトランジスタを完成す
る。
【０００５】
【発明が解決しようとする課題】上記のような従来のバ
イポーラ型ＮＰＮトランジスタの製造方法では、活性ベ
ース領域、ベース補償領域およびエミッタ領域を形成す
るために、それぞれ１回ずつ合計３回のパターニング工
程が必要であり、工程が複雑であった。
イポーラ型ＮＰＮトランジスタの製造方法では、活性ベ
ース領域、ベース補償領域およびエミッタ領域を形成す
るために、それぞれ１回ずつ合計３回のパターニング工
程が必要であり、工程が複雑であった。
【０００６】この発明の目的は、上記の問題を解決した
簡単なバイポーラ型トランジスタの製造方法を提供する
ことにある。
簡単なバイポーラ型トランジスタの製造方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】この発明による方法は、
基板上に形成した第１導電型不純物拡散領域の表面に第
２導電型不純物を含む活性ベース領域およびベース補償
領域を形成し、活性ベース領域の表面に第１導電型不純
物を含むエミッタ領域を形成するバイポーラ型トランジ
スタの製造方法であって、第１導電型不純物拡散領域の
表面に、多結晶シリコン膜とシリコン窒化膜を順に形成
する工程、エミッタ領域となる部分のシリコン窒化膜の
表面をフォトレジストで覆い、このフォトレジストをマ
スクとして、エミッタ領域となる部分のシリコン窒化膜
と多結晶シリコン膜を残して、残りの部分のシリコン窒
化膜と多結晶シリコン膜を除去する工程、上記フォトレ
ジストならびにその下のシリコン窒化膜および多結晶シ
リコン膜をマスクとし、フォトレジストの表面に対して
イオン注入ビーム方向を片側に傾けた状態で、多結晶シ
リコン膜の下の部分とこれの片側に隣接してフォトレジ
スト、シリコン窒化膜および多結晶シリコン膜の影にな
る部分とを除いて、第１導電型不純物拡散領域に第２導
電型不純物をイオン注入する１回目の傾斜イオン注入を
行ない、フォトレジストの表面に対してイオン注入ビー
ム方向を１回目の傾斜イオン注入と反対側に傾けた状態
で、多結晶シリコン膜の下の部分とこれの１回目の傾斜
イオン注入と反対側に隣接してフォトレジスト、シリコ
ン窒化膜および多結晶シリコン膜の影になる部分とを除
いて、第１導電型不純物拡散領域に第２導電型不純物を
イオン注入する２回目の傾斜イオン注入を行ない、多結
晶シリコン膜の下の不純物をイオン注入しなかった部分
とその両側に隣接する不純物を１回しかイオン注入しな
かった部分に活性ベース領域となる部分を形成し、この
部分の両側の不純物を２回イオン注入した部分にベース
補償領域となる部分を形成する工程、フォトレジストを
除去し、ドライブ酸化を行なって、活性ベース領域とベ
ース補償領域を形成する工程、シリコン窒化膜を除去
し、第１導電型不純物を多結晶シリコン膜に注入するイ
オン注入を行なって、エミッタ領域を形成する工程を含
むことを特徴とするものである。
基板上に形成した第１導電型不純物拡散領域の表面に第
２導電型不純物を含む活性ベース領域およびベース補償
領域を形成し、活性ベース領域の表面に第１導電型不純
物を含むエミッタ領域を形成するバイポーラ型トランジ
スタの製造方法であって、第１導電型不純物拡散領域の
表面に、多結晶シリコン膜とシリコン窒化膜を順に形成
する工程、エミッタ領域となる部分のシリコン窒化膜の
表面をフォトレジストで覆い、このフォトレジストをマ
スクとして、エミッタ領域となる部分のシリコン窒化膜
と多結晶シリコン膜を残して、残りの部分のシリコン窒
化膜と多結晶シリコン膜を除去する工程、上記フォトレ
ジストならびにその下のシリコン窒化膜および多結晶シ
リコン膜をマスクとし、フォトレジストの表面に対して
イオン注入ビーム方向を片側に傾けた状態で、多結晶シ
リコン膜の下の部分とこれの片側に隣接してフォトレジ
スト、シリコン窒化膜および多結晶シリコン膜の影にな
る部分とを除いて、第１導電型不純物拡散領域に第２導
電型不純物をイオン注入する１回目の傾斜イオン注入を
行ない、フォトレジストの表面に対してイオン注入ビー
ム方向を１回目の傾斜イオン注入と反対側に傾けた状態
で、多結晶シリコン膜の下の部分とこれの１回目の傾斜
イオン注入と反対側に隣接してフォトレジスト、シリコ
ン窒化膜および多結晶シリコン膜の影になる部分とを除
いて、第１導電型不純物拡散領域に第２導電型不純物を
イオン注入する２回目の傾斜イオン注入を行ない、多結
晶シリコン膜の下の不純物をイオン注入しなかった部分
とその両側に隣接する不純物を１回しかイオン注入しな
かった部分に活性ベース領域となる部分を形成し、この
部分の両側の不純物を２回イオン注入した部分にベース
補償領域となる部分を形成する工程、フォトレジストを
除去し、ドライブ酸化を行なって、活性ベース領域とベ
ース補償領域を形成する工程、シリコン窒化膜を除去
し、第１導電型不純物を多結晶シリコン膜に注入するイ
オン注入を行なって、エミッタ領域を形成する工程を含
むことを特徴とするものである。
【０００８】
【作用】この発明の方法によれば、エミッタ領域となる
部分のシリコン窒化膜の表面をフォトレジストで覆うと
きに１回だけパターニングを行なえばよく、１回のパタ
ーニングのみで活性ベース領域、ベース補償領域および
エミッタ領域が形成できる。
部分のシリコン窒化膜の表面をフォトレジストで覆うと
きに１回だけパターニングを行なえばよく、１回のパタ
ーニングのみで活性ベース領域、ベース補償領域および
エミッタ領域が形成できる。
【０００９】
【実施例】以下、図面を参照して、この発明をバイポー
ラ型ＮＰＮトランジスタの製造に適用した実施例につい
て説明する。
ラ型ＮＰＮトランジスタの製造に適用した実施例につい
て説明する。
【００１０】図１は周知の方法により素子形成領域が形
成された状態を示しており、前述の図３(a) の場合と同
じ部分には同一の符号を付している。図１において、エ
ピタキシャル層(3) が第１導電型不純物拡散層となって
いる。図２は、この発明によるバイポーラ型ＮＰＮトラ
ンジスタの製造方法を工程順に示している。なお、図２
(a) 〜(e) には、図１の素子形成領域のうち、活性ベー
ス領域およびベース補償領域が形成される部分だけを示
している。
成された状態を示しており、前述の図３(a) の場合と同
じ部分には同一の符号を付している。図１において、エ
ピタキシャル層(3) が第１導電型不純物拡散層となって
いる。図２は、この発明によるバイポーラ型ＮＰＮトラ
ンジスタの製造方法を工程順に示している。なお、図２
(a) 〜(e) には、図１の素子形成領域のうち、活性ベー
ス領域およびベース補償領域が形成される部分だけを示
している。
【００１１】上記のような素子形成領域にバイポーラ型
トランジスタを形成する場合、図２(a) に示すように、
基板(1) のエピタキシャル層(3) 上に多結晶シリコン膜
(20)とシリコン窒化膜(21)をＣＶＤ法により順に堆積
し、シリコン窒化膜(21)上にフォトレジスト(22)を塗布
した後、周知のパターニング工程により、エミッタ領域
となる部分のレジスト(22)を残して、残りの部分のレジ
スト(22)を除去する。次に、このレジスト(22)をマスク
として、シリコン窒化膜(21)と多結晶シリコン膜(20)の
ドライエッチングを行ない、レジスト(22)の下のシリコ
ン窒化膜(21)と多結晶シリコン膜(20)を残して、残りの
部分のシリコン窒化膜(21)と多結晶シリコン膜(20)を除
去する。
トランジスタを形成する場合、図２(a) に示すように、
基板(1) のエピタキシャル層(3) 上に多結晶シリコン膜
(20)とシリコン窒化膜(21)をＣＶＤ法により順に堆積
し、シリコン窒化膜(21)上にフォトレジスト(22)を塗布
した後、周知のパターニング工程により、エミッタ領域
となる部分のレジスト(22)を残して、残りの部分のレジ
スト(22)を除去する。次に、このレジスト(22)をマスク
として、シリコン窒化膜(21)と多結晶シリコン膜(20)の
ドライエッチングを行ない、レジスト(22)の下のシリコ
ン窒化膜(21)と多結晶シリコン膜(20)を残して、残りの
部分のシリコン窒化膜(21)と多結晶シリコン膜(20)を除
去する。
【００１２】次に、レジスト(22)ならびにその下のシリ
コン窒化膜(21)および多結晶シリコン膜(20)をマスクと
して、図２(b) に示すように、レジスト(22)の表面に対
してイオン注入ビーム方向を片側（図面左側）に傾けた
状態で、エピタキシャル層(3) の所定部分にたとえばＢ
などの第２導電型不純物をイオン注入する１回目の傾斜
イオン注入を行なう。次に、イオン注入ビーム方向を変
えて、図２(c) に示すように、イオン注入ビーム方向を
反対側（図面右側）に傾けた状態で、同様の２回目の傾
斜イオン注入を行なう。１回目の傾斜イオン注入におい
ては、イオン注入ビーム方向が図面左側に傾いているの
で、多結晶シリコン膜(20)の下の部分(8a)とこれの図面
左側に隣接してレジスト(22)、シリコン窒化膜(21)およ
び多結晶シリコン膜(20)の影になる部分(8b)とを除い
て、エピタキシャル層(3) の残りの部分に第２導電型不
純物がイオン注入される。同様に、２回目の傾斜イオン
注入においては、イオン注入ビーム方向が図面右側に傾
いているので、多結晶シリコン膜(20)の下の部分(8a)と
これの図面右側に隣接してレジスト(22)、シリコン窒化
膜(21)および多結晶シリコン膜(20)の影になる部分(8c)
とを除いて、エピタキシャル層(3) の残りの部分に第２
導電型不純物が注入される。そして、２回の傾斜イオン
注入の結果、多結晶シリコン膜(20)の下の不純物がイオ
ン注入されなかった部分(8a)とその両側に隣接する不純
物を１回しかイオン注入しなかった部分(8b)(8c)が活性
ベース領域となる部分となり、この部分(8a)(8b)(8c)の
両側の不純物を２回イオン注入した部分(13a)(13b)がベ
ース補償領域となる部分となる。なお、１回目の傾斜イ
オン注入が終了したときに、イオン注入ビーム方向はそ
のままにして、基板(1) を図面の上下方向の軸を中心に
１８０度回転させてから、２回目の傾斜イオン注入を行
なうようにしても、レジスト(22)に対するイオン注入ビ
ーム方向が１回目の傾斜イオン注入とは反対になり、同
じ結果が得られる。また、イオン注入方向を変えること
と基板(1) の回転を組み合わせて同じ結果を得るように
することもできる。また、このとき、レジスト(22)を除
去し、全面にシリコン酸化膜をＣＶＤ法などにより形成
し、シリコン酸化膜を通してイオン注入を行なってもよ
い。
コン窒化膜(21)および多結晶シリコン膜(20)をマスクと
して、図２(b) に示すように、レジスト(22)の表面に対
してイオン注入ビーム方向を片側（図面左側）に傾けた
状態で、エピタキシャル層(3) の所定部分にたとえばＢ
などの第２導電型不純物をイオン注入する１回目の傾斜
イオン注入を行なう。次に、イオン注入ビーム方向を変
えて、図２(c) に示すように、イオン注入ビーム方向を
反対側（図面右側）に傾けた状態で、同様の２回目の傾
斜イオン注入を行なう。１回目の傾斜イオン注入におい
ては、イオン注入ビーム方向が図面左側に傾いているの
で、多結晶シリコン膜(20)の下の部分(8a)とこれの図面
左側に隣接してレジスト(22)、シリコン窒化膜(21)およ
び多結晶シリコン膜(20)の影になる部分(8b)とを除い
て、エピタキシャル層(3) の残りの部分に第２導電型不
純物がイオン注入される。同様に、２回目の傾斜イオン
注入においては、イオン注入ビーム方向が図面右側に傾
いているので、多結晶シリコン膜(20)の下の部分(8a)と
これの図面右側に隣接してレジスト(22)、シリコン窒化
膜(21)および多結晶シリコン膜(20)の影になる部分(8c)
とを除いて、エピタキシャル層(3) の残りの部分に第２
導電型不純物が注入される。そして、２回の傾斜イオン
注入の結果、多結晶シリコン膜(20)の下の不純物がイオ
ン注入されなかった部分(8a)とその両側に隣接する不純
物を１回しかイオン注入しなかった部分(8b)(8c)が活性
ベース領域となる部分となり、この部分(8a)(8b)(8c)の
両側の不純物を２回イオン注入した部分(13a)(13b)がベ
ース補償領域となる部分となる。なお、１回目の傾斜イ
オン注入が終了したときに、イオン注入ビーム方向はそ
のままにして、基板(1) を図面の上下方向の軸を中心に
１８０度回転させてから、２回目の傾斜イオン注入を行
なうようにしても、レジスト(22)に対するイオン注入ビ
ーム方向が１回目の傾斜イオン注入とは反対になり、同
じ結果が得られる。また、イオン注入方向を変えること
と基板(1) の回転を組み合わせて同じ結果を得るように
することもできる。また、このとき、レジスト(22)を除
去し、全面にシリコン酸化膜をＣＶＤ法などにより形成
し、シリコン酸化膜を通してイオン注入を行なってもよ
い。
【００１３】２回の傾斜イオン注入が終了したならば、
図２(d) に示すように、レジスト(22)を除去した後、ド
ライブ酸化を行なって、ドライブ酸化膜(23)を形成し、
活性ベース領域(8) とベース補償領域(13)を形成する。
次に、図２(e) に示すように、シリコン窒化膜(21)を除
去し、残っている多結晶シリコン膜(20)にたとえばＡs
などの第１導電型不純物を注入するイオン注入を行な
い、図２(f) に示すようなエミッタ領域(10)を形成す
る。そして、最終的な熱処理の後、周知の方法により、
図２(f) に示すような層間絶縁膜(14)、ベース電極(1
5)、エミッタ電極(16)およびコレクタ電極(17)を形成
し、バイポーラ型ＮＰＮトランジスタを完成する。
図２(d) に示すように、レジスト(22)を除去した後、ド
ライブ酸化を行なって、ドライブ酸化膜(23)を形成し、
活性ベース領域(8) とベース補償領域(13)を形成する。
次に、図２(e) に示すように、シリコン窒化膜(21)を除
去し、残っている多結晶シリコン膜(20)にたとえばＡs
などの第１導電型不純物を注入するイオン注入を行な
い、図２(f) に示すようなエミッタ領域(10)を形成す
る。そして、最終的な熱処理の後、周知の方法により、
図２(f) に示すような層間絶縁膜(14)、ベース電極(1
5)、エミッタ電極(16)およびコレクタ電極(17)を形成
し、バイポーラ型ＮＰＮトランジスタを完成する。
【００１４】
【発明の効果】この発明のバイポーラ型トランジスタの
製造方法によれば、上述のように、１回のパターニング
工程と２回の傾斜イオン注入の打分けにより、バイポー
ラ型トランジスタの活性ベース領域、ベース補償領域お
よびエミッタ領域を形成することができ、大幅な工程の
簡略化が実現できる。
製造方法によれば、上述のように、１回のパターニング
工程と２回の傾斜イオン注入の打分けにより、バイポー
ラ型トランジスタの活性ベース領域、ベース補償領域お
よびエミッタ領域を形成することができ、大幅な工程の
簡略化が実現できる。
【図１】この発明の実施例を示すバイポーラ型ＮＰＮト
ランジスタの素子形成領域が形成された状態の断面図で
ある。
ランジスタの素子形成領域が形成された状態の断面図で
ある。
【図２】この発明によるバイポーラ型ＮＰＮトランジス
タの製造方法の実施例を工程順に示す断面図である。
タの製造方法の実施例を工程順に示す断面図である。
【図３】従来のバイポーラ型ＮＰＮトランジスタの製造
方法の前半部分を工程順に示す断面図である。
方法の前半部分を工程順に示す断面図である。
【図４】従来のバイポーラ型ＮＰＮトランジスタの製造
方法の後半部分を工程順に示す断面図である。
方法の後半部分を工程順に示す断面図である。
(1) Ｐ型半導体基板 (2) Ｎ型埋込コレクタ層 (3) Ｎ型エピタキシャル層 (4) 素子分離領域 (5) コレクタ補償拡散領域 (6) ＬＯＣＯＳ酸化膜 (8) 活性ベース領域 (8a)(8b)(8c) 活性ベース領域の部分 (10) エミッタ領域 (11) コレクタ領域 (13) ベース補償領域 (13a)(13b) ベース補償領域の部分 (14) 層間絶縁膜 (15) ベース電極 (16) エミッタ電極 (17) コレクタ領域 (20) 多結晶シリコン膜 (21) シリコン窒化膜 (22) フォトレジスト (23) ドライブ酸化膜
Claims (1)
- 【請求項１】基板上に形成した第１導電型不純物拡散領
域の表面に第２導電型不純物を含む活性ベース領域およ
びベース補償領域を形成し、活性ベース領域の表面に第
１導電型不純物を含むエミッタ領域を形成するバイポー
ラ型トランジスタの製造方法であって、 第１導電型不純物拡散領域の表面に、多結晶シリコン膜
とシリコン窒化膜を順に形成する工程、 エミッタ領域となる部分のシリコン窒化膜の表面をフォ
トレジストで覆い、このフォトレジストをマスクとし
て、エミッタ領域となる部分のシリコン窒化膜と多結晶
シリコン膜を残して、残りの部分のシリコン窒化膜と多
結晶シリコン膜を除去する工程、 上記フォトレジストならびにその下のシリコン窒化膜お
よび多結晶シリコン膜をマスクとし、フォトレジストの
表面に対してイオン注入ビーム方向を片側に傾けた状態
で、多結晶シリコン膜の下の部分とこれの片側に隣接し
てフォトレジスト、シリコン窒化膜および多結晶シリコ
ン膜の影になる部分とを除いて、第１導電型不純物拡散
領域に第２導電型不純物をイオン注入する１回目の傾斜
イオン注入を行ない、フォトレジストの表面に対してイ
オン注入ビーム方向を１回目の傾斜イオン注入と反対側
に傾けた状態で、多結晶シリコン膜の下の部分とこれの
１回目の傾斜イオン注入と反対側に隣接してフォトレジ
スト、シリコン窒化膜および多結晶シリコン膜の影にな
る部分とを除いて、第１導電型不純物拡散領域に第２導
電型不純物をイオン注入する２回目の傾斜イオン注入を
行ない、多結晶シリコン膜の下の不純物をイオン注入し
なかった部分とその両側に隣接する不純物を１回しかイ
オン注入しなかった部分に活性ベース領域となる部分を
形成し、この部分の両側の不純物を２回イオン注入した
部分にベース補償領域となる部分を形成する工程、 フォトレジストを除去し、ドライブ酸化を行なって、活
性ベース領域とベース補償領域を形成する工程、 シリコン窒化膜を除去し、第１導電型不純物を多結晶シ
リコン膜に注入するイオン注入を行なって、エミッタ領
域を形成する工程を含むことを特徴とするバイポーラ型
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123733A JPH05326536A (ja) | 1992-05-15 | 1992-05-15 | バイポーラ型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123733A JPH05326536A (ja) | 1992-05-15 | 1992-05-15 | バイポーラ型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326536A true JPH05326536A (ja) | 1993-12-10 |
Family
ID=14868001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4123733A Withdrawn JPH05326536A (ja) | 1992-05-15 | 1992-05-15 | バイポーラ型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326536A (ja) |
-
1992
- 1992-05-15 JP JP4123733A patent/JPH05326536A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424572A (en) | Spacer formation in a semiconductor structure | |
| US4990991A (en) | Bipolar transistor and method of manufacturing the same | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH0355984B2 (ja) | ||
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| KR100233153B1 (ko) | 자기-정합 실리사이드 베이스 바이폴라 트랜지스터 및 저항과 그 제조 방법 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0557741B2 (ja) | ||
| JPH025432A (ja) | 半導体装置の製造方法 | |
| JP3165118B2 (ja) | 半導体装置 | |
| KR0161415B1 (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| US4728391A (en) | Pedestal transistors and method of production thereof | |
| JPH09293797A (ja) | 半導体装置およびその製造方法 | |
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH05343418A (ja) | 半導体装置の製造方法 | |
| JPH0750306A (ja) | バイポーラトランジスタの製造方法 | |
| JPH07120670B2 (ja) | 半導体装置の製造方法 | |
| JPH07115173A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |