JPH05326729A - 半導体装置用配線構造体及びその製造方法 - Google Patents
半導体装置用配線構造体及びその製造方法Info
- Publication number
- JPH05326729A JPH05326729A JP13043592A JP13043592A JPH05326729A JP H05326729 A JPH05326729 A JP H05326729A JP 13043592 A JP13043592 A JP 13043592A JP 13043592 A JP13043592 A JP 13043592A JP H05326729 A JPH05326729 A JP H05326729A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring structure
- semiconductor device
- organic film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 33
- 239000011229 interlayer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 二層配線間の配線容量の低減を図ると同時
に、配線間の短絡をなくす。 【構成】 第１層配線２の側面にテーパ状の開口断面を
有する空隙４ａ、あるいは有機膜支持体４ｂを形成し、
この上に第２層配線５を形成する。この結果、第１層配
線２と第２層配線５の実質的対向面積を小さくできる。
又、エッジ部分での電界集中が生じにくくなる。さら
に、第２層配線５の不要部分は、有機膜支持体４ｂ上に
形成されるので、その後の除去が容易となり第２層配線
５間の短絡を回避できる。
に、配線間の短絡をなくす。 【構成】 第１層配線２の側面にテーパ状の開口断面を
有する空隙４ａ、あるいは有機膜支持体４ｂを形成し、
この上に第２層配線５を形成する。この結果、第１層配
線２と第２層配線５の実質的対向面積を小さくできる。
又、エッジ部分での電界集中が生じにくくなる。さら
に、第２層配線５の不要部分は、有機膜支持体４ｂ上に
形成されるので、その後の除去が容易となり第２層配線
５間の短絡を回避できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用の配線構
造体において、特に、多層配線された配線構造体に関す
るものである。
造体において、特に、多層配線された配線構造体に関す
るものである。
【０００２】
【従来の技術】半導体装置、特に半導体集積回路におい
ては、高集積化・高速化のため活発な研究開発が進めら
れている。そのためにトランジスタ等の能動素子の微細
化及び高速化と共に、電気信号の伝送及び給電・接地の
為に用いられる配線構造体の微細化・低損失化及び高信
頼化も重要である。
ては、高集積化・高速化のため活発な研究開発が進めら
れている。そのためにトランジスタ等の能動素子の微細
化及び高速化と共に、電気信号の伝送及び給電・接地の
為に用いられる配線構造体の微細化・低損失化及び高信
頼化も重要である。
【０００３】このような配線構造体は、集積回路の回路
構成が複雑になるに伴い、通常二層以上の導体膜パター
ンを用いて形成される。即ち、先ず第一層の導体膜に所
要のパターニングを施して電極あるいは配線パターンの
第１層を形成し、その上に層間絶縁膜（例えば、二酸化
シリコン，窒化シリコン等）を形成する。次いで第二層
の導体膜を設け、所要のパターニングを施して第二層目
の配線構造体が形成される。
構成が複雑になるに伴い、通常二層以上の導体膜パター
ンを用いて形成される。即ち、先ず第一層の導体膜に所
要のパターニングを施して電極あるいは配線パターンの
第１層を形成し、その上に層間絶縁膜（例えば、二酸化
シリコン，窒化シリコン等）を形成する。次いで第二層
の導体膜を設け、所要のパターニングを施して第二層目
の配線構造体が形成される。
【０００４】
【発明が解決しようとする課題】このような従来の配線
構造体においては、多層配線間の交叉領域に生ずる容量
のため、信号の減衰，クロストークが生じていた。これ
に対する対策として、交叉領域の面積を小さくするた
め、配線の幅を小さくし配線容量を減ずる方法が採られ
ている。しかし配線の幅を小さくすることは、一方で配
線抵抗の増加をもたらし、信号用配線においては伝送さ
れる信号の減衰を、給電用配線においては電圧降下を、
接地用配線においては接地電位の変動を生じさせてい
た。また、配線抵抗の増加を避けるため、配線の厚みを
大きくし、高アスペクト比の配線を形成する方法も採ら
れている。しかし高アスペクト比の配線を形成すると、
この上層に形成される配線が大きな段差部を乗り越える
ことになり、この段差部における上層配線の断線、ある
いは電界集中による層間絶縁膜の破壊等が生じていた。
構造体においては、多層配線間の交叉領域に生ずる容量
のため、信号の減衰，クロストークが生じていた。これ
に対する対策として、交叉領域の面積を小さくするた
め、配線の幅を小さくし配線容量を減ずる方法が採られ
ている。しかし配線の幅を小さくすることは、一方で配
線抵抗の増加をもたらし、信号用配線においては伝送さ
れる信号の減衰を、給電用配線においては電圧降下を、
接地用配線においては接地電位の変動を生じさせてい
た。また、配線抵抗の増加を避けるため、配線の厚みを
大きくし、高アスペクト比の配線を形成する方法も採ら
れている。しかし高アスペクト比の配線を形成すると、
この上層に形成される配線が大きな段差部を乗り越える
ことになり、この段差部における上層配線の断線、ある
いは電界集中による層間絶縁膜の破壊等が生じていた。
【０００５】一方、このような配線構造体の製造方法に
おいては、第１層の電極・配線等により、その上に形成
された層間絶縁膜に段差を生じ、第２層の配線パターン
を形成する際に、段差の側面に付着した金属膜の除去が
困難で、第２層の配線パターン間の短絡が生じ易くなっ
ていた。
おいては、第１層の電極・配線等により、その上に形成
された層間絶縁膜に段差を生じ、第２層の配線パターン
を形成する際に、段差の側面に付着した金属膜の除去が
困難で、第２層の配線パターン間の短絡が生じ易くなっ
ていた。
【０００６】以上述べた、配線間の短絡及び断線を回避
するため、基体上に生じた凹凸を、バイアススパッタ法
により平坦化する方法や、燐珪酸ガラス等の無機質ある
いはポリイミド等の樹脂膜をコーティングして、これに
高温熱処理を施して、表面を平坦化する方法が従来実施
されている。
するため、基体上に生じた凹凸を、バイアススパッタ法
により平坦化する方法や、燐珪酸ガラス等の無機質ある
いはポリイミド等の樹脂膜をコーティングして、これに
高温熱処理を施して、表面を平坦化する方法が従来実施
されている。
【０００７】これら既に知られている平坦化方法は、高
温熱処理を伴うため、高温熱処理に比較的耐えうるシリ
コン半導体には容易に適用できるが、ガリウム砒素（Ｇ
ａＡｓ）等の化合物半導体を用いた半導体の製造工程に
おいては、４００℃以上の高温熱処理を長時間施すこと
は、結晶の劣化，電極材の劣化をもたらすため適用困難
である。
温熱処理を伴うため、高温熱処理に比較的耐えうるシリ
コン半導体には容易に適用できるが、ガリウム砒素（Ｇ
ａＡｓ）等の化合物半導体を用いた半導体の製造工程に
おいては、４００℃以上の高温熱処理を長時間施すこと
は、結晶の劣化，電極材の劣化をもたらすため適用困難
である。
【０００８】本発明の目的は、上記のような問題点を解
決し、配線容量及び配線抵抗の低減を図れる配線構造
体、および配線間の短絡、凹凸部における断線を回避で
きる極めて簡単なプロセスによる配線構造体の製造方法
を提供することにある。
決し、配線容量及び配線抵抗の低減を図れる配線構造
体、および配線間の短絡、凹凸部における断線を回避で
きる極めて簡単なプロセスによる配線構造体の製造方法
を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、半導体装置の
基板上に形成された２層以上から成る配線構造体におい
て、下層の配線構造体と、この上に設けられた上層の配
線構造体とが交叉する領域における前記下層配線構造体
の側面と対抗する前記上層配線構造体との間に、空隙あ
るいは有機膜支持体が設けられていることを特徴とす
る。
基板上に形成された２層以上から成る配線構造体におい
て、下層の配線構造体と、この上に設けられた上層の配
線構造体とが交叉する領域における前記下層配線構造体
の側面と対抗する前記上層配線構造体との間に、空隙あ
るいは有機膜支持体が設けられていることを特徴とす
る。
【００１０】また本発明の半導体装置用配線構造体の製
造方法は、凹凸を有する半導体装置の基体の主面上に、
この凹凸を横切る所定の開口パターンを有する有機樹脂
膜を形成する工程と、前記有機樹脂膜を加熱し流動させ
ることにより前記凹凸の側面に選択的に前記有機樹脂膜
を残置することで有機膜支持体を形成する工程と、少な
くとも前記有機膜支持体を含む領域上に配線構造体を形
成する工程とを含むことを特徴とする。
造方法は、凹凸を有する半導体装置の基体の主面上に、
この凹凸を横切る所定の開口パターンを有する有機樹脂
膜を形成する工程と、前記有機樹脂膜を加熱し流動させ
ることにより前記凹凸の側面に選択的に前記有機樹脂膜
を残置することで有機膜支持体を形成する工程と、少な
くとも前記有機膜支持体を含む領域上に配線構造体を形
成する工程とを含むことを特徴とする。
【００１１】また本発明の半導体装置用配線構造体の製
造方法は、凹凸を有する半導体装置の基体の主面上に、
フォトレジストを塗布し、少なくとも平坦面上の前記フ
ォトレジストを露光現像し、前記凹凸の側面のみに前記
フォトレジストを残置させる工程と、前記フォトレジス
トを加熱硬化させることにより有機膜支持体を形成する
工程と、少なくとも前記有機膜支持体を含む領域上に配
線構造体を形成する工程とを含むことを特徴とする。
造方法は、凹凸を有する半導体装置の基体の主面上に、
フォトレジストを塗布し、少なくとも平坦面上の前記フ
ォトレジストを露光現像し、前記凹凸の側面のみに前記
フォトレジストを残置させる工程と、前記フォトレジス
トを加熱硬化させることにより有機膜支持体を形成する
工程と、少なくとも前記有機膜支持体を含む領域上に配
線構造体を形成する工程とを含むことを特徴とする。
【００１２】
【作用】本発明における配線構造体においては、下層の
配線と交叉する領域で段差部の側面と上層の配線とが直
接接することがなく、なだらかなテーパ状となっている
ため、上下層間の配線容量を減少させることが出来ると
ともに、段差部のエッジにおける電界集中も緩和され、
層間絶縁膜の破壊を回避することが出来る。又、その製
造に際しては上層の金属膜のエッチングすべき領域が有
機膜上に形成されているので、基体の段差部の側面に直
接金属膜が付着するのを防いでいる。又、この有機膜は
基体の凹凸を滑らかにしているので、有機膜上の金属膜
の除去が容易である。従って配線間の短絡を防止でき
る。
配線と交叉する領域で段差部の側面と上層の配線とが直
接接することがなく、なだらかなテーパ状となっている
ため、上下層間の配線容量を減少させることが出来ると
ともに、段差部のエッジにおける電界集中も緩和され、
層間絶縁膜の破壊を回避することが出来る。又、その製
造に際しては上層の金属膜のエッチングすべき領域が有
機膜上に形成されているので、基体の段差部の側面に直
接金属膜が付着するのを防いでいる。又、この有機膜は
基体の凹凸を滑らかにしているので、有機膜上の金属膜
の除去が容易である。従って配線間の短絡を防止でき
る。
【００１３】
【実施例】以下本発明の実施例について図面を参照しな
がら説明する。
がら説明する。
【００１４】図１に、本発明による半導体装置の配線構
造体を、更に図２（ａ），（ｂ）および（ｃ）に、その
製造方法の第１の実施例を示す。各図面の右側は平面
図、左側には、平面図におけるＡＡ′線断面図を示して
いる。
造体を、更に図２（ａ），（ｂ）および（ｃ）に、その
製造方法の第１の実施例を示す。各図面の右側は平面
図、左側には、平面図におけるＡＡ′線断面図を示して
いる。
【００１５】先ず、図２（ａ）において、ＧａＡｓ等の
半導体基板１上に第１層配線２、及びＳｉＯ2 等から成
る層間絶縁膜３が形成された基体上に、この基体の凹凸
を横切る所定の開口パターンを有するフォトレジストパ
ターン４を形成する。次いで図２（ｂ）に示すように、
この基体を１００℃〜２００℃程度の高温処理を施すこ
とで、フォトレジストを流動化させ、毛管現象により、
基体の段差部分のみにフォトレジストを選択的に広げる
ことで、有機膜支持体４ｂを形成する。この時、基体上
の段差部の側面は、有機膜支持体４ｂにより滑らかに被
覆される。有機膜支持体４ｂの広がり程度は、フォトレ
ジストパターン４の厚み及び初期の開口幅、更には高温
処理条件により抑制される。次に図２（ｃ）に示すよう
に、少なくとも有機膜支持体４ｂを覆う位置に第２層配
線５を形成する。最後に、フォトレジストパターン４及
び有機膜支持体４ｂを酸素プラズマによるアッシング法
により除去する。以上の工程により図１に示す配線構造
体が完成する。４ａは、有機膜支持体４ｂが除去された
結果できた空隙である。
半導体基板１上に第１層配線２、及びＳｉＯ2 等から成
る層間絶縁膜３が形成された基体上に、この基体の凹凸
を横切る所定の開口パターンを有するフォトレジストパ
ターン４を形成する。次いで図２（ｂ）に示すように、
この基体を１００℃〜２００℃程度の高温処理を施すこ
とで、フォトレジストを流動化させ、毛管現象により、
基体の段差部分のみにフォトレジストを選択的に広げる
ことで、有機膜支持体４ｂを形成する。この時、基体上
の段差部の側面は、有機膜支持体４ｂにより滑らかに被
覆される。有機膜支持体４ｂの広がり程度は、フォトレ
ジストパターン４の厚み及び初期の開口幅、更には高温
処理条件により抑制される。次に図２（ｃ）に示すよう
に、少なくとも有機膜支持体４ｂを覆う位置に第２層配
線５を形成する。最後に、フォトレジストパターン４及
び有機膜支持体４ｂを酸素プラズマによるアッシング法
により除去する。以上の工程により図１に示す配線構造
体が完成する。４ａは、有機膜支持体４ｂが除去された
結果できた空隙である。
【００１６】図３に本発明の第２の製造方法の一実施例
を示す。
を示す。
【００１７】先ず、図３（ａ）において、ＧａＡｓ等の
半導体基板１上に第１層配線２、及びＳｉＯ2 等から成
る層間絶縁膜３が形成された基体上に、この基体の凹凸
を覆うフォトレジスト４を塗布する。次いで図３（ｂ）
に示すように、このフォトレジストの平坦部の厚みを感
光するに必要な光量及び時間でもって、フォトレジスト
の全面を露光し、現像する。この時、凹凸の段差部にお
けるフォトレジストは平坦面より厚くなっているので、
部分的に感光せず、残置する。この段差部の側面に残さ
れたフォトレジストを１００℃〜２００℃程度の高温処
理を施すことで、硬化させ有機膜支持体４ｂを形成す
る。次に図３（ｃ）に示すように、少なくとも有機膜支
持体４ｂを覆う位置に第２層配線５を形成する。最後
に、有機膜支持体４ｂを酸素プラズマによるアッシング
法により除去する。以上の工程により図１に示す配線構
造体が完成する。
半導体基板１上に第１層配線２、及びＳｉＯ2 等から成
る層間絶縁膜３が形成された基体上に、この基体の凹凸
を覆うフォトレジスト４を塗布する。次いで図３（ｂ）
に示すように、このフォトレジストの平坦部の厚みを感
光するに必要な光量及び時間でもって、フォトレジスト
の全面を露光し、現像する。この時、凹凸の段差部にお
けるフォトレジストは平坦面より厚くなっているので、
部分的に感光せず、残置する。この段差部の側面に残さ
れたフォトレジストを１００℃〜２００℃程度の高温処
理を施すことで、硬化させ有機膜支持体４ｂを形成す
る。次に図３（ｃ）に示すように、少なくとも有機膜支
持体４ｂを覆う位置に第２層配線５を形成する。最後
に、有機膜支持体４ｂを酸素プラズマによるアッシング
法により除去する。以上の工程により図１に示す配線構
造体が完成する。
【００１８】図２及び図３の製造工程では、有機膜支持
体を最終工程で除去して、第１層配線の側面と第２層配
線間が空隙となる方法を示したが、有機膜支持体をその
まま残置してもよい。この場合、有機膜支持体の誘電率
に対応して第１層・第２層間の配線容量が増加するが、
第２層配線の機械的強度が増加する特徴がある。
体を最終工程で除去して、第１層配線の側面と第２層配
線間が空隙となる方法を示したが、有機膜支持体をその
まま残置してもよい。この場合、有機膜支持体の誘電率
に対応して第１層・第２層間の配線容量が増加するが、
第２層配線の機械的強度が増加する特徴がある。
【００１９】
【発明の効果】以上説明したように、本発明における配
線構造体は、上層の配線が、下層の配線と交叉する領域
で、下層配線の側面と上層の配線とが直接対向すること
がなく、なだらかなテーパ状となっているため、上下層
間の配線容量を減少させることができるとともに、段差
部のエッヂにおける電界集中も緩和され、層間絶縁膜の
破壊を回避することができる。又、その製造に際して
は、上層の配線となる金属膜のエッチングすべき領域が
有機膜上に形成されているので基体の段差部の側面に直
接金属膜が付着するのを防いでいる。又、この有機膜は
基体の凹凸を滑らかにしているので、有機膜上の金属膜
の除去が容易である。従って配線間の短絡を防止でき
る。
線構造体は、上層の配線が、下層の配線と交叉する領域
で、下層配線の側面と上層の配線とが直接対向すること
がなく、なだらかなテーパ状となっているため、上下層
間の配線容量を減少させることができるとともに、段差
部のエッヂにおける電界集中も緩和され、層間絶縁膜の
破壊を回避することができる。又、その製造に際して
は、上層の配線となる金属膜のエッチングすべき領域が
有機膜上に形成されているので基体の段差部の側面に直
接金属膜が付着するのを防いでいる。又、この有機膜は
基体の凹凸を滑らかにしているので、有機膜上の金属膜
の除去が容易である。従って配線間の短絡を防止でき
る。
【００２０】従って、本発明によれば、化合物半導体に
適用不可能な高温処理を用いることなく、配線構造体の
高性能化，高信頼化、及び高歩留化が図れる。
適用不可能な高温処理を用いることなく、配線構造体の
高性能化，高信頼化、及び高歩留化が図れる。
【図１】本発明の半導体用配線構造体の一実施例を示す
断面図である。
断面図である。
【図２】本発明の半導体用配線構造体の他の製造方法の
一実施例を示す工程断面図である。
一実施例を示す工程断面図である。
【図３】本発明の半導体用配線構造体の製造方法の一実
施例を示す工程断面図である。
施例を示す工程断面図である。
１ 基板 ２ 第１層配線 ３ 層間絶縁膜 ４ フォトレジスト ４ａ 空隙 ４ｂ 有機膜支持体 ５ 第２層配線
Claims (4)
- 【請求項１】半導体装置の基板上に形成された２層以上
から成る配線構造体において、 下層の配線構造体と、この上に設けられた上層の配線構
造体とが交叉する領域における前記下層配線構造体の側
面と対抗する前記上層配線構造体との間に、空隙あるい
は有機膜支持体が設けられていることを特徴とする半導
体装置用配線構造体。 - 【請求項２】凹凸を有する半導体装置の基体の主面上
に、この凹凸を横切る所定の開口パターンを有する有機
樹脂膜を形成する工程と、 前記有機樹脂膜を加熱し流動させることにより前記凹凸
の側面に選択的に前記有機樹脂膜を残置することで有機
膜支持体を形成する工程と、 少なくとも前記有機膜支持体を含む領域上に配線構造体
を形成する工程とを含むことを特徴とする半導体装置用
配線構造体の製造方法。 - 【請求項３】有機樹脂膜がフォトレジストであることを
特徴とする請求項２記載の半導体装置用配線構造体の製
造方法。 - 【請求項４】凹凸を有する半導体装置の基体の主面上
に、フォトレジストを塗布し、少なくとも平坦面上の前
記フォトレジストを露光現像し、前記凹凸の側面のみに
前記フォトレジストを残置させる工程と、 前記フォトレジストを加熱硬化させることにより有機膜
支持体を形成する工程と、 少なくとも前記有機膜支持体を含む領域上に配線構造体
を形成する工程とを含むことを特徴とする半導体装置用
配線構造体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130435A JP3064664B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体装置用配線構造体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130435A JP3064664B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体装置用配線構造体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326729A true JPH05326729A (ja) | 1993-12-10 |
| JP3064664B2 JP3064664B2 (ja) | 2000-07-12 |
Family
ID=15034170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4130435A Expired - Fee Related JP3064664B2 (ja) | 1992-05-22 | 1992-05-22 | 半導体装置用配線構造体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064664B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064118A (en) * | 1997-04-18 | 2000-05-16 | Nec Corporation | Multilevel interconnection structure having an air gap between interconnects |
-
1992
- 1992-05-22 JP JP4130435A patent/JP3064664B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064118A (en) * | 1997-04-18 | 2000-05-16 | Nec Corporation | Multilevel interconnection structure having an air gap between interconnects |
| US6368939B1 (en) * | 1997-04-18 | 2002-04-09 | Nec Corporation | Multilevel interconnection structure having an air gap between interconnects |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3064664B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| JPS6245043A (ja) | 半導体構造における溝の充填方法 | |
| JP3600544B2 (ja) | 半導体装置の製造方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JP3064664B2 (ja) | 半導体装置用配線構造体の製造方法 | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JPH03116839A (ja) | サブミクロン長のゲートを備えるマイクロ波ｆｅｔの製法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05243404A (ja) | 半導体装置の配線構造体およびその製造方法 | |
| JPH05160271A (ja) | 半導体装置 | |
| JPH0714806A (ja) | 半導体集積回路装置 | |
| JPH06132407A (ja) | 半導体装置の配線構造体及びその製造方法 | |
| KR920006186B1 (ko) | 배선용 콘택홀 형성방법 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPH04323821A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6353952A (ja) | 多層配線の形成方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH03185750A (ja) | 半導体装置 | |
| JPH0680659B2 (ja) | 半導体装置の配線構造体およびその製造方法 | |
| JPH01321634A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000411 |
|
| LAPS | Cancellation because of no payment of annual fees |