JPS6353952A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS6353952A JPS6353952A JP61197782A JP19778286A JPS6353952A JP S6353952 A JPS6353952 A JP S6353952A JP 61197782 A JP61197782 A JP 61197782A JP 19778286 A JP19778286 A JP 19778286A JP S6353952 A JPS6353952 A JP S6353952A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- insulating film
- wiring
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は半導体集積回路装置などにおいて用いられる
多層配線の形成方法の改良に関する。
多層配線の形成方法の改良に関する。
[従来の技術]
近年半導体装置の集積化か進むにつれ、そこに含まれる
素子数が増大するとともにその回路構成も複雑となって
きている。これにつれて、各素子を電気的に接続する配
線数が増大するとともにその配線パターンも複雑となり
、配線領域の面積が増大し半導体装置を高集積化する上
での大きな障害となってきている。このような障害を克
服するために、配線を多層配線構造とすることにより配
線パターンの簡略化および配線領域面積の低減化を図る
方法がとられている。
素子数が増大するとともにその回路構成も複雑となって
きている。これにつれて、各素子を電気的に接続する配
線数が増大するとともにその配線パターンも複雑となり
、配線領域の面積が増大し半導体装置を高集積化する上
での大きな障害となってきている。このような障害を克
服するために、配線を多層配線構造とすることにより配
線パターンの簡略化および配線領域面積の低減化を図る
方法がとられている。
この多層配線構造においては、半導体基板上の所定の領
域に形成される下層配線とこの下層配線上に絶縁膜を介
して形成される上層配線とが、絶縁膜に設けられたコン
タクト孔を介して所与の回路構成に従って電気的に接続
される。したがって、下層配線と上層配線とを電気的に
接続するために、コンタクト孔を平坦性良く金属層(以
下、コンタクト用金属層と称す)で充填することが必要
となる。
域に形成される下層配線とこの下層配線上に絶縁膜を介
して形成される上層配線とが、絶縁膜に設けられたコン
タクト孔を介して所与の回路構成に従って電気的に接続
される。したがって、下層配線と上層配線とを電気的に
接続するために、コンタクト孔を平坦性良く金属層(以
下、コンタクト用金属層と称す)で充填することが必要
となる。
従来のコンタクト用金属層を形成する方法の1つとして
以下の工程からなるリフトオフ法を用いる形成方法があ
る。すなわち、まず下層配線を形成した後、コンタクト
領域にコンタクト用金属層を形成する。次に全表面上に
絶縁膜を形成した後リフトオフ法を用いてコンタクト用
金属層上の絶縁膜を除去しコンタクト用金属層表面を露
出させる。このリフトオフ法を用いる形成方法は、コン
タクト用金属層とその周囲の絶縁膜とからなる表面を平
坦化することが困難であり、この領域において段差が生
じるため、上層配線とコンタクト用金属層との間に良好
な電気的接続を実現することができないという欠点を有
する。この上述のりフトオフ法を用いる形成方法の欠点
を除去するために、通常以下のような工程からなる多層
配線形成方法が用いられている。すなわち、まずパター
ニングされた下層配線層」二に絶縁膜を形成する。次に
絶縁膜上にパターニングされたレジストを形成し、コン
タクト領域を規定する。このパターニングされたレジス
トをマスクとしてたとえば反応性イオンエツチング法等
を用いて絶縁膜のエツチングを行ない、コンタクト部分
に下層配線層表面に達する開口を形成する。この後CV
D法、蒸着法。
以下の工程からなるリフトオフ法を用いる形成方法があ
る。すなわち、まず下層配線を形成した後、コンタクト
領域にコンタクト用金属層を形成する。次に全表面上に
絶縁膜を形成した後リフトオフ法を用いてコンタクト用
金属層上の絶縁膜を除去しコンタクト用金属層表面を露
出させる。このリフトオフ法を用いる形成方法は、コン
タクト用金属層とその周囲の絶縁膜とからなる表面を平
坦化することが困難であり、この領域において段差が生
じるため、上層配線とコンタクト用金属層との間に良好
な電気的接続を実現することができないという欠点を有
する。この上述のりフトオフ法を用いる形成方法の欠点
を除去するために、通常以下のような工程からなる多層
配線形成方法が用いられている。すなわち、まずパター
ニングされた下層配線層」二に絶縁膜を形成する。次に
絶縁膜上にパターニングされたレジストを形成し、コン
タクト領域を規定する。このパターニングされたレジス
トをマスクとしてたとえば反応性イオンエツチング法等
を用いて絶縁膜のエツチングを行ない、コンタクト部分
に下層配線層表面に達する開口を形成する。この後CV
D法、蒸着法。
等を用いて開口部をコンタクト用金属層で充填する。
[発明が解決しようとする問題点]
上述の多層配線形成法を用いた場合、開口領域をCVD
法、蒸着法等を用いてコンタクト用金属層で充填するた
め、その段差被覆性が悪く、完全に開口部を充填するこ
とができずコンタクト用金属層表面に段差が生じ、上層
配線とコンタクト用金属層との間に良好な電気的接続を
実現することができないという問題点が生じる。
法、蒸着法等を用いてコンタクト用金属層で充填するた
め、その段差被覆性が悪く、完全に開口部を充填するこ
とができずコンタクト用金属層表面に段差が生じ、上層
配線とコンタクト用金属層との間に良好な電気的接続を
実現することができないという問題点が生じる。
また、絶縁膜をエツチングしてコンタクト領域に開口を
設ける際に反応性イオンエツチング法を用いた場合、下
層配線層表面がこのエツチングにより損傷をその膜特性
が劣化するという問題点が生じる。また、コンタクト孔
形成後やコンタクト用金属層形成後などにおいて行なわ
れる熱処理時において生じた酸化膜等を除去するための
エツチングおよび洗浄工程時に異物がそれらの表面に付
着する場合もある。この結果、上層配線と下層配線、下
層配線とコンタクト用金属層との間の良好な電気的接続
を形成することが困難となり、上層配線形成後に測定さ
れるコンタクト抵抗が高くなったり、またそのばらつき
が大きいなどの問題点が発生する。
設ける際に反応性イオンエツチング法を用いた場合、下
層配線層表面がこのエツチングにより損傷をその膜特性
が劣化するという問題点が生じる。また、コンタクト孔
形成後やコンタクト用金属層形成後などにおいて行なわ
れる熱処理時において生じた酸化膜等を除去するための
エツチングおよび洗浄工程時に異物がそれらの表面に付
着する場合もある。この結果、上層配線と下層配線、下
層配線とコンタクト用金属層との間の良好な電気的接続
を形成することが困難となり、上層配線形成後に測定さ
れるコンタクト抵抗が高くなったり、またそのばらつき
が大きいなどの問題点が発生する。
それゆえ、この発明の目的は上述の従来の多層配線形成
方法が有する問題点を除去し、コンタクト用金属層領域
表面の平坦化が容易になりかつ下層配線と上層配線と良
好な電的接続を形成することが可能な多層配線の形成方
法を提供することにある。
方法が有する問題点を除去し、コンタクト用金属層領域
表面の平坦化が容易になりかつ下層配線と上層配線と良
好な電的接続を形成することが可能な多層配線の形成方
法を提供することにある。
[問題点を解決するための手段]
本発明者は多層配線形成法の上述の現状に鑑みて鋭意検
討した結果、特定の絶縁膜(保護膜)形成方法を用いる
ことにより従来と全く異なる方法で容易にコンタクト用
金属層領域を平坦化することができかつ良好な上層配線
と下層配線とのコンタクトを実現することができること
を検証した。
討した結果、特定の絶縁膜(保護膜)形成方法を用いる
ことにより従来と全く異なる方法で容易にコンタクト用
金属層領域を平坦化することができかつ良好な上層配線
と下層配線とのコンタクトを実現することができること
を検証した。
この発明による多層配線形成方法は、下層配線層上にコ
ンタクト用金属膜を形成しこの金属膜のうちコンタクト
領域に相当する領域のみレジストで被覆した後、イオン
ミリング法(イオンビームエツチング法)を用いてレジ
ストで被覆されていないコンタクト用金属膜領域をエツ
チング除去し、次に絶縁膜を全面に形成した後レジスト
上の絶縁膜をリフトオフ法を用いて除去することにより
コンタクト用金属層表面を露出させるものである。
ンタクト用金属膜を形成しこの金属膜のうちコンタクト
領域に相当する領域のみレジストで被覆した後、イオン
ミリング法(イオンビームエツチング法)を用いてレジ
ストで被覆されていないコンタクト用金属膜領域をエツ
チング除去し、次に絶縁膜を全面に形成した後レジスト
上の絶縁膜をリフトオフ法を用いて除去することにより
コンタクト用金属層表面を露出させるものである。
この発明の多層配線形成方法において直利に使用できる
絶縁膜としては、シリコン窒化膜、シリコン酸化膜、シ
リコン酸窒化膜などが挙げられる。
絶縁膜としては、シリコン窒化膜、シリコン酸化膜、シ
リコン酸窒化膜などが挙げられる。
また、この発明による絶縁膜は好ましくは電子サイクロ
トロン共鳴(ECR)イオン源を有する成膜装置を用い
て形成される。この種の装置としてはたとえばジャパニ
ーズ・ジャーナル・オブ・アプライド・フィジックス(
JapaneseJournal of Appl
ied PhySIC5)、第22巻、LP01頁、
1983年に開示されているようなECRプラズマCV
D装置を利用することができる。
トロン共鳴(ECR)イオン源を有する成膜装置を用い
て形成される。この種の装置としてはたとえばジャパニ
ーズ・ジャーナル・オブ・アプライド・フィジックス(
JapaneseJournal of Appl
ied PhySIC5)、第22巻、LP01頁、
1983年に開示されているようなECRプラズマCV
D装置を利用することができる。
[作用コ
半導体集積回路装置等の多層配線形成工程における上層
配線層と下層配線層との間のコンタクト層形成時におい
て従来特に問題となっていた点は、絶縁膜を予め積層し
た後コンタクト部分の絶縁膜をパターニングされたレジ
ストをマスクにして反応性イオンエツチング法等を用い
て除去する際に下層配線表面がエツチング損傷を受けた
り、また下層配線表面、コンタクト用金属層表面に異物
などが付着することもあり、上層配線と下層配線との間
に良好な電気的接触を実現することができないというこ
とにあった。したがってこのような従来の多層配線形成
方法により作製された多層配線を有する半導体集積回路
は、動作速度等の面で大きな欠点を有していた。
配線層と下層配線層との間のコンタクト層形成時におい
て従来特に問題となっていた点は、絶縁膜を予め積層し
た後コンタクト部分の絶縁膜をパターニングされたレジ
ストをマスクにして反応性イオンエツチング法等を用い
て除去する際に下層配線表面がエツチング損傷を受けた
り、また下層配線表面、コンタクト用金属層表面に異物
などが付着することもあり、上層配線と下層配線との間
に良好な電気的接触を実現することができないというこ
とにあった。したがってこのような従来の多層配線形成
方法により作製された多層配線を有する半導体集積回路
は、動作速度等の面で大きな欠点を有していた。
この発明の多層配線形成方法に従えば、レジストパター
ン上に絶縁膜を形成した後、リフトオフ法を用いてコン
タクト用金属層表面を露出させることができるので、反
応性イオンエツチング法を用いる必要がない。したがっ
て、下層配線表面が損傷を受けることがないのでコンタ
クト抵抗が低減されるとともに、またエツチング時の異
物付着等が生じることもないため良好な上層配線と下層
配線との電気的接触が実現される。ECRイオン源をも
2薄膜形成装置を用いて絶縁膜を形成する場合、低温で
成膜することが可能であるため、レジスト上に絶縁膜を
形成することが可能となり、かつECRイオン源をもつ
薄膜形成装置においては、発散プラズマの直線性が良く
、段差部側壁に膜が形成されにくいため、リフトオフを
容易に行なうことが可能となる。
ン上に絶縁膜を形成した後、リフトオフ法を用いてコン
タクト用金属層表面を露出させることができるので、反
応性イオンエツチング法を用いる必要がない。したがっ
て、下層配線表面が損傷を受けることがないのでコンタ
クト抵抗が低減されるとともに、またエツチング時の異
物付着等が生じることもないため良好な上層配線と下層
配線との電気的接触が実現される。ECRイオン源をも
2薄膜形成装置を用いて絶縁膜を形成する場合、低温で
成膜することが可能であるため、レジスト上に絶縁膜を
形成することが可能となり、かつECRイオン源をもつ
薄膜形成装置においては、発散プラズマの直線性が良く
、段差部側壁に膜が形成されにくいため、リフトオフを
容易に行なうことが可能となる。
[発明の実施例]
以下、この発明の一実施例について具体的に説明するが
、この発明は以下の実施例に何ら制限されるものではな
い。まず、この発明の一実施例について具体的に説明す
る前に、この発明において絶縁膜を形成するために用い
られる電子サイクロトロン共鳴(ECR)イオン源をを
する成膜装置の一例としてECRプラズマCVD装置の
構成について説明する。
、この発明は以下の実施例に何ら制限されるものではな
い。まず、この発明の一実施例について具体的に説明す
る前に、この発明において絶縁膜を形成するために用い
られる電子サイクロトロン共鳴(ECR)イオン源をを
する成膜装置の一例としてECRプラズマCVD装置の
構成について説明する。
このECRプラズマCVD装置は、プラズマ室と反応室
(試料)とを含み、プラズマ室はマイクロ波導波管と隔
壁板を介して接続され、またその周囲には電磁石が設け
られていてプラズマ室内にマイクロ波ととともにECR
条件を確立するとともに、反応室内でプラズマを引出す
ための発散磁界を形成し得るようになっている。このプ
ラズマ室はプラズマ引出窓を介して反応室と接続してお
り、プラズマが試料台上に載せられた試料に向けて発散
磁界により加速され導かれるようになっている。
(試料)とを含み、プラズマ室はマイクロ波導波管と隔
壁板を介して接続され、またその周囲には電磁石が設け
られていてプラズマ室内にマイクロ波ととともにECR
条件を確立するとともに、反応室内でプラズマを引出す
ための発散磁界を形成し得るようになっている。このプ
ラズマ室はプラズマ引出窓を介して反応室と接続してお
り、プラズマが試料台上に載せられた試料に向けて発散
磁界により加速され導かれるようになっている。
この装置によれば、N2.02、NH8あるいはこれら
の混合ガスなどがマイクロ波と磁界とによりECR条件
が設定されたプラズマ室内に送られ、プラズマ化された
ガスが発散磁界により誘導されて反応室に送られる。一
方で、反応室には試料台に載置された基板があり、また
SiH4、Si、H6、Si2H6などの保護膜(絶縁
膜)形成用原料ガスか反応室に供給され、これが上記プ
ラズマによって励起活性化され、反応を生じて所定の反
応生成物が基板上に堆積する。
の混合ガスなどがマイクロ波と磁界とによりECR条件
が設定されたプラズマ室内に送られ、プラズマ化された
ガスが発散磁界により誘導されて反応室に送られる。一
方で、反応室には試料台に載置された基板があり、また
SiH4、Si、H6、Si2H6などの保護膜(絶縁
膜)形成用原料ガスか反応室に供給され、これが上記プ
ラズマによって励起活性化され、反応を生じて所定の反
応生成物が基板上に堆積する。
第1八図ないし第1E図はこの発明の一実施例である多
層配線形成方法を示す工程断面図である。
層配線形成方法を示す工程断面図である。
以下、第1八図ないし第1E図を参照してこの発明の一
実施例である多層配線形成方法について説明する。
実施例である多層配線形成方法について説明する。
第1A図において、まず半導体基板10上に下層配vA
1およびコンタクト用金属層2を通常の方法を用いて所
定形状に形成する。
1およびコンタクト用金属層2を通常の方法を用いて所
定形状に形成する。
第1B図において、コンタクト用金属層2上の所定領域
(コンタクト領域)上に写真製版およびエツチング技法
を用いてレジスト3を形成する。
(コンタクト領域)上に写真製版およびエツチング技法
を用いてレジスト3を形成する。
第1C図において、このパターニングされたレジスト3
をマスクとしてイオンミリング法(イオンビームエツチ
ング法)を用いてコンタクト用金属層2のエツチングを
行なう。
をマスクとしてイオンミリング法(イオンビームエツチ
ング法)を用いてコンタクト用金属層2のエツチングを
行なう。
第1D図において、ECRイオン源をもつ薄膜形成装置
を用いてシリコン窒化膜、シリコン酸化膜、シリコン酸
窒化膜などからなる絶縁膜4を形成する。このECRを
用いた成膜方法を用いて絶縁膜を形成する場合、基板を
加熱することなく良質の絶縁膜を成膜することが可能で
ある。したがって、レジストのような低融点のを機化合
物上に絶縁膜4を成膜することが可能になる。この際、
基板を冷却して成膜すれば、基板態度は60ないし11
0℃程度に抑制することができる。またこの成膜方法の
大きな特徴として、発散プラズマの直進性が良(、段差
部における膜の付き回りが悪いため、レジスト3側壁に
は絶縁膜4が形成されず、リフトオフを非常に容易に行
なうことができる。ここでリフトオフ工程前に緩衝フッ
酸(BHF)で軽(エツチングすることにより、確実に
レジスト3側壁の絶縁膜を除去することができ、より一
層容易にリフトオフを行なうことが可能となる。ここで
、一般に低温での成膜方法としてスパッタ法が考えられ
るが、スパッタ法で得られた膜は膜質が悪く、また耐エ
ツチング性などの点で劣り、かつ段差部における膜の付
き回りが良くレジスト3側壁にも絶縁膜4が形成される
ため、リフトオフを行なうことが不可能である。すなわ
ち、レジスト3上に絶縁膜4を形成するとともに絶縁膜
のリフトオフを行なうことはECRイオン源をもつ薄膜
形成装置を用いることにより容易かつ確実に実現するこ
とが可能となる。
を用いてシリコン窒化膜、シリコン酸化膜、シリコン酸
窒化膜などからなる絶縁膜4を形成する。このECRを
用いた成膜方法を用いて絶縁膜を形成する場合、基板を
加熱することなく良質の絶縁膜を成膜することが可能で
ある。したがって、レジストのような低融点のを機化合
物上に絶縁膜4を成膜することが可能になる。この際、
基板を冷却して成膜すれば、基板態度は60ないし11
0℃程度に抑制することができる。またこの成膜方法の
大きな特徴として、発散プラズマの直進性が良(、段差
部における膜の付き回りが悪いため、レジスト3側壁に
は絶縁膜4が形成されず、リフトオフを非常に容易に行
なうことができる。ここでリフトオフ工程前に緩衝フッ
酸(BHF)で軽(エツチングすることにより、確実に
レジスト3側壁の絶縁膜を除去することができ、より一
層容易にリフトオフを行なうことが可能となる。ここで
、一般に低温での成膜方法としてスパッタ法が考えられ
るが、スパッタ法で得られた膜は膜質が悪く、また耐エ
ツチング性などの点で劣り、かつ段差部における膜の付
き回りが良くレジスト3側壁にも絶縁膜4が形成される
ため、リフトオフを行なうことが不可能である。すなわ
ち、レジスト3上に絶縁膜4を形成するとともに絶縁膜
のリフトオフを行なうことはECRイオン源をもつ薄膜
形成装置を用いることにより容易かつ確実に実現するこ
とが可能となる。
第1E図において、リフトオフ工程に入り、レジスト3
をたとえばアセトン等で除去することにより、コンタク
ト用金属層2表面が平坦性良く露出される。
をたとえばアセトン等で除去することにより、コンタク
ト用金属層2表面が平坦性良く露出される。
以上の工程を経ることにより、容易かつ確実に平坦なコ
ンタクト用金属層を形成することができ、かつ上層配線
と下層配線との良好な電気的接触を形成することが可能
になる。しかもこの形成方法に従えば、エツチング工程
が低減されるため、作業性、歩留り等の装造上の利点も
得ることができる。
ンタクト用金属層を形成することができ、かつ上層配線
と下層配線との良好な電気的接触を形成することが可能
になる。しかもこの形成方法に従えば、エツチング工程
が低減されるため、作業性、歩留り等の装造上の利点も
得ることができる。
次にこの発明による多層配線形成方法の効果を具体的な
数値を挙げて説明する。
数値を挙げて説明する。
具体的実施例
まず下層配線およびコンタクト用金属層をTiより形成
する。次にコンタクト用金属層(Au)のコンタクト領
域に相当する部分をフォトリソグラフィ技術を用いてレ
ジストで覆う。このレジストをマスクとしてイオンミリ
ング法を用いてAr+イオンで金(Au)を膜厚450
0A程度除去する。次いでECRイオン源を有する薄膜
形成装置を用いてシリコン窒化膜を全面に形成する。こ
の操作は、まず6 S CCMのN2ガスをプラズマ室
に導入し、2.45GHzのマイクロ波および875ガ
ウスの磁束密度の磁界を印加し、電子サイクロトロン共
鳴を起こして窒素プラズマを発生し、かくして発生した
プラズマを発散磁界を利用して反応室に誘導し、一方反
応ガスとしてシラン(S h H4)ガスIO3CCM
を導入してガリウム砒素(GaAs)基板上にシリコン
窒化膜を膜厚4500A形成する。その後HF:NH,
F−1:50の緩衝フッ酸(BHF)で軽いエツチング
を2分間行なった後、アセトンを用いてコンタクト領域
上に形成されたレジストおよびシリコン窒化膜をリフト
オフして除去する。その後上層配線として金(Au)を
膜厚1μm堆積した後、フオドリソグラフィ技術を用い
て所定のパターンに形成する。二のようにして得られた
多層配線構造に対しコンタクト部50個を直列に連ねた
テスト回路を作製し、このテスト回路の抵抗を測定する
ことによりコンタクト抵抗を求めた。
する。次にコンタクト用金属層(Au)のコンタクト領
域に相当する部分をフォトリソグラフィ技術を用いてレ
ジストで覆う。このレジストをマスクとしてイオンミリ
ング法を用いてAr+イオンで金(Au)を膜厚450
0A程度除去する。次いでECRイオン源を有する薄膜
形成装置を用いてシリコン窒化膜を全面に形成する。こ
の操作は、まず6 S CCMのN2ガスをプラズマ室
に導入し、2.45GHzのマイクロ波および875ガ
ウスの磁束密度の磁界を印加し、電子サイクロトロン共
鳴を起こして窒素プラズマを発生し、かくして発生した
プラズマを発散磁界を利用して反応室に誘導し、一方反
応ガスとしてシラン(S h H4)ガスIO3CCM
を導入してガリウム砒素(GaAs)基板上にシリコン
窒化膜を膜厚4500A形成する。その後HF:NH,
F−1:50の緩衝フッ酸(BHF)で軽いエツチング
を2分間行なった後、アセトンを用いてコンタクト領域
上に形成されたレジストおよびシリコン窒化膜をリフト
オフして除去する。その後上層配線として金(Au)を
膜厚1μm堆積した後、フオドリソグラフィ技術を用い
て所定のパターンに形成する。二のようにして得られた
多層配線構造に対しコンタクト部50個を直列に連ねた
テスト回路を作製し、このテスト回路の抵抗を測定する
ことによりコンタクト抵抗を求めた。
一方比較のために、従来の、コンタクト孔を反応性イオ
ンエツチング法を用いて作製する方法を試みた。この場
合、下層配線をTi/Au=500A/2500A構造
で形成した後、通常のプラズ7CVD法を用いてSiH
2とNH,とN2の混合ガスを用いてシリコン窒化膜を
膜厚4500人形成した。その後、フォトリソグラフィ
技術を用いてコンタクト領域以外の部分にレジストパタ
ーンを形成し、このパターニングされたレジストをマス
クとして反応性イオンエツチング法を用いてCF4ガス
を用いてシリコン窒化膜をエツチングした。その後金A
uを膜厚4500A蒸若し、リフトオフ法を用いてコン
タクト用金属層を形成した。上層配線材料としては、本
発明の実施例と同様、金(Au)を膜厚1μm堆積した
後フォトリソグラフィ技術を用いて所定形状のパターン
に形成した。またコンタクト抵抗は、コンタクト部50
個を直列につないだテスト回路の抵抗を測定することに
より求めた。
ンエツチング法を用いて作製する方法を試みた。この場
合、下層配線をTi/Au=500A/2500A構造
で形成した後、通常のプラズ7CVD法を用いてSiH
2とNH,とN2の混合ガスを用いてシリコン窒化膜を
膜厚4500人形成した。その後、フォトリソグラフィ
技術を用いてコンタクト領域以外の部分にレジストパタ
ーンを形成し、このパターニングされたレジストをマス
クとして反応性イオンエツチング法を用いてCF4ガス
を用いてシリコン窒化膜をエツチングした。その後金A
uを膜厚4500A蒸若し、リフトオフ法を用いてコン
タクト用金属層を形成した。上層配線材料としては、本
発明の実施例と同様、金(Au)を膜厚1μm堆積した
後フォトリソグラフィ技術を用いて所定形状のパターン
に形成した。またコンタクト抵抗は、コンタクト部50
個を直列につないだテスト回路の抵抗を測定することに
より求めた。
このようにして得られたコンタクト抵抗を、本発明の実
施例と比較例とについてそれぞれ測定した結果と、ウェ
ハ間20枚で測定した結果のばらつきを標準偏差として
表Iに示す。
施例と比較例とについてそれぞれ測定した結果と、ウェ
ハ間20枚で測定した結果のばらつきを標準偏差として
表Iに示す。
表工
米 ウニ1\20才χバハ才マ:;14ス弘表1から本
発明によれば、コンタクト抵抗、標準偏差とも従来例よ
り優れており、良好な電気的接続が実現されているのが
みられる。
発明によれば、コンタクト抵抗、標準偏差とも従来例よ
り優れており、良好な電気的接続が実現されているのが
みられる。
上記実施例においては半導体基板+イ料としてガリウム
砒素を用いた場合が示されているが、これに限定されず
、他の半導体材料を用いる場合にも本発明を適用できる
ものである。すなわち、半導体集積回路の製造工程にお
いて、多層配線形成工程の良否はその回路の動作速度お
よび製造歩留り等に大きく影響し、またそこに含まれる
トランジスタの構造、用いられる半導体(オ料、および
配線材料の種類によらず必要不可欠な工程であるため、
すべての半導体集積回路の製造に本発明を利用すること
が可能となる。
砒素を用いた場合が示されているが、これに限定されず
、他の半導体材料を用いる場合にも本発明を適用できる
ものである。すなわち、半導体集積回路の製造工程にお
いて、多層配線形成工程の良否はその回路の動作速度お
よび製造歩留り等に大きく影響し、またそこに含まれる
トランジスタの構造、用いられる半導体(オ料、および
配線材料の種類によらず必要不可欠な工程であるため、
すべての半導体集積回路の製造に本発明を利用すること
が可能となる。
なお、上記実施例においては、下層配線層とコンタクト
用金属層とが異なる材料で構成される場合が説明されて
いるが、下層配線層とコンタクト用金属層とが同一材料
で構成される場合は、−度に下層配線層とコンタクト用
金属層との形成を行なうとなお一層良好な電気的接触を
実現することが可能となる。
用金属層とが異なる材料で構成される場合が説明されて
いるが、下層配線層とコンタクト用金属層とが同一材料
で構成される場合は、−度に下層配線層とコンタクト用
金属層との形成を行なうとなお一層良好な電気的接触を
実現することが可能となる。
[発明の効果]
以上のように、この発明によれば、たとえば電子サイク
ロトロン共鳴イオン源を有する薄膜形成装置のような低
温で良質の膜を形成することが可能な成膜装置を用いて
レジスト」二に絶縁膜を形成し、この後リフトオフする
ことによりコンタクト用金属層表面を露出させるように
しているので、上層配線と下層配線との電気的接続をと
るためのコンタクト孔を形成する必要がないため、下層
配線表面のエツチングによる損傷や、またエツチング時
における異物の付着等がなくなるため、上層配線と下層
配線との良好な電気的接触を容易かつ確実に形成するこ
とが可能となる。
ロトロン共鳴イオン源を有する薄膜形成装置のような低
温で良質の膜を形成することが可能な成膜装置を用いて
レジスト」二に絶縁膜を形成し、この後リフトオフする
ことによりコンタクト用金属層表面を露出させるように
しているので、上層配線と下層配線との電気的接続をと
るためのコンタクト孔を形成する必要がないため、下層
配線表面のエツチングによる損傷や、またエツチング時
における異物の付着等がなくなるため、上層配線と下層
配線との良好な電気的接触を容易かつ確実に形成するこ
とが可能となる。
第1A図ないし第1E図はこの発明の一実施例である多
層配線形成方法を示す工程断面図である。 図において、1は下層配線、2はコンタクト用金属層、
3はレジスト、4は絶縁膜、10は半導体基板である。 なお、図中、同一符号は同一または相当部分を示す。
層配線形成方法を示す工程断面図である。 図において、1は下層配線、2はコンタクト用金属層、
3はレジスト、4は絶縁膜、10は半導体基板である。 なお、図中、同一符号は同一または相当部分を示す。
Claims (3)
- (1)半導体基板上の第1の予め定められた領域に形成
される下層配線層と、前記下層配線層上の第2の予め定
められた領域に絶縁膜を介して形成されかつ前記絶縁膜
の予め定められた第3の領域に形成される開口部を介し
て前記下層配線層と電気的に接続される上層配線層とか
らなる多層配線の形成方法であって、 前記半導体基板表面上に前記下層配線層を形成するステ
ップと、 前記下層配線層上に第1の金属層を形成するステップと
、 前記第1の金属層上にパターニングされたレジスト膜を
形成し、前記開口部を規定するステップと、 前記パターニングされたレジスト膜をマスクとして前記
第1の金属層を物理的にエッチングしてパターニングす
るステップと、 前記パターニングされたレジスト膜表面を含む全表面上
に絶縁膜を形成するステップと、 前記パターニングされたレジスト膜を除去して前記パタ
ーニングされた第1の金属層表面を露出するステップと
を含む、多層配線の形成方法。 - (2)前記絶縁膜はシリコン窒化膜、シリコン酸化膜、
シリコン酸窒化膜のいずれかであることを特徴とする、
特許請求の範囲第1項記載の多層配線の形成方法。 - (3)前記絶縁膜は電子サイクロトロン共鳴イオン源を
もつ薄膜形成装置を用いて作製されることを特徴とする
、特許請求の範囲第1項記載の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197782A JPS6353952A (ja) | 1986-08-22 | 1986-08-22 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197782A JPS6353952A (ja) | 1986-08-22 | 1986-08-22 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6353952A true JPS6353952A (ja) | 1988-03-08 |
Family
ID=16380260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61197782A Pending JPS6353952A (ja) | 1986-08-22 | 1986-08-22 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6353952A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224357A (ja) * | 1989-02-27 | 1990-09-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002156006A (ja) * | 2000-11-20 | 2002-05-31 | Aisin Seiki Co Ltd | 減速機構 |
-
1986
- 1986-08-22 JP JP61197782A patent/JPS6353952A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224357A (ja) * | 1989-02-27 | 1990-09-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002156006A (ja) * | 2000-11-20 | 2002-05-31 | Aisin Seiki Co Ltd | 減速機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (ja) | 材料層の平坦化方法 | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| KR940000750B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6479884B2 (en) | Interim oxidation of silsesquioxane dielectric for dual damascene process | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JPH08330422A (ja) | 半導体装置およびその製造方法 | |
| JPS6247150A (ja) | 半導体装置およびその製造方法 | |
| KR100253337B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPH05234932A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09270407A (ja) | 半導体装置の製造方法 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 | |
| JPS62219960A (ja) | 薄膜型mos構造半導体装置の製造法 | |
| JPH0714918A (ja) | 半導体素子の製造方法 | |
| JPH05109906A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 |