JPS6321850A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6321850A JPS6321850A JP16711586A JP16711586A JPS6321850A JP S6321850 A JPS6321850 A JP S6321850A JP 16711586 A JP16711586 A JP 16711586A JP 16711586 A JP16711586 A JP 16711586A JP S6321850 A JPS6321850 A JP S6321850A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- manufacturing
- photoresist
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に半導体基
板上に配線または電極を形成する半導体装置の製造方法
に関するものである。
板上に配線または電極を形成する半導体装置の製造方法
に関するものである。
［従来の技術］
第２図は従来技術による半導体装置の製造工程の主要部
を示す断面図である。
を示す断面図である。
図において、たとえばＣＶＤ法による堆積等によりシリ
コン基板１上にゲート電極２を形成し、その上にレジス
トを塗布し写真製版等によってフオドレジスト３を作製
する（第２図（ａ）参照）。
コン基板１上にゲート電極２を形成し、その上にレジス
トを塗布し写真製版等によってフオドレジスト３を作製
する（第２図（ａ）参照）。
次に・フォトレジスト３をマスクとしてゲート電極２を
エツチング（第２図（ｂ）参照）しだ後・フォトレジス
トを除去する（第２図（Ｃ）参照）。
エツチング（第２図（ｂ）参照）しだ後・フォトレジス
トを除去する（第２図（Ｃ）参照）。
さらに、たとえばＳＯＧ （Ｓｐｉｎ Ｏｎ Ｇｌ
ａｓｓ）等の液体材料を回転塗布して平坦化絶縁膜４を
形成し、熱処理を施すことによって平坦化絶縁膜４を安
定化させる（第２図（ｄ）Ｗ照）。
ａｓｓ）等の液体材料を回転塗布して平坦化絶縁膜４を
形成し、熱処理を施すことによって平坦化絶縁膜４を安
定化させる（第２図（ｄ）Ｗ照）。
最後に、たとえばＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉ１１
ｃａｔｅ Ｇｌａｓｓ）膜、または、ＢＰＳＧ（Ｂｏ
ｒｏｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ）
等の絶縁膜５をＣＶＤ法等による堆積で形成（第２図（
ｅ）参照）させ、熱処理を施した後に平坦化させる。
ｃａｔｅ Ｇｌａｓｓ）膜、または、ＢＰＳＧ（Ｂｏ
ｒｏｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ）
等の絶縁膜５をＣＶＤ法等による堆積で形成（第２図（
ｅ）参照）させ、熱処理を施した後に平坦化させる。
第３図は上記第２図（ｄ）に示している平坦化絶縁膜４
まわりの拡大図であり、平坦化絶縁膜４のコーナ部にク
ラック６が発生しているところである。
まわりの拡大図であり、平坦化絶縁膜４のコーナ部にク
ラック６が発生しているところである。
［発明が解決しようとする問題点］
上記のような従来の半導体装置の製造方法では、平坦化
絶縁膜４を回転塗布によって形成しているため、平坦化
絶縁膜４の厚膜化が難しく、また、第３図に示すように
十分な平坦化がなされないため膜厚が不均等になってい
た。したがって、平坦化絶縁膜４の回転塗布の熱処理に
よる熱応力によって第３図に示すような平坦化絶縁膜４
のコーナ部にクラックが生じ易く、このクラック６が、
絶縁層の耐絶縁性および耐湿性の低下をもたろし、半導
体装置の電気特性上に悪影響を及ぼしていた。
絶縁膜４を回転塗布によって形成しているため、平坦化
絶縁膜４の厚膜化が難しく、また、第３図に示すように
十分な平坦化がなされないため膜厚が不均等になってい
た。したがって、平坦化絶縁膜４の回転塗布の熱処理に
よる熱応力によって第３図に示すような平坦化絶縁膜４
のコーナ部にクラックが生じ易く、このクラック６が、
絶縁層の耐絶縁性および耐湿性の低下をもたろし、半導
体装置の電気特性上に悪影響を及ぼしていた。
この発明は、かかる問題を解決するためになされたもの
で、平坦化絶縁膜の厚膜化および均一化を図り、クラッ
クの発生を防止することによって良好な電気特性をもつ
半導体装置の製造方法を得ることを目的とする。
で、平坦化絶縁膜の厚膜化および均一化を図り、クラッ
クの発生を防止することによって良好な電気特性をもつ
半導体装置の製造方法を得ることを目的とする。
［問題点を解決するための手段］
この発明に係る半導体装置の製造装置は、平坦化絶縁膜
の形成をフォトレジストの除去前に、液体材料に浸漬す
ることによって得るものである。
の形成をフォトレジストの除去前に、液体材料に浸漬す
ることによって得るものである。
［作用］
この発明においては、平坦化絶縁膜の形成を液体材料の
浸漬によって得るので、平坦化絶縁膜の厚膜化および均
一化が可能となり、クラックの発生を防止することがで
きる。
浸漬によって得るので、平坦化絶縁膜の厚膜化および均
一化が可能となり、クラックの発生を防止することがで
きる。
［発明の実施例］
第１図はこの発明の一実施例による半導体装置の製造工
程の主要部を示す断面図である。
程の主要部を示す断面図である。
図中、符号１〜５は、従来技術と同一、または相当部分
である。
である。
第１図（ａ）および（ｂ）は従来技術を示す第２図（ａ
）および（ｂ）と同一工程部を示し、ゲート電極２をフ
ォトレジスト３をマスクとしてエツチングしたところで
ある。
）および（ｂ）と同一工程部を示し、ゲート電極２をフ
ォトレジスト３をマスクとしてエツチングしたところで
ある。
次にエツチングされたゲート電極２をフォトレジスト３
とともに、たとえばＳＯＧ等の液体祠料中に浸１３して
平坦化絶縁膜４を形成し、熱処理を行なう（第１図（Ｃ
）参照）。さらに、フォトレジストを除去して平坦化絶
縁膜４を平坦化（第１図（ｄ）参照）した後、ＰＳＧま
たはＢＰＳＧ等の絶縁膜５をたとえばＣＶＤ法による堆
積により形成させ、熱処理を施した後平坦化させる（第
１図（ｅ）参照）。
とともに、たとえばＳＯＧ等の液体祠料中に浸１３して
平坦化絶縁膜４を形成し、熱処理を行なう（第１図（Ｃ
）参照）。さらに、フォトレジストを除去して平坦化絶
縁膜４を平坦化（第１図（ｄ）参照）した後、ＰＳＧま
たはＢＰＳＧ等の絶縁膜５をたとえばＣＶＤ法による堆
積により形成させ、熱処理を施した後平坦化させる（第
１図（ｅ）参照）。
ところで、上記実施例では半導体装置における絶縁膜の
形成方法として述べたが、回転塗布が不具合であるよう
な他の製造方法において、この浸漬方法を用いることが
できるのは言うまでもない。
形成方法として述べたが、回転塗布が不具合であるよう
な他の製造方法において、この浸漬方法を用いることが
できるのは言うまでもない。
第１図はこの発明の一実施例による半導体装置の装造工
程の主要部を示す断面図であり、第２図は従来技術によ
る半導体装置の製造工程の主要部を示す断面図である。 第３図は従来技術の製造工程のうち、平坦化絶縁膜形成
時における拡大図である。 図中、同一符号は同一、ま
たは相当部分を示し、１はシリコン基板、２はゲート電
極、３はフォトレジスト、４は平坦化絶縁膜、５は絶縁
膜、６はクラックである。 代理９人 大岩増雄 −へ閂＋Ｓり
程の主要部を示す断面図であり、第２図は従来技術によ
る半導体装置の製造工程の主要部を示す断面図である。 第３図は従来技術の製造工程のうち、平坦化絶縁膜形成
時における拡大図である。 図中、同一符号は同一、ま
たは相当部分を示し、１はシリコン基板、２はゲート電
極、３はフォトレジスト、４は平坦化絶縁膜、５は絶縁
膜、６はクラックである。 代理９人 大岩増雄 −へ閂＋Ｓり
Claims (3)
- （１）半導体基板、この上に形成される配線または電極
、およびこれらの間に形成される層間膜を有する半導体
装置の製造方法であって、前記配線または電極用の層を
前記基板上に形成する工程と、 前記配線または電極層をパターニングするために前記配
線または電極層の上にフォトレジストを形成する工程と
、 前記フォトレジストをマスクとして露出した前記配線ま
たは電極層をエッチングする工程と、エッチングされた
所望のパターンの前記配線または電極を前記フォトレジ
ストとともに液体材料に浸漬して、前記配線または電極
の間に層間絶縁膜を形成する工程と、 前記フォトレジストを除去する工程と、 前記配線または電極、ならびに前記層間絶縁膜上に絶縁
膜を形成する工程とを備えた、半導体装置の製造方法。 - （２）前記液体材料はスピン・オン・グラス（Ｓｐｉｎ
ＯｎＧｌａｓｓ）であることを特徴とする、特許請求の
範囲第１項記載の半導体装置の製造方法。 - （３）前記液体材料はポリイミドであることを特徴とす
る、特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711586A JPS6321850A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711586A JPS6321850A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6321850A true JPS6321850A (ja) | 1988-01-29 |
Family
ID=15843715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16711586A Pending JPS6321850A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6321850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235756A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5444023A (en) * | 1993-01-11 | 1995-08-22 | Nec Corporation | Method of fabricating a semiconductor device having a multilayer wiring structure and using a fluorine compound-containing gas |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323542A (en) * | 1976-08-17 | 1978-03-04 | Matsushita Electric Ind Co Ltd | Pi ezoelectric element parts |
| JPS59144151A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-07-15 JP JP16711586A patent/JPS6321850A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323542A (en) * | 1976-08-17 | 1978-03-04 | Matsushita Electric Ind Co Ltd | Pi ezoelectric element parts |
| JPS59144151A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235756A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5444023A (en) * | 1993-01-11 | 1995-08-22 | Nec Corporation | Method of fabricating a semiconductor device having a multilayer wiring structure and using a fluorine compound-containing gas |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| EP0025261A1 (en) | A method of manufacturing a semiconductor device | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| KR100271941B1 (ko) | 반도체 장치 및 반도체 장치용 절연막 제조 방법 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH01154536A (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH03166729A (ja) | 半導体装置の製造方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPH0494127A (ja) | 半導体装置の製造方法 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH0289312A (ja) | 半導体装置の製造方法 | |
| JPH09167761A (ja) | Ｓｏｇ膜の形成方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH0337857B2 (ja) | ||
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH04196152A (ja) | 半導体装置の製造方法 | |
| JPH0714918A (ja) | 半導体素子の製造方法 | |
| JPH04255227A (ja) | 半導体装置製造方法 | |
| JPS61208224A (ja) | 半導体装置の製造方法 | |
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPH0622232B2 (ja) | 半導体装置の配線層間膜の平担化方法 |