JPH05327511A - デジタル／アナログ変換器 - Google Patents
デジタル／アナログ変換器Info
- Publication number
- JPH05327511A JPH05327511A JP4133307A JP13330792A JPH05327511A JP H05327511 A JPH05327511 A JP H05327511A JP 4133307 A JP4133307 A JP 4133307A JP 13330792 A JP13330792 A JP 13330792A JP H05327511 A JPH05327511 A JP H05327511A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- output
- digital input
- width modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 位相成分による波形歪み及び２次高調波歪及
びパルスの立ち上がり、立ち下がり時の波形歪みを発生
することがないパルス幅変調方式のデジタル／アナログ
変換器を提供する。 【構成】 タイミング信号に同期して取り込まれるデジ
タル入力信号が正数のとき所定のパルス幅を有するパル
ス幅信号に変換するパルス幅変調器５と、前記デジタル
入力信号が負数のとき所定のパルス幅を有するパルス幅
信号に変換するパルス幅変調器６と、前記パルス幅変調
器５の出力を平滑するフィルタ７と、前記パルス幅変調
器６の出力を平滑するフィルタ８と、前記フィルタ７，
８の出力の差分を取り出力する逆相加算器９から構成さ
れる。
びパルスの立ち上がり、立ち下がり時の波形歪みを発生
することがないパルス幅変調方式のデジタル／アナログ
変換器を提供する。 【構成】 タイミング信号に同期して取り込まれるデジ
タル入力信号が正数のとき所定のパルス幅を有するパル
ス幅信号に変換するパルス幅変調器５と、前記デジタル
入力信号が負数のとき所定のパルス幅を有するパルス幅
信号に変換するパルス幅変調器６と、前記パルス幅変調
器５の出力を平滑するフィルタ７と、前記パルス幅変調
器６の出力を平滑するフィルタ８と、前記フィルタ７，
８の出力の差分を取り出力する逆相加算器９から構成さ
れる。
Description
【０００１】
【産業上の利用分野】本発明はデジタル信号をアナログ
信号に変換するデジタル／アナログ変換（以下Ｄ／Ａ変
換と称す）器に係り、特に、パルス幅変調（以下ＰＷＭ
と称す）を用いたものに関する。
信号に変換するデジタル／アナログ変換（以下Ｄ／Ａ変
換と称す）器に係り、特に、パルス幅変調（以下ＰＷＭ
と称す）を用いたものに関する。
【０００２】
【従来の技術】Ｄ／Ａ変換の一方法として、変換すべき
デジタル信号を、そのデータ値に応答するパルス幅を持
つパルス幅信号に変換した後、平滑用フィルタを通すこ
とによりアナログ信号に復調する方法が知られ、この方
法を用いると回路に高精度の部品を用いることなく高精
度のＤ／Ａ変換を行うことが可能である。
デジタル信号を、そのデータ値に応答するパルス幅を持
つパルス幅信号に変換した後、平滑用フィルタを通すこ
とによりアナログ信号に復調する方法が知られ、この方
法を用いると回路に高精度の部品を用いることなく高精
度のＤ／Ａ変換を行うことが可能である。
【０００３】以下図面に基づき、従来のＤ／Ａ変換器に
ついて説明する。図３は、従来のＤ／Ａ変換器のブロッ
ク図である。この図において、１，２はパルス幅変調器
であり、それぞれタイミング信号に同期してデジタル入
力信号値に対応するパルス幅及びデジタル入力信号値の
補数値に対応するパルス幅を有するパルス幅信号を発生
する。３は逆相加算器であり、＋端子に入力される波形
に対して−端子に入力される波形の位相を反転させて加
算し出力する。４は平滑用のフィルタである。
ついて説明する。図３は、従来のＤ／Ａ変換器のブロッ
ク図である。この図において、１，２はパルス幅変調器
であり、それぞれタイミング信号に同期してデジタル入
力信号値に対応するパルス幅及びデジタル入力信号値の
補数値に対応するパルス幅を有するパルス幅信号を発生
する。３は逆相加算器であり、＋端子に入力される波形
に対して−端子に入力される波形の位相を反転させて加
算し出力する。４は平滑用のフィルタである。
【０００４】次に図３の動作について説明するにあた
り、図４にデジタル入力信号値が、−５〜＋５の１１値
の場合の各部の波形を示す。パルス幅変調器１の出力Ａ
は、デジタル入力信号値に対応するパルス幅を有するパ
ルス幅信号となる。パルス幅変調器２の出力Ｂは、デジ
タル入力信号値の補数値に対応するパルス幅を有するパ
ルス幅信号となる。パルス波ＡとＢが逆相加算された出
力Ｃは、そのパルス幅の中心位置がタイミング信号と常
に一定の位相関係を有し、且つゼロ基準レベルを中心と
して正極性のパルス信号と負極性のパルス信号とが、対
称な関係になる。
り、図４にデジタル入力信号値が、−５〜＋５の１１値
の場合の各部の波形を示す。パルス幅変調器１の出力Ａ
は、デジタル入力信号値に対応するパルス幅を有するパ
ルス幅信号となる。パルス幅変調器２の出力Ｂは、デジ
タル入力信号値の補数値に対応するパルス幅を有するパ
ルス幅信号となる。パルス波ＡとＢが逆相加算された出
力Ｃは、そのパルス幅の中心位置がタイミング信号と常
に一定の位相関係を有し、且つゼロ基準レベルを中心と
して正極性のパルス信号と負極性のパルス信号とが、対
称な関係になる。
【０００５】パルス幅の中心位置がタイミング信号と常
に一定の位相関係にあることにより、位相成分に起因す
る波形歪みが生じなくなる。又、ゼロ基準レベルを中心
として正極性のパルス信号と負極性のパルス信号とが対
称な関係にあることにより、パルス信号の非対称性に起
因する２次高調波歪を抑圧している。その結果、平滑フ
ィルタ４の出力には、歪の無いアナログ信号が出力され
るというものである。
に一定の位相関係にあることにより、位相成分に起因す
る波形歪みが生じなくなる。又、ゼロ基準レベルを中心
として正極性のパルス信号と負極性のパルス信号とが対
称な関係にあることにより、パルス信号の非対称性に起
因する２次高調波歪を抑圧している。その結果、平滑フ
ィルタ４の出力には、歪の無いアナログ信号が出力され
るというものである。
【０００６】
【発明が解決しようとする課題】しかしながら上記の様
な構成では、逆相加算器３として通常用いられるオペア
ンプのスルーレートが有限であるため、パルス波ＡとＢ
を逆相加算する際、パルスの立ち上がり時、立ち下がり
時に新たな歪を生じるという問題点があった。
な構成では、逆相加算器３として通常用いられるオペア
ンプのスルーレートが有限であるため、パルス波ＡとＢ
を逆相加算する際、パルスの立ち上がり時、立ち下がり
時に新たな歪を生じるという問題点があった。
【０００７】本発明は上記の問題点を解決するもので、
位相成分による波形歪み及び２次高調波歪みを発生する
ことなく、また、パルスの立ち上がり時、立ち下がり時
にも歪を発生することがないＤ／Ａ変換器を提供するも
のである。
位相成分による波形歪み及び２次高調波歪みを発生する
ことなく、また、パルスの立ち上がり時、立ち下がり時
にも歪を発生することがないＤ／Ａ変換器を提供するも
のである。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明によるＤ／Ａ変換器は、タイミング信号に同期
して取り込まれるデジタル入力信号が正数のとき所定の
パルス幅を有するパルス幅信号に変換する第１のパルス
幅変調器と、前記デジタル入力信号が負数のとき所定の
パルス幅を有するパルス幅信号に変換する第２のパルス
幅変調器と、前記第１のパルス幅変調器の出力を平滑す
る第１のフィルタと、前記第２のパルス幅変調器の出力
を平滑する第２のフィルタと、前記第１、第２のフィル
タ出力の差分を取り出力する逆相加算器から構成されて
いる。
に本発明によるＤ／Ａ変換器は、タイミング信号に同期
して取り込まれるデジタル入力信号が正数のとき所定の
パルス幅を有するパルス幅信号に変換する第１のパルス
幅変調器と、前記デジタル入力信号が負数のとき所定の
パルス幅を有するパルス幅信号に変換する第２のパルス
幅変調器と、前記第１のパルス幅変調器の出力を平滑す
る第１のフィルタと、前記第２のパルス幅変調器の出力
を平滑する第２のフィルタと、前記第１、第２のフィル
タ出力の差分を取り出力する逆相加算器から構成されて
いる。
【０００９】
【作用】上記の構成によって、デジタル入力信号の正数
と負数に相当するパルス幅信号の各々を平滑した後に逆
相加算する様にしたため、パルスの立ち上がり、立ち下
がりにおける歪を打ち消すことができ、歪の少ないＤ／
Ａ変換を行なうことができる。
と負数に相当するパルス幅信号の各々を平滑した後に逆
相加算する様にしたため、パルスの立ち上がり、立ち下
がりにおける歪を打ち消すことができ、歪の少ないＤ／
Ａ変換を行なうことができる。
【００１０】
【実施例】以下図面に基づき本発明の説明を行う。
【００１１】図１は本発明によるＤ／Ａ変換器の実施例
である。図１において、５，６はパルス幅変調器であ
り、それぞれタイミング信号に同期して取り込まれるデ
ジタル入力信号を所定パルス幅を有するパルス幅信号に
変換する。７，８はパルス幅変調器の出力を平滑するフ
イルタである。９は、逆相加算器である。
である。図１において、５，６はパルス幅変調器であ
り、それぞれタイミング信号に同期して取り込まれるデ
ジタル入力信号を所定パルス幅を有するパルス幅信号に
変換する。７，８はパルス幅変調器の出力を平滑するフ
イルタである。９は、逆相加算器である。
【００１２】以上の様に構成された本実施例のＤ／Ａ変
換器について、以下その動作を説明する。図２はデジタ
ル入力信号値が−５〜＋５の１１値の場合のパルス幅変
調器の出力波形である。デジタル入力信号が与えられる
と、パルス幅変調器５，６は入力される値に応じたパル
ス幅のパルス波を発生する。パルス幅変調器５は、デジ
タル入力信号が正数（＋１〜＋５）のときのみパルス波
を発生し、それ以外（−５〜０）のときはパルス波０を
出力する。パルス幅変調器６は、デジタル入力信号が負
数（−５〜−１）のときのみ、パルス波を発生し、それ
以外（０〜＋５）のときはパルス波０を出力する。ここ
でパルス幅変調器の出力波形は、パルス幅の中心位置が
タイミング信号と常に一定の位相関係にあることによ
り、位相成分に起因する波形歪みは生じない。又、逆相
加算することにより、ゼロ基準レベルを中心として正極
性のパルス信号と負極性のパルス信号とが対称な関係と
なるため、パルス信号の非対称性に起因する２次高調波
歪も発生しない。次にパルス幅変調器５，６の出力は、
それぞれ平滑用のフィルタ７，８により高周波成分が除
去されるため、逆相加算器９にはなめらかな波形が入力
される。このため、パルス波の立ち上がり、立ち下がり
に伴う歪は発生せず、基本波のみが出力される。
換器について、以下その動作を説明する。図２はデジタ
ル入力信号値が−５〜＋５の１１値の場合のパルス幅変
調器の出力波形である。デジタル入力信号が与えられる
と、パルス幅変調器５，６は入力される値に応じたパル
ス幅のパルス波を発生する。パルス幅変調器５は、デジ
タル入力信号が正数（＋１〜＋５）のときのみパルス波
を発生し、それ以外（−５〜０）のときはパルス波０を
出力する。パルス幅変調器６は、デジタル入力信号が負
数（−５〜−１）のときのみ、パルス波を発生し、それ
以外（０〜＋５）のときはパルス波０を出力する。ここ
でパルス幅変調器の出力波形は、パルス幅の中心位置が
タイミング信号と常に一定の位相関係にあることによ
り、位相成分に起因する波形歪みは生じない。又、逆相
加算することにより、ゼロ基準レベルを中心として正極
性のパルス信号と負極性のパルス信号とが対称な関係と
なるため、パルス信号の非対称性に起因する２次高調波
歪も発生しない。次にパルス幅変調器５，６の出力は、
それぞれ平滑用のフィルタ７，８により高周波成分が除
去されるため、逆相加算器９にはなめらかな波形が入力
される。このため、パルス波の立ち上がり、立ち下がり
に伴う歪は発生せず、基本波のみが出力される。
【００１３】なお、本実施例においては、逆相加算器９
の出力に更に平滑用のフィルタを接続しても良いことは
いうまでもない。
の出力に更に平滑用のフィルタを接続しても良いことは
いうまでもない。
【００１４】
【発明の効果】以上述べた様に本発明は、タイミング信
号に同期して取り込まれるデジタル入力信号が正数のと
き所定のパルス幅を有するパルス幅信号に変換する第１
のパルス幅変調器と、前記デジタル入力信号が負数のと
き所定のパルス幅を有するパルス幅信号に変換する第２
のパルス幅変調器と、前記第１のパルス幅変調器の出力
を平滑する第１のフィルタと、前記第２のパルス幅変調
器の出力を平滑する第２のフィルタと前記第１、第２の
フィルタ出力の差分を取り出力する逆相加算器の出力を
Ｄ／Ａ変換器出力としたことにより、パルス波の立ち上
がり、立ち下がりに伴う歪を発生することなく、２次高
調波歪の発生を抑えることができるという優れた効果を
有するものである。
号に同期して取り込まれるデジタル入力信号が正数のと
き所定のパルス幅を有するパルス幅信号に変換する第１
のパルス幅変調器と、前記デジタル入力信号が負数のと
き所定のパルス幅を有するパルス幅信号に変換する第２
のパルス幅変調器と、前記第１のパルス幅変調器の出力
を平滑する第１のフィルタと、前記第２のパルス幅変調
器の出力を平滑する第２のフィルタと前記第１、第２の
フィルタ出力の差分を取り出力する逆相加算器の出力を
Ｄ／Ａ変換器出力としたことにより、パルス波の立ち上
がり、立ち下がりに伴う歪を発生することなく、２次高
調波歪の発生を抑えることができるという優れた効果を
有するものである。
【図１】本発明によるＤ／Ａ変換器の実施例を示すブロ
ック図
ック図
【図２】図１におけるパルス幅変調器の出力波形
【図３】従来のＤ／Ａ変換器を示すブロック図
【図４】従来のＤ／Ａ変換器における各部の出力波形
１，２，５，６ パルス幅変調器 ３，９ 逆相加算器 ４，７，８ 平滑用フィルタ
Claims (1)
- 【請求項１】タイミング信号に同期して取り込まれるデ
ジタル入力信号が正数のとき所定のパルス幅を有するパ
ルス幅信号に変換する第１のパルス幅変調器と、前記デ
ジタルに入力信号が負数のとき所定のパルス幅を有する
パルス幅信号に変換する第２のパルス幅変調器と、前記
第１のパルス幅変調器の出力を平滑する第１のフィルタ
と、前記第２のパルス幅変調器の出力を平滑する第２の
フィルタと、前記第１、第２のフィルタ出力の差分を取
り出力する逆相加算器を備えたことを特徴とするデジタ
ル／アナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133307A JPH05327511A (ja) | 1992-05-26 | 1992-05-26 | デジタル／アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133307A JPH05327511A (ja) | 1992-05-26 | 1992-05-26 | デジタル／アナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327511A true JPH05327511A (ja) | 1993-12-10 |
Family
ID=15101613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133307A Pending JPH05327511A (ja) | 1992-05-26 | 1992-05-26 | デジタル／アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327511A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825840B2 (en) * | 2005-01-26 | 2010-11-02 | Robert Bosch Gmbh | Delta sigma modulator |
| US11022676B2 (en) | 2014-09-12 | 2021-06-01 | Denso Corporation | Filter apparatus and target detection apparatus |
-
1992
- 1992-05-26 JP JP4133307A patent/JPH05327511A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825840B2 (en) * | 2005-01-26 | 2010-11-02 | Robert Bosch Gmbh | Delta sigma modulator |
| US11022676B2 (en) | 2014-09-12 | 2021-06-01 | Denso Corporation | Filter apparatus and target detection apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457496A2 (en) | Digital-to-analogue converter | |
| JPS6253088B2 (ja) | ||
| JP2589809B2 (ja) | Ｄ／ａ変換器 | |
| JPS6156651B2 (ja) | ||
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JP2924418B2 (ja) | Ｄ／ａ変換装置 | |
| KR100540152B1 (ko) | Pcm입력신호를upwm출력신호로변환하는신호변환기및pcm입력신호를upwm출력신호로변환하는신호변환방법 | |
| JPS63123209A (ja) | 信号処理回路 | |
| JPS63123212A (ja) | 信号処理回路 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JP2689712B2 (ja) | Ｐｗｍ変換回路 | |
| JPH0194711A (ja) | 標本化再生装置 | |
| JPH04271618A (ja) | ディジタル・アナログ変換器 | |
| JPS6029685Y2 (ja) | 積算器 | |
| JPH0786882A (ja) | 逓倍回路 | |
| JPH03209918A (ja) | Ｐｃｍ変復調装置の積分補間装置 | |
| JPH08102676A (ja) | Ａ／ｄコンバータ回路 | |
| JPS63123211A (ja) | 信号処理回路 | |
| JPH03242024A (ja) | Ｄ／ａ変換方法 | |
| JPH0159775B2 (ja) | ||
| JPH047610B2 (ja) | ||
| JPS63123210A (ja) | 信号処理回路 | |
| JPH02214380A (ja) | 映像信号処理装置 | |
| JPS63177619A (ja) | デジタルサンプルレ−トコンバ−ト制御回路 | |
| JPS61289752A (ja) | デジタルロ−パスフイルタ− |