JPH0533306B2 - - Google Patents
Info
- Publication number
- JPH0533306B2 JPH0533306B2 JP59058758A JP5875884A JPH0533306B2 JP H0533306 B2 JPH0533306 B2 JP H0533306B2 JP 59058758 A JP59058758 A JP 59058758A JP 5875884 A JP5875884 A JP 5875884A JP H0533306 B2 JPH0533306 B2 JP H0533306B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- glow discharge
- distance
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、MIS型トランジスタにおけるゲート
絶縁膜や各種デバイスによくもちいられるパシベ
ーシヨン用絶縁体膜あるいはコーテイング用薄膜
などに利用される絶縁膜の製造方法に関するもの
である。
絶縁膜や各種デバイスによくもちいられるパシベ
ーシヨン用絶縁体膜あるいはコーテイング用薄膜
などに利用される絶縁膜の製造方法に関するもの
である。
従来例の構成とその問題点
比較的低温（300℃前後）で窒化ケイ素膜また
は窒化ケイ素膜を形成する方法として容量結合型
高周波グロー放電がよく用いられる。
は窒化ケイ素膜を形成する方法として容量結合型
高周波グロー放電がよく用いられる。
第１図は、容量結合型高周波グロー放電装置の
簡略断面図である。ここではグロー放電室ａ内に
対向して配置された高周波電極ｂと基板ホルダｃ
との両電極間距離ｄを変えられるようになつてい
る。このような装置において、従来、高周波電極
と基板ホルダとの電極間距離ｄは、プラズマ放電
状態の均一性やそれにともなう蒸着膜厚の均一性
を得るための付属的パラメータとして高周波電源
電力などに合わせて変化させていた。従つて、こ
の電極間距離ｄは、一般的蒸着条件としては30〜
35mm前後で、一般的には電気的特性の劣悪な絶縁
膜ができていた。従来例において最も狭い電極距
離は電子通信学会SSD82-148周南生他には電極距
離20mmという報告がある。
簡略断面図である。ここではグロー放電室ａ内に
対向して配置された高周波電極ｂと基板ホルダｃ
との両電極間距離ｄを変えられるようになつてい
る。このような装置において、従来、高周波電極
と基板ホルダとの電極間距離ｄは、プラズマ放電
状態の均一性やそれにともなう蒸着膜厚の均一性
を得るための付属的パラメータとして高周波電源
電力などに合わせて変化させていた。従つて、こ
の電極間距離ｄは、一般的蒸着条件としては30〜
35mm前後で、一般的には電気的特性の劣悪な絶縁
膜ができていた。従来例において最も狭い電極距
離は電子通信学会SSD82-148周南生他には電極距
離20mmという報告がある。
発明の目的
本発明は、容量結合型高周波グロー放電を用い
た絶縁膜の製造条件を最適化し、特にａ−Si：Ｈ
を使つたTFTの電気的特性の優れた高性能ゲー
ト絶縁膜を形成する製造方法を提供することを目
的とする。
た絶縁膜の製造条件を最適化し、特にａ−Si：Ｈ
を使つたTFTの電気的特性の優れた高性能ゲー
ト絶縁膜を形成する製造方法を提供することを目
的とする。
発明の構成
本発明は、容量結合型高周波グロー放電装置に
おける電極間距離を20mm未満とするものである。
おける電極間距離を20mm未満とするものである。
実施例の説明
本発明者らは、第１図に示している容量結合型
高周波グロー放電装置における電極間距離ｄは、
窒化ケイ素膜や窒化酸化ケイ素膜の膜質に大きな
影響を与えるパラメータであることを見い出し
た。特に高性能絶縁膜として利用する場合などに
は、まず電極間距離ｄに着目し、これを20mm未満
に保ちつつ他のパラメータを変化させて均一性な
ど諸特性が得られるように、絶縁膜の製造条件を
最適化することが重要である。
高周波グロー放電装置における電極間距離ｄは、
窒化ケイ素膜や窒化酸化ケイ素膜の膜質に大きな
影響を与えるパラメータであることを見い出し
た。特に高性能絶縁膜として利用する場合などに
は、まず電極間距離ｄに着目し、これを20mm未満
に保ちつつ他のパラメータを変化させて均一性な
ど諸特性が得られるように、絶縁膜の製造条件を
最適化することが重要である。
ここでは絶縁膜３として窒化ケイ素膜を例にと
り説明する。尚、窒化酸化ケイ素膜の場合、窒化
ケイ素膜を製造する各種混合ガスに、N2Oなど
を少量加えるだけで製造できるので、以下と同様
のことが言える。
り説明する。尚、窒化酸化ケイ素膜の場合、窒化
ケイ素膜を製造する各種混合ガスに、N2Oなど
を少量加えるだけで製造できるので、以下と同様
のことが言える。
まず窒化ケイ素膜の膜質評価方法を記す。この
膜質評価に使用したMIS型トランジスタの断面図
を第２図に示している。ガラス基板１上にM0よ
りなるゲート電極２を選択被着し、評価するゲー
ト絶縁膜３、水素化非晶質シリコン４それにＰを
ドープしたn+の水素化非晶質シリコン５の３層
を被着し、その後、Alよりなるソース６、ドレ
イン電極７を選択被着形成し、チヤンネル部に露
出しているＰをドープしたn+の水素化非晶質シ
リコン５の一部を、HF：HNO3＝１：30の混合
液でエツチングしたものである。
膜質評価に使用したMIS型トランジスタの断面図
を第２図に示している。ガラス基板１上にM0よ
りなるゲート電極２を選択被着し、評価するゲー
ト絶縁膜３、水素化非晶質シリコン４それにＰを
ドープしたn+の水素化非晶質シリコン５の３層
を被着し、その後、Alよりなるソース６、ドレ
イン電極７を選択被着形成し、チヤンネル部に露
出しているＰをドープしたn+の水素化非晶質シ
リコン５の一部を、HF：HNO3＝１：30の混合
液でエツチングしたものである。
このMIS型トランジスタのゲート絶縁膜３を評
価すると絶縁膜とし、ゲート・ドレイン両電極に
電圧（10、20、30、40、50、60ボルト）を30分間
順に印加し、その都度トランジスタ特性を測定す
ることにより、しきい値電圧のシフトつまりゲー
ト絶縁膜（評価の対象となる絶縁膜）中に、強制
的に注入された電子の数の大小がわかる。この電
子注入によるトランジスタ特性の劣化を現わす飽
和ドレイン電流IDの低下（ここではゲート電圧
12V、ドレイン電圧12V、ソース接地でのドレイ
ン電流値IDの低下）を測定し、絶縁膜膜質の評価
をした。また絶縁膜単層で、絶縁破壊電界強度を
測定し、耐圧をも評価した。
価すると絶縁膜とし、ゲート・ドレイン両電極に
電圧（10、20、30、40、50、60ボルト）を30分間
順に印加し、その都度トランジスタ特性を測定す
ることにより、しきい値電圧のシフトつまりゲー
ト絶縁膜（評価の対象となる絶縁膜）中に、強制
的に注入された電子の数の大小がわかる。この電
子注入によるトランジスタ特性の劣化を現わす飽
和ドレイン電流IDの低下（ここではゲート電圧
12V、ドレイン電圧12V、ソース接地でのドレイ
ン電流値IDの低下）を測定し、絶縁膜膜質の評価
をした。また絶縁膜単層で、絶縁破壊電界強度を
測定し、耐圧をも評価した。
このMIS型トランジスタの半導体層４（トラン
ジスタの活性領域）には、すべて同一条件で製造
した水素化晶質シリコンをもちいた。またこの電
圧印加によるトランジスタの劣化原因が、ゲート
絶縁膜に起因するものであり、活性領域となる水
素化非晶質シリコンの劣化と比べはるかに大きい
ことを確認している。
ジスタの活性領域）には、すべて同一条件で製造
した水素化晶質シリコンをもちいた。またこの電
圧印加によるトランジスタの劣化原因が、ゲート
絶縁膜に起因するものであり、活性領域となる水
素化非晶質シリコンの劣化と比べはるかに大きい
ことを確認している。
製造装置は、第１図に示すように、グロー放電
室ａとその室内に対向して配置された高周波電極
ｂと基板ホルダｃとを有し、その両電極間距離ｄ
を変化させうるようになつており、その室内にガ
スが供給されるように構成ｅされた容量結合型高
周波グロー放電装置である。
室ａとその室内に対向して配置された高周波電極
ｂと基板ホルダｃとを有し、その両電極間距離ｄ
を変化させうるようになつており、その室内にガ
スが供給されるように構成ｅされた容量結合型高
周波グロー放電装置である。
実施例 １
SiH4などケイ素原子を含むガスおよびNH3な
ど窒素原子を含むガス（但しN2を除く）を原料
ガスとし、キヤリアガスとしてH2を使用する場
合について述べる。
ど窒素原子を含むガス（但しN2を除く）を原料
ガスとし、キヤリアガスとしてH2を使用する場
合について述べる。
本発明者らの窒化ケイ素よりなる絶縁膜３は、
製造条件の最適化の結果得られた次の条件で形成
される。混合ガス成分比は、SiH4：NH3：H2＝
１：６：12で、基板温度300℃、高周波電極単位
面積当り、13.56MHzの高周波電源電力0.2W／cm2
絶縁膜膜厚約4000Åのゲート絶縁膜３を形成す
る。
製造条件の最適化の結果得られた次の条件で形成
される。混合ガス成分比は、SiH4：NH3：H2＝
１：６：12で、基板温度300℃、高周波電極単位
面積当り、13.56MHzの高周波電源電力0.2W／cm2
絶縁膜膜厚約4000Åのゲート絶縁膜３を形成す
る。
ここで第１図に示しているように電極間距離ｄ
だけを変化させたときの絶縁膜の光学的特性を、
第３図、第４図に、それらの絶縁物を使用した
MIS型トランジスタ（第２図参照）の電圧印加に
よる電流値劣化を第５図に示す。第３図における
エネルギギヤツプEopt/gの定義は、吸収関係α＝
５×104となる光の波長のエネルギをEopt/gとして
いる。
だけを変化させたときの絶縁膜の光学的特性を、
第３図、第４図に、それらの絶縁物を使用した
MIS型トランジスタ（第２図参照）の電圧印加に
よる電流値劣化を第５図に示す。第３図における
エネルギギヤツプEopt/gの定義は、吸収関係α＝
５×104となる光の波長のエネルギをEopt/gとして
いる。
またオージエ電子分光測定より得られたデータ
から、どの膜もほぼ元素比Si／Ｎ＝３／４になつ
ている。従つて、光学干渉から求められた屈折率
（第４図）が大きくなるほど、充てん密度が高く
なつていると考えられ、優れた絶縁膜である高温
熱CVDによる窒化ケイ素膜に近づいている。
から、どの膜もほぼ元素比Si／Ｎ＝３／４になつ
ている。従つて、光学干渉から求められた屈折率
（第４図）が大きくなるほど、充てん密度が高く
なつていると考えられ、優れた絶縁膜である高温
熱CVDによる窒化ケイ素膜に近づいている。
第５図（第９図も同様であるが）は、第２図の
構造をしたMIS型トランジスタにおいて、ゲート
電圧（VG）、ドレイン電圧（VD）ともに12ボルト
を印加し、ソース接地（VS＝０）の状態でのド
レイン電流（ID）の初期値 （Ｉ Ｄ初期値） を測定し、それを基準にとつている。電圧印加の
方法は、まずソース電極を接地し、ゲート・ドレ
イン両電極に10ボルト印加したまま30分間印加放
置した後、前記 Ｉ Ｄ初期値 と同条件でドレイン電流（ID10）を測定し、 Ｉ Ｄ初期値 との比をとる。次にVG＝VD＝20ボルト、ソース
接地で30分間印加放置後、前記ID初期値と同条件
でID20を測定し、 Ｉ Ｄ初期値 との比をとる。このように順にゲート電圧、ドレ
イン電圧に、30、40、50、60ボルトと30分間ずつ
印加し、それぞれＩ Ｄ初期値と同条件でIDを測定
し、 Ｉ Ｄ初期値 との比をとり、プロツトしたグラフである。
構造をしたMIS型トランジスタにおいて、ゲート
電圧（VG）、ドレイン電圧（VD）ともに12ボルト
を印加し、ソース接地（VS＝０）の状態でのド
レイン電流（ID）の初期値 （Ｉ Ｄ初期値） を測定し、それを基準にとつている。電圧印加の
方法は、まずソース電極を接地し、ゲート・ドレ
イン両電極に10ボルト印加したまま30分間印加放
置した後、前記 Ｉ Ｄ初期値 と同条件でドレイン電流（ID10）を測定し、 Ｉ Ｄ初期値 との比をとる。次にVG＝VD＝20ボルト、ソース
接地で30分間印加放置後、前記ID初期値と同条件
でID20を測定し、 Ｉ Ｄ初期値 との比をとる。このように順にゲート電圧、ドレ
イン電圧に、30、40、50、60ボルトと30分間ずつ
印加し、それぞれＩ Ｄ初期値と同条件でIDを測定
し、 Ｉ Ｄ初期値 との比をとり、プロツトしたグラフである。
ゲート絶縁膜4000Å内電界強度が約１×
106V／ｍとなる40ボルト電圧印加時のID劣化特性
を見ると電極間距離が短かい程劣化が小さくなつ
ている。また、絶縁破壊電界強度を見ても電極間
距離ｄが短かい程大きい値を示している。
106V／ｍとなる40ボルト電圧印加時のID劣化特性
を見ると電極間距離が短かい程劣化が小さくなつ
ている。また、絶縁破壊電界強度を見ても電極間
距離ｄが短かい程大きい値を示している。
一方、被着膜厚の均一性の面から電極間距離を
見た場合、近づき過ぎるとプラズマ放電が電極中
央部または電極外周附近に集中し、不均一な状態
になるので、必要とされる均一性及びその面積に
よつて最小電極距離は異なるが普通15mm前後が望
ましい。なお、原料ガスのほかに希釈ガスを用い
るが、この希釈ガスの種類及び混合比を最適化す
ればさらに最小電極距離は小さくなる。
見た場合、近づき過ぎるとプラズマ放電が電極中
央部または電極外周附近に集中し、不均一な状態
になるので、必要とされる均一性及びその面積に
よつて最小電極距離は異なるが普通15mm前後が望
ましい。なお、原料ガスのほかに希釈ガスを用い
るが、この希釈ガスの種類及び混合比を最適化す
ればさらに最小電極距離は小さくなる。
実施例 ２
原料ガスの他にキヤリアガスとして主にN2を
使用する場合について述べる。混合ガス成分比
は、SiH4：NH3：N2＝２：９：25であり、基板
温度320℃高周波電極単位面積当り13.56MHzの高
周波電源実効電力0.2W／cm2、絶縁膜厚約4500Å
のゲート絶縁膜を形成する。実施例１と同様な測
定方法による結果を第７図〜第１０図に示す。第
７図、第８図に示すとおり、Eopt/g、屈折率とも
に実施例１と同じ傾向にあり、電極間距離ｄが短
かいほど膜質が優れているこを説明している。ま
た実施例１と同様にゲート・ドレイン両電極に電
圧印加し、ゲート絶縁膜内に電子を強制注入させ
飽和電流値劣化を測定した結果を第９図に示す。
実施例１の場合と同様の理由で、ゲート絶縁膜
4500Å内電界強度が約１×106V／ｍとなる45ボ
ルトあたりの電圧印加時のID劣化特性を見ると、
電極間距離が20mmぐらいから電気的特性の劣化が
始まり、28mmでは大きく劣化している。
使用する場合について述べる。混合ガス成分比
は、SiH4：NH3：N2＝２：９：25であり、基板
温度320℃高周波電極単位面積当り13.56MHzの高
周波電源実効電力0.2W／cm2、絶縁膜厚約4500Å
のゲート絶縁膜を形成する。実施例１と同様な測
定方法による結果を第７図〜第１０図に示す。第
７図、第８図に示すとおり、Eopt/g、屈折率とも
に実施例１と同じ傾向にあり、電極間距離ｄが短
かいほど膜質が優れているこを説明している。ま
た実施例１と同様にゲート・ドレイン両電極に電
圧印加し、ゲート絶縁膜内に電子を強制注入させ
飽和電流値劣化を測定した結果を第９図に示す。
実施例１の場合と同様の理由で、ゲート絶縁膜
4500Å内電界強度が約１×106V／ｍとなる45ボ
ルトあたりの電圧印加時のID劣化特性を見ると、
電極間距離が20mmぐらいから電気的特性の劣化が
始まり、28mmでは大きく劣化している。
また第１０図に示すように実施例１と同様の理
由で絶縁破壊電界強度においても電極間距離が短
かい程耐圧がよい。
由で絶縁破壊電界強度においても電極間距離が短
かい程耐圧がよい。
一方、披着膜厚の均一性の面から電極間距離を
見た場合、12mm未満の関係では、プラズマ放電が
電極中央部または電極外周附近に集中し、不均一
な状態になり、12mm以上が望ましい。
見た場合、12mm未満の関係では、プラズマ放電が
電極中央部または電極外周附近に集中し、不均一
な状態になり、12mm以上が望ましい。
以上より、絶縁膜膜質に大きな影響を与える電
極間距離の制限は20mm以下ということになる。尚
キヤリアガスとしてN2とH2を主に使用した場
合、膜質及び、プラズマ放電状態は、H2を使用
した実施例１の測定結果とN2を使用した実施例
２の測定結果の中間の特性を示す測定結果が得ら
れた。
極間距離の制限は20mm以下ということになる。尚
キヤリアガスとしてN2とH2を主に使用した場
合、膜質及び、プラズマ放電状態は、H2を使用
した実施例１の測定結果とN2を使用した実施例
２の測定結果の中間の特性を示す測定結果が得ら
れた。
また、He、Arなどのガスをさらに少量加えた
場合も、ほぼ同じ結果が得られた。
場合も、ほぼ同じ結果が得られた。
発明の効果
以上説明してきたように容量結合型高周波グロ
ー放電を用いた製造装置の電極間距離を20mm以下
とすることにより、電気的特性の優れた耐圧の高
い高性能絶縁膜を形成できる。
ー放電を用いた製造装置の電極間距離を20mm以下
とすることにより、電気的特性の優れた耐圧の高
い高性能絶縁膜を形成できる。
第１図は容量結合型高周波グロー放電装置の簡
略断面図、第２図は、電圧印加実験に使用した
MIS型トランジスタの断面図、第３図、第７図
は、第１図における電極間距離を、16、20、24、
28mmと変化させたときの絶縁膜のエネルギギヤツ
プを示す図、第４図、第８図は、第１図における
電極間距離ｄを、16、20、24、28mmと変化させた
ときの絶縁膜の屈折率を示す図、第５図、第９図
は、第２図の構造をしたMIS型トランジスタにお
いて、ゲート・ドレイン両電極に電圧印加した後
のドレイン電流の減少量をグラフにプロツトした
図、第６図、第１０図は、評価したい絶縁膜単層
の絶縁破壊電界強度を示す図である。 ａ……グロー放電室、ｂ……高周波電極、ｃ…
…基板ホルダ、１……ガラス基板、２……ゲート
電極、３……ゲート絶縁膜、４……水素化非晶質
シリコン。
略断面図、第２図は、電圧印加実験に使用した
MIS型トランジスタの断面図、第３図、第７図
は、第１図における電極間距離を、16、20、24、
28mmと変化させたときの絶縁膜のエネルギギヤツ
プを示す図、第４図、第８図は、第１図における
電極間距離ｄを、16、20、24、28mmと変化させた
ときの絶縁膜の屈折率を示す図、第５図、第９図
は、第２図の構造をしたMIS型トランジスタにお
いて、ゲート・ドレイン両電極に電圧印加した後
のドレイン電流の減少量をグラフにプロツトした
図、第６図、第１０図は、評価したい絶縁膜単層
の絶縁破壊電界強度を示す図である。 ａ……グロー放電室、ｂ……高周波電極、ｃ…
…基板ホルダ、１……ガラス基板、２……ゲート
電極、３……ゲート絶縁膜、４……水素化非晶質
シリコン。
Claims (1)
- 【特許請求の範囲】 １ グロー放電室と、前記グロー放電室内に対向
して配置された高周波電極および基板ホルダを有
し、前記グロー放電室内にガスが供給されるよう
に構成された容量結合型高周波グロー放電装置を
用いて窒化ケイ素膜または酸化窒化ケイ素膜を形
成するに際し、前記高周波電極と基板ホルダとの
電極間距離を20mm未満とすることを特徴とする絶
縁膜の製造方法。 ２ ケイ素原子を含むガスおよび窒素原子を含む
ガス（N2を除く）を使用する窒化ケイ素膜又は
前記二種のガスとN2Oなど酸素原子を含むガス
を使用する窒化酸化ケイ素膜の形成に際し、前記
二種のガス以外にH2を主に使用することを特徴
とする特許請求の範囲第１項に記載の絶縁膜の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058758A JPS60204880A (ja) | 1984-03-27 | 1984-03-27 | 絶縁膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058758A JPS60204880A (ja) | 1984-03-27 | 1984-03-27 | 絶縁膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204880A JPS60204880A (ja) | 1985-10-16 |
| JPH0533306B2 true JPH0533306B2 (ja) | 1993-05-19 |
Family
ID=13093433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59058758A Granted JPS60204880A (ja) | 1984-03-27 | 1984-03-27 | 絶縁膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60204880A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309975A (ja) * | 1988-06-08 | 1989-12-14 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
| JP2700208B2 (ja) * | 1988-09-08 | 1998-01-19 | 住友電気工業株式会社 | 薄膜形成法 |
| JP2719184B2 (ja) * | 1989-04-06 | 1998-02-25 | 住友電気工業株式会社 | 薄膜形成法 |
| JP2719183B2 (ja) * | 1989-04-06 | 1998-02-25 | 住友電気工業株式会社 | 薄膜形成装置 |
| EP0608633B1 (en) * | 1993-01-28 | 1999-03-03 | Applied Materials, Inc. | Method for multilayer CVD processing in a single chamber |
| JP2752582B2 (ja) * | 1994-05-20 | 1998-05-18 | 株式会社フロンテック | 電子素子及びその製造方法 |
| US5665640A (en) * | 1994-06-03 | 1997-09-09 | Sony Corporation | Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor |
-
1984
- 1984-03-27 JP JP59058758A patent/JPS60204880A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60204880A (ja) | 1985-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884035B2 (en) | Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface | |
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| KR100335135B1 (ko) | 실리콘산화막의 성막방법 및 박막트랜지스터의 제조방법 | |
| US6878967B2 (en) | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus | |
| US20110095402A1 (en) | Gate dielectric film with controlled structural and physical properties over a large surface area substrate | |
| JPH0533306B2 (ja) | ||
| Batey et al. | Plasma-enhanced CVD of high quality insulating films | |
| KR19980038871A (ko) | 유사다이아몬드를 이용한 박막 트랜지스터 및 그의 제조방법 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| US6441466B1 (en) | Method and apparatus for reducing fixed charge in semiconductor device layers | |
| JPH0351094B2 (ja) | ||
| Miyashita et al. | Dependence of thin film transistor characteristics on the deposition conditions of silicon nitride and amorphous silicon | |
| Jung et al. | Electrical properties of ultra-thin oxynitrided layer using N2O plasma in inductively coupled plasma chemical vapor deposition for non-volatile memory on glass | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JP3340407B2 (ja) | 絶縁被膜および半導体装置 | |
| JP3340429B2 (ja) | 半導体装置 | |
| JP3340406B2 (ja) | 半導体装置の作製方法 | |
| JP3120079B2 (ja) | 絶縁被膜および半導体装置 | |
| JP3340425B2 (ja) | 半導体装置の作製方法 | |
| KR0165579B1 (ko) | 비정질 실리콘 박막트랜지스터 및 그 제조방법 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| WO2022073176A1 (en) | Plasma-enhanced chemical vapor deposition processes for depositing passivation films on microelectronic structures | |
| JPS6215857A (ja) | 電界効果トランジスタの製造方法 | |
| JP3367946B2 (ja) | 半導体装置の作製方法 | |
| JPH05145074A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |