JPH05333109A - 空き入力端子検出回路 - Google Patents
空き入力端子検出回路Info
- Publication number
- JPH05333109A JPH05333109A JP4079686A JP7968692A JPH05333109A JP H05333109 A JPH05333109 A JP H05333109A JP 4079686 A JP4079686 A JP 4079686A JP 7968692 A JP7968692 A JP 7968692A JP H05333109 A JPH05333109 A JP H05333109A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pulse
- reference voltage
- signal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005259 measurement Methods 0.000 claims abstract description 5
- 230000000630 rising effect Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＣＭＯＳ系ディジタルＩＣにおける空き入力端
子を自動的に判定し、判定結果を記憶して、作業の効率
化をはかる空き入力端子検出回路を提供する。 【構成】ＩＣの多数の空き入力端子を検出する空き入力
端子検出回路において、複数の被試験入力端子のうちの
１個の端子を選択する入力選択部１０１とこの入力選択
部の出力信号を計測に適した信号レベルに変換する入力
電圧変換部１０２と、この入力電圧変換部の出力信号の
上限と下限を規定する上限基準電圧発生部１０３及び下
限基準電圧発生部１０４と、信号レベルを入力し上限基
準電圧発生部から発生する上限基準電圧と比較し上限を
越えていた場合にパルスを出力する第１の比較部１０５
と、前記信号レベルを入力し前記下限基準電圧発生部か
ら発生する下限基準電圧と比較し下限を越えていない場
合にパルスを出力する第２の比較部１０６とを有する。
子を自動的に判定し、判定結果を記憶して、作業の効率
化をはかる空き入力端子検出回路を提供する。 【構成】ＩＣの多数の空き入力端子を検出する空き入力
端子検出回路において、複数の被試験入力端子のうちの
１個の端子を選択する入力選択部１０１とこの入力選択
部の出力信号を計測に適した信号レベルに変換する入力
電圧変換部１０２と、この入力電圧変換部の出力信号の
上限と下限を規定する上限基準電圧発生部１０３及び下
限基準電圧発生部１０４と、信号レベルを入力し上限基
準電圧発生部から発生する上限基準電圧と比較し上限を
越えていた場合にパルスを出力する第１の比較部１０５
と、前記信号レベルを入力し前記下限基準電圧発生部か
ら発生する下限基準電圧と比較し下限を越えていない場
合にパルスを出力する第２の比較部１０６とを有する。
Description
【０００１】
【産業上の利用分野】本発明は空き入力端子検出回路に
関し、特にＣＭＯＳ系論理処理ＩＣの空き入力端子の検
査する必要のある検査等に使用する空き入力端子検出回
路に関する。
関し、特にＣＭＯＳ系論理処理ＩＣの空き入力端子の検
査する必要のある検査等に使用する空き入力端子検出回
路に関する。
【０００２】
【従来の技術】従来、この種の空き入力端子検出回路は
図４に示すように、多端子を有するＩＣ端子部２０３の
一端子を接触子等で接続し、入力信号２００の有無を検
出するために測定に便利な電圧に変換する入力電圧変換
部１０２と、波形観測器２０２とから構成されている。
今入力信号２００が図４（ｂ）に示すＯＶと５Ｖの電圧
を有するある同期のパルスの場合に、入力電圧変換部１
０２はパルス電圧ＯＶの時点では＋５Ｖの電源電圧はＲ
１を通して短絡され、ＯＶが出力される。パルス電圧＋
５Ｖの時点では電源電圧＋５Ｖが出力され、波形観測器
２０２でパルスを目視でき伝用端子と判定する。一方空
き端子の場合には入力信号２００がないので例えばＲ１
＝Ｒ２とすれば２．５Ｖの直流を目視でき空き端子と判
定していた。
図４に示すように、多端子を有するＩＣ端子部２０３の
一端子を接触子等で接続し、入力信号２００の有無を検
出するために測定に便利な電圧に変換する入力電圧変換
部１０２と、波形観測器２０２とから構成されている。
今入力信号２００が図４（ｂ）に示すＯＶと５Ｖの電圧
を有するある同期のパルスの場合に、入力電圧変換部１
０２はパルス電圧ＯＶの時点では＋５Ｖの電源電圧はＲ
１を通して短絡され、ＯＶが出力される。パルス電圧＋
５Ｖの時点では電源電圧＋５Ｖが出力され、波形観測器
２０２でパルスを目視でき伝用端子と判定する。一方空
き端子の場合には入力信号２００がないので例えばＲ１
＝Ｒ２とすれば２．５Ｖの直流を目視でき空き端子と判
定していた。
【０００３】
【発明が解決しようとする課題】この従来の空き入力端
子検出回路では、人為的操作により一端ずつ検査が進め
られ、特に入力信号は測定用プローブ等を直接人間がＩ
Ｃの端子に当てる事で与えられ、また空き入力端子であ
るか否かの判定は測定器の観測波形を見ながら目視によ
り１点ずつ判定していたので、数百から数千もの端子の
場合には多大な労力と時間、そして単純作業の繰り返し
から生ずるミスが増えるという欠点があった。
子検出回路では、人為的操作により一端ずつ検査が進め
られ、特に入力信号は測定用プローブ等を直接人間がＩ
Ｃの端子に当てる事で与えられ、また空き入力端子であ
るか否かの判定は測定器の観測波形を見ながら目視によ
り１点ずつ判定していたので、数百から数千もの端子の
場合には多大な労力と時間、そして単純作業の繰り返し
から生ずるミスが増えるという欠点があった。
【０００４】
【課題を解決するための手段】本発明の空き入力端子検
出回路は、ＩＣの多数の空き入力端子を検出するため
に、ある周期のくり返しパルス信号のなしありで空き端
子のありなしを判定する空き入力端子検出回路におい
て、複数の被試験入力端子のうちの１個の端子を選択す
る入力選択部と、この入力選択部の出力信号を計測に適
した信号レベルに変換する入力電圧変換部と、この入力
電圧変換部の出力信号の上限と下限を規定する上限基準
電圧発生部及び下限基準電圧発生部と、前記信号レベル
を入力し前記上限基準電圧発生部から発生する上限基準
電圧と比較し上限を越えていた場合にパルスを出力する
第１の比較部と、前記信号レベルを入力し前記下限基準
電圧発生部から発生する下限基準電圧と比較し下限を越
えていない場合にパルスを出力する第２の比較部と、前
記第１および第２の出力パルスの立上りでトリガパルス
を出力する立上りパルス発生部と、前記立上りパルス信
号の無い場合にのみ空き入力端子のある旨を表示する表
示部と、前記立上りパルス信号のありなしの情報を記憶
するメモリと、前記入力選択部に切り替え情報を与え、
かつ前記メモリに蓄積するためのアドレス信号を与える
制御部とを有する。
出回路は、ＩＣの多数の空き入力端子を検出するため
に、ある周期のくり返しパルス信号のなしありで空き端
子のありなしを判定する空き入力端子検出回路におい
て、複数の被試験入力端子のうちの１個の端子を選択す
る入力選択部と、この入力選択部の出力信号を計測に適
した信号レベルに変換する入力電圧変換部と、この入力
電圧変換部の出力信号の上限と下限を規定する上限基準
電圧発生部及び下限基準電圧発生部と、前記信号レベル
を入力し前記上限基準電圧発生部から発生する上限基準
電圧と比較し上限を越えていた場合にパルスを出力する
第１の比較部と、前記信号レベルを入力し前記下限基準
電圧発生部から発生する下限基準電圧と比較し下限を越
えていない場合にパルスを出力する第２の比較部と、前
記第１および第２の出力パルスの立上りでトリガパルス
を出力する立上りパルス発生部と、前記立上りパルス信
号の無い場合にのみ空き入力端子のある旨を表示する表
示部と、前記立上りパルス信号のありなしの情報を記憶
するメモリと、前記入力選択部に切り替え情報を与え、
かつ前記メモリに蓄積するためのアドレス信号を与える
制御部とを有する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２，図３
は測定時の各部の波形図である。図１において入力選択
部１０１は複数の被試験端子１〜Ｎからの信号を制御部
１１０の選択信号を受けて順次出力を切り替える入力選
択部である。複数の被試験端子への接続はＩＣクリップ
の利用やデバイス検査用テスターのピンへの接続等が想
定される。入力電圧変換部１０２は従来例と同様に直流
電圧＋５Ｖが付加され抵抗Ｒ１，Ｒ２を備えている。入
力パルスありとなしの場合の出力電圧も従来例と同様で
ある。この出力は比較部１０５，１０６に入力される。
一方パルスのあり又はパルスなしの上限下限のしきい値
電圧を発生する上限基準電圧発生部１０３，下限基準電
圧発生部を１０４を備えている。比較部１０５，１０６
はそれぞれ上限、下限のしきい値電圧を入力し、入力さ
れるパルスのありなしを判定する。ここで下限基準電圧
発生部１０４はパルスがないにもかからわらず、雑音等
により見かけ上パルスありと判定するのを防止するため
に下限しきい値を設けている。立上りパルス発生部１０
７は比較部１０５，１０６のそれぞれのパルス出力信号
の立上りを検出してトリガパルスを発生する。したがっ
てパルスなしの場合には特にパルスを出力しない。表示
パルス変換部１０８は、このトリガパルスを受けて表示
部１０９およびメモリ１１１に空き端子情報を入力する
ために最適なパルス幅に変換する。制御部１１０は被試
験端子１〜Ｎの選択信号と、これに同期したアドレス信
号をメモリ１１１に送出する。
る。図１は本発明の一実施例のブロック図、図２，図３
は測定時の各部の波形図である。図１において入力選択
部１０１は複数の被試験端子１〜Ｎからの信号を制御部
１１０の選択信号を受けて順次出力を切り替える入力選
択部である。複数の被試験端子への接続はＩＣクリップ
の利用やデバイス検査用テスターのピンへの接続等が想
定される。入力電圧変換部１０２は従来例と同様に直流
電圧＋５Ｖが付加され抵抗Ｒ１，Ｒ２を備えている。入
力パルスありとなしの場合の出力電圧も従来例と同様で
ある。この出力は比較部１０５，１０６に入力される。
一方パルスのあり又はパルスなしの上限下限のしきい値
電圧を発生する上限基準電圧発生部１０３，下限基準電
圧発生部を１０４を備えている。比較部１０５，１０６
はそれぞれ上限、下限のしきい値電圧を入力し、入力さ
れるパルスのありなしを判定する。ここで下限基準電圧
発生部１０４はパルスがないにもかからわらず、雑音等
により見かけ上パルスありと判定するのを防止するため
に下限しきい値を設けている。立上りパルス発生部１０
７は比較部１０５，１０６のそれぞれのパルス出力信号
の立上りを検出してトリガパルスを発生する。したがっ
てパルスなしの場合には特にパルスを出力しない。表示
パルス変換部１０８は、このトリガパルスを受けて表示
部１０９およびメモリ１１１に空き端子情報を入力する
ために最適なパルス幅に変換する。制御部１１０は被試
験端子１〜Ｎの選択信号と、これに同期したアドレス信
号をメモリ１１１に送出する。
【０００６】次に各部の動作を図２，図３の波形図によ
り説明する。図２は空き入力端子を検出している場合
で、入力電圧変換部１０２のＲ１＝Ｒ２であれば５Ｖの
電源電圧に対し２．５Ｖの直流値で落ちつきパルス波形
は現れない。例えば前述の上限基準電圧と下限基準電圧
をそれぞれ２．５Ｖ±０．５Ｖ程度に設定しておけば基
準値を越えるものは無く立上りパルス発生部１０７の出
力を存在しない。図３は試験端子が空き入力端子で無い
場合で、動作状態であれば何らかのパルス信号がくる事
を利用している。第１パルスと第２パルスが基準値を越
えたことを示す比較部１０５，１０６の出力信号から立
上りパルス発生部１０７のように越えた事を示すトリガ
パルスに変換し出力する。立上りパルス発生部１０７で
は被試験端子が５ＶまたはＯＶに固定されている場合も
想定して、比較部１０５，１０６の何れかがある電圧に
固定された場合も基準値を越えていると判断し、周期的
なトリガパルスを出力するように工夫してある。表示パ
ルス変換部１０８は最大周期より長い時定数を持つワン
シュット回路等によりトリガパルスにより再トリガされ
出力が表示に適した連続信号となるように設定する。し
たがって空き入力端子を検出し、トリガの無い場合にの
み表示パルス変換部１０８の出力には連続パルス信号が
出なくなる。表示部１０９は前述の連続信号が無い場合
にのみ空き入力端子を検出した旨を表示する。メモリ１
１１は制御部１１０からの出力をアドレス値として表示
パルス変換部１０８の結果をメモリ蓄える。メモリ１１
１を設ける事により空き入力端子検出結果を蓄えてお
き、後でまとめて検証する事で作業効率をあげるだけで
なく記録紙への打ち出しや自動検査にも柔軟に対応でき
る要素を備えている。ちなみに従来同様の１端子ずつの
確認も制御部１１０の制御信号を固定する事により用意
に実現可能である。
り説明する。図２は空き入力端子を検出している場合
で、入力電圧変換部１０２のＲ１＝Ｒ２であれば５Ｖの
電源電圧に対し２．５Ｖの直流値で落ちつきパルス波形
は現れない。例えば前述の上限基準電圧と下限基準電圧
をそれぞれ２．５Ｖ±０．５Ｖ程度に設定しておけば基
準値を越えるものは無く立上りパルス発生部１０７の出
力を存在しない。図３は試験端子が空き入力端子で無い
場合で、動作状態であれば何らかのパルス信号がくる事
を利用している。第１パルスと第２パルスが基準値を越
えたことを示す比較部１０５，１０６の出力信号から立
上りパルス発生部１０７のように越えた事を示すトリガ
パルスに変換し出力する。立上りパルス発生部１０７で
は被試験端子が５ＶまたはＯＶに固定されている場合も
想定して、比較部１０５，１０６の何れかがある電圧に
固定された場合も基準値を越えていると判断し、周期的
なトリガパルスを出力するように工夫してある。表示パ
ルス変換部１０８は最大周期より長い時定数を持つワン
シュット回路等によりトリガパルスにより再トリガされ
出力が表示に適した連続信号となるように設定する。し
たがって空き入力端子を検出し、トリガの無い場合にの
み表示パルス変換部１０８の出力には連続パルス信号が
出なくなる。表示部１０９は前述の連続信号が無い場合
にのみ空き入力端子を検出した旨を表示する。メモリ１
１１は制御部１１０からの出力をアドレス値として表示
パルス変換部１０８の結果をメモリ蓄える。メモリ１１
１を設ける事により空き入力端子検出結果を蓄えてお
き、後でまとめて検証する事で作業効率をあげるだけで
なく記録紙への打ち出しや自動検査にも柔軟に対応でき
る要素を備えている。ちなみに従来同様の１端子ずつの
確認も制御部１１０の制御信号を固定する事により用意
に実現可能である。
【０００７】
【発明の効果】以上説明したように本発明は、入力選択
部と制御部とで選択し自動的に切り替えていく事によ
り、作業の効率化がはかられる。また、基準電圧発生器
と比較器を設ける事により、従来、オシロスコープ等に
より目視によって判定していたパルスの有無を、瞬時に
判別でき、判定に要する検査時間が短縮される。また、
メモリ等に書き込む機能を有しているのでメモリ内の情
報を有効に利用する事で記録紙への打ち出しや、結果検
証等に利用できる多くの効果がある。
部と制御部とで選択し自動的に切り替えていく事によ
り、作業の効率化がはかられる。また、基準電圧発生器
と比較器を設ける事により、従来、オシロスコープ等に
より目視によって判定していたパルスの有無を、瞬時に
判別でき、判定に要する検査時間が短縮される。また、
メモリ等に書き込む機能を有しているのでメモリ内の情
報を有効に利用する事で記録紙への打ち出しや、結果検
証等に利用できる多くの効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の各部の波形図である。
【図３】本実施例の各部の波形図である。
【図４】従来例のブロック図である。
１０１ 入力選択部 １０２ 入力電圧変換部 １０３ 上限基準電圧発生部 １０４ 下限基準電圧発生部 １０５，１０６ 比較部 １０７ 立上りパルス発生部 １０８ 表示パルス変換部 １０９ 表示部 １１０ 制御部 １１１ メモリ ２０２ 波形観測器 ２０３ ＩＣ端子部
Claims (2)
- 【請求項１】 ＩＣの多数の空き入力端子を検出するた
めに、ある周期のくり返しパルス信号のなしありで空き
端子のありなしを判定する空き入力端子検出回路におい
て、複数の被試験入力端子のうちの１個の端子を選択す
る入力選択部と、この入力選択部の出力信号を計測に適
した信号レベルに変換する入力電圧変換部と、この入力
電圧変換部の出力信号の上限と下限を規定する上限基準
電圧発生部及び下限基準電圧発生部と、前記信号レベル
を入力し前記上限基準電圧発生部から発生する上限基準
電圧と比較し上限を越えていた場合にパルスを出力する
第１の比較部と、前記信号レベルを入力し前記下限基準
電圧発生部から発生する下限基準電圧と比較し下限を越
えていない場合にパルスを出力する第２の比較部と、前
記第１および第２の出力パルスの立上りでトリガパルス
を出力する立上りパルス発生部と、前記立上りパルス信
号の無い場合にのみ空き入力端子のある旨を表示する表
示部と、前記立上りパルス信号のありなしの情報を記憶
するメモリと、前記入力選択部に切り替え情報を与え、
かつ前記メモリに蓄積するためのアドレス信号を与える
制御部とを有することを特徴とする空き入力端子検出回
路。 - 【請求項２】 前記第２の比較部に対する下限基準電圧
の設定値が前記パルス信号の０レベル時に重畳される雑
音レベルより少なくとも高く設定されていることを特徴
とする請求項１記載の空き入力端子検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4079686A JPH05333109A (ja) | 1992-04-01 | 1992-04-01 | 空き入力端子検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4079686A JPH05333109A (ja) | 1992-04-01 | 1992-04-01 | 空き入力端子検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05333109A true JPH05333109A (ja) | 1993-12-17 |
Family
ID=13697094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4079686A Withdrawn JPH05333109A (ja) | 1992-04-01 | 1992-04-01 | 空き入力端子検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05333109A (ja) |
-
1992
- 1992-04-01 JP JP4079686A patent/JPH05333109A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004031785A1 (ja) | ジッタ測定装置、及び試験装置 | |
| EP0023708A1 (en) | Overvoltage analyzer | |
| US7079060B2 (en) | Test circuit for evaluating characteristic of analog signal of device | |
| JPH05333109A (ja) | 空き入力端子検出回路 | |
| US5471136A (en) | Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit | |
| US5001363A (en) | Circuit for measuring rotary shaft off-sets | |
| WO2004081949A1 (ja) | Dc試験装置及び半導体試験装置 | |
| JP4156105B2 (ja) | Ｉｃ試験装置 | |
| US6445207B1 (en) | IC tester and IC test method | |
| JPH0633701Y2 (ja) | オートレンジ回路 | |
| JPS592348B2 (ja) | パルス応答波形の測定方式 | |
| JP3180435B2 (ja) | 液晶駆動ドライバｉｃ試験装置 | |
| US6253341B1 (en) | IC test system | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| JPH0580093A (ja) | 電子回路のインピーダンス検査装置 | |
| JPH05346454A (ja) | Ｌｓｉ試験装置 | |
| JP2882413B2 (ja) | 平均値の高速良否判定装置 | |
| JP4502448B2 (ja) | Ｉｃ試験装置における電圧発生器の校正方法・電圧発生器の校正装置 | |
| KR0178694B1 (ko) | 디스플레이 엘이디 동작상태 검사장치 | |
| JP3469369B2 (ja) | 電気計測器 | |
| SU1005297A1 (ru) | Устройство дл измерени и контрол параметров аналого-цифровых преобразователей | |
| JPH0673227B2 (ja) | 磁気デイスク特性測定装置 | |
| JP2846383B2 (ja) | 集積回路試験装置 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JPH0629722Y2 (ja) | Ａｅ計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |