JPH05333810A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH05333810A JPH05333810A JP4138748A JP13874892A JPH05333810A JP H05333810 A JPH05333810 A JP H05333810A JP 4138748 A JP4138748 A JP 4138748A JP 13874892 A JP13874892 A JP 13874892A JP H05333810 A JPH05333810 A JP H05333810A
- Authority
- JP
- Japan
- Prior art keywords
- stretch
- line
- raster
- display
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】本発明の目的はストレッチ表示機能を有する表
示制御装置において、所定の解像度の表示モードを異な
る解像度のディスプレイ用にストレッチ処理するとき
に、ストレッチ位置を任意に設定できるようにして、常
に安定した表示画面を実現することにある。 【構成】ストレッチ制御回路１５は、文字表示モード時
にラスタカウンタ１０からのカウント値とレジスタ１４
に任意にセットされたラスタ位置とが一致するラスタに
位置に対してラスタストレッチ処理を実行する。また、
グラフィックモード時にラインストレッチカウンタ１１
からのカウント値とレジスタ１４に任意にセットされた
ライン位置とが一致するライン位置に対してラインスト
レッチ処理を実行する。
示制御装置において、所定の解像度の表示モードを異な
る解像度のディスプレイ用にストレッチ処理するとき
に、ストレッチ位置を任意に設定できるようにして、常
に安定した表示画面を実現することにある。 【構成】ストレッチ制御回路１５は、文字表示モード時
にラスタカウンタ１０からのカウント値とレジスタ１４
に任意にセットされたラスタ位置とが一致するラスタに
位置に対してラスタストレッチ処理を実行する。また、
グラフィックモード時にラインストレッチカウンタ１１
からのカウント値とレジスタ１４に任意にセットされた
ライン位置とが一致するライン位置に対してラインスト
レッチ処理を実行する。
Description
【０００１】
【産業上の利用分野】本発明は、ストレッチ表示機能を
有する表示制御装置に関する。
有する表示制御装置に関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータ等の表示
制御方式として、複数の解像度（画面のライン数）で動
作するＣＲＴディスプレイの表示モードを、解像度が固
定した液晶ディスプレイ等のフラット・パネル・ディス
プレイ（ＦＰＤ）で動作させるためのストレッチ表示機
能が周知である。
制御方式として、複数の解像度（画面のライン数）で動
作するＣＲＴディスプレイの表示モードを、解像度が固
定した液晶ディスプレイ等のフラット・パネル・ディス
プレイ（ＦＰＤ）で動作させるためのストレッチ表示機
能が周知である。
【０００３】ストレッチ表示機能を有する表示制御装置
は、ＣＲＴディスプレイの表示制御を行なう信号をその
まま使用してＦＰＤの表示制御を実行するものであり、
例えばＣＲＴディスプレイの３５０ラインの表示モード
を、４８０ラインのＦＰＤで動作させる制御を行なう。
は、ＣＲＴディスプレイの表示制御を行なう信号をその
まま使用してＦＰＤの表示制御を実行するものであり、
例えばＣＲＴディスプレイの３５０ラインの表示モード
を、４８０ラインのＦＰＤで動作させる制御を行なう。
【０００４】ストレッチ表示機能は、各種の表示モード
を解像度の異なるディスプレイに表示するときに、所定
のラインに対して同一表示内容を次のラインに表示させ
て表示数を伸ばし、見掛け上の文字や図形の表示状態を
等しくさせる機能である。
を解像度の異なるディスプレイに表示するときに、所定
のラインに対して同一表示内容を次のラインに表示させ
て表示数を伸ばし、見掛け上の文字や図形の表示状態を
等しくさせる機能である。
【０００５】具体的には、ＣＲＴディスプレイの３５０
ラインの表示モードを４８０ラインのＦＰＤで動作させ
る場合に、１３０ライン分が余分になるため、この１３
０ライン分に対するストレッチ処理が実行される。即
ち、例えば英数字の文字表示モードにおいて、１文字
（１キャラクタ）が８×１４ラスタで、２５行の３５０
ラインの表示モードでは、３，６，１０，１３のラスタ
位置でストレッチ処理を行なう。これにより、１文字を
１８ラスタとし、２５行で４５０ラインと３０ライン分
のブランキングにより４８０ラインの表示モードを実現
することができる。
ラインの表示モードを４８０ラインのＦＰＤで動作させ
る場合に、１３０ライン分が余分になるため、この１３
０ライン分に対するストレッチ処理が実行される。即
ち、例えば英数字の文字表示モードにおいて、１文字
（１キャラクタ）が８×１４ラスタで、２５行の３５０
ラインの表示モードでは、３，６，１０，１３のラスタ
位置でストレッチ処理を行なう。これにより、１文字を
１８ラスタとし、２５行で４５０ラインと３０ライン分
のブランキングにより４８０ラインの表示モードを実現
することができる。
【０００６】
【発明が解決しようとする課題】従来のストレッチ表示
機能を有する表示制御装置により、所定の解像度の表示
モードを異なる解像度のディスプレイ用にストレッチ処
理することができる。しかしながら、ストレッチ表示処
理を実行してストレッチ画面を表示する場合に、ストレ
ッチするライン（ラスタ）は予め設定される位置に固定
である。このため、例えば複数のテキスト画面を重ねて
表示するような場合に、表示画面上において均一に重な
らないような状態が発生することがあるため、ストレッ
チ処理により必ずしも要望する安定した表示画面を得る
ことができないことがある。
機能を有する表示制御装置により、所定の解像度の表示
モードを異なる解像度のディスプレイ用にストレッチ処
理することができる。しかしながら、ストレッチ表示処
理を実行してストレッチ画面を表示する場合に、ストレ
ッチするライン（ラスタ）は予め設定される位置に固定
である。このため、例えば複数のテキスト画面を重ねて
表示するような場合に、表示画面上において均一に重な
らないような状態が発生することがあるため、ストレッ
チ処理により必ずしも要望する安定した表示画面を得る
ことができないことがある。
【０００７】本発明の目的は、ストレッチ表示機能を有
する表示制御装置において、所定の解像度の表示モード
を異なる解像度のディスプレイ用にストレッチ処理する
ときに、ストレッチ位置を任意に設定できるようにし
て、常に安定した表示画面を実現することにある。
する表示制御装置において、所定の解像度の表示モード
を異なる解像度のディスプレイ用にストレッチ処理する
ときに、ストレッチ位置を任意に設定できるようにし
て、常に安定した表示画面を実現することにある。
【０００８】
【課題を解決するための手段】本発明は、複数種のディ
スプレイを制御し、第１の解像度で動作する表示モード
を異なる第２の解像度で動作させるストレッチ表示機能
を有する表示制御装置において、文字表示モード時に第
２の解像度に応じて指定されたラスタ位置に対するラス
タストレッチ処理を実行するラスタストレッチ制御手段
およびグラフィックモード時に第２の解像度に応じて指
定されたライン位置に対するラインストレッチ処理を実
行するラインストレッチ制御手段を有する装置である。
スプレイを制御し、第１の解像度で動作する表示モード
を異なる第２の解像度で動作させるストレッチ表示機能
を有する表示制御装置において、文字表示モード時に第
２の解像度に応じて指定されたラスタ位置に対するラス
タストレッチ処理を実行するラスタストレッチ制御手段
およびグラフィックモード時に第２の解像度に応じて指
定されたライン位置に対するラインストレッチ処理を実
行するラインストレッチ制御手段を有する装置である。
【０００９】また、本発明は、指定されたラスタ位置お
よび指定されたライン位置をセットするレジスタ手段、
文字表示モード時にラスタカウンタ手段からのカウント
値と指定されたラスタ位置とが一致するラスタに対する
ラスタストレッチ処理を実行するラスタストレッチ制御
手段およびグラフィックモード時にラインカウンタ手段
からのカウント値と指定されたライン位置とが一致する
ラインに対するラインストレッチ処理を実行するライン
ストレッチ制御手段を有する装置である。
よび指定されたライン位置をセットするレジスタ手段、
文字表示モード時にラスタカウンタ手段からのカウント
値と指定されたラスタ位置とが一致するラスタに対する
ラスタストレッチ処理を実行するラスタストレッチ制御
手段およびグラフィックモード時にラインカウンタ手段
からのカウント値と指定されたライン位置とが一致する
ラインに対するラインストレッチ処理を実行するライン
ストレッチ制御手段を有する装置である。
【００１０】
【作用】本発明では、ラスタストレッチ制御手段は、文
字表示モード時にラスタカウンタ手段からのカウント値
とレジスタ手段にセットされたラスタ位置とが一致する
ラスタに対するラスタストレッチ処理を実行する。ライ
ンストレッチ制御手段は、グラフィックモード時にライ
ンカウンタ手段からのカウント値とレジスタ手段にセッ
トされたライン位置とが一致するラインに対するライン
ストレッチ処理を実行する。
字表示モード時にラスタカウンタ手段からのカウント値
とレジスタ手段にセットされたラスタ位置とが一致する
ラスタに対するラスタストレッチ処理を実行する。ライ
ンストレッチ制御手段は、グラフィックモード時にライ
ンカウンタ手段からのカウント値とレジスタ手段にセッ
トされたライン位置とが一致するラインに対するライン
ストレッチ処理を実行する。
【００１１】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１２】図１は同実施例に係わるストレッチ回路の
構成を示すブロック図、図２は同実施例に係わるシステ
ムの要素を示すブロック図、図３は同実施例に係わるス
トレッチ制御回路の具体例を示すブロック図、図４及び
図５は同実施例の動作を説明するためのフローチャー
ト、図６及び図７は同実施例の動作を説明するための概
念図である。
構成を示すブロック図、図２は同実施例に係わるシステ
ムの要素を示すブロック図、図３は同実施例に係わるス
トレッチ制御回路の具体例を示すブロック図、図４及び
図５は同実施例の動作を説明するためのフローチャー
ト、図６及び図７は同実施例の動作を説明するための概
念図である。
【００１３】同実施例では、パーソナルコンピュータの
ストレッチ表示機能を有する表示制御装置において、Ｃ
ＲＴディスプレイの表示モードを所定ライン数にストレ
ッチし、このストレッチ画面を液晶ディスプレイ等のフ
ラット・パネル・ディスプレイ（ＦＰＤ）に表示するシ
ステムを想定している。
ストレッチ表示機能を有する表示制御装置において、Ｃ
ＲＴディスプレイの表示モードを所定ライン数にストレ
ッチし、このストレッチ画面を液晶ディスプレイ等のフ
ラット・パネル・ディスプレイ（ＦＰＤ）に表示するシ
ステムを想定している。
【００１４】本システムは概略的には、図２に示すよう
に、図示しないＣＲＴディスプレイおよびＦＰＤ２の表
示動作を制御するための表示コントローラ１、ＣＰＵ３
および本発明の要旨に係わるストレッチ処理を実行する
ためのソフトウエア（ＢＩＯＳ）を格納したＲＯＭ４か
らなる。
に、図示しないＣＲＴディスプレイおよびＦＰＤ２の表
示動作を制御するための表示コントローラ１、ＣＰＵ３
および本発明の要旨に係わるストレッチ処理を実行する
ためのソフトウエア（ＢＩＯＳ）を格納したＲＯＭ４か
らなる。
【００１５】表示コントローラ１は、ＣＲＴディスプレ
イの表示動作に必要な垂直同期クロックＶＣＫを出力す
る垂直同期回路１ａ、表示メモリ５のアドレスを出力す
るためのアドレスカウンタ１ｂおよび本発明の要旨に係
わるストレッチ回路１ｃを有する。これ以外に、図示し
ていないが、水平同期クロックを出力する水平同期回路
およびビデオ信号を出力するＤ／Ａ変換回路を有する。
イの表示動作に必要な垂直同期クロックＶＣＫを出力す
る垂直同期回路１ａ、表示メモリ５のアドレスを出力す
るためのアドレスカウンタ１ｂおよび本発明の要旨に係
わるストレッチ回路１ｃを有する。これ以外に、図示し
ていないが、水平同期クロックを出力する水平同期回路
およびビデオ信号を出力するＤ／Ａ変換回路を有する。
【００１６】ストレッチ回路１ｃは、図１に示すよう
に、ラスタカウンタ１０、ラインストレッチカウンタ１
１、セレクタ１２、デコーダ１３、レジスタ１４および
ストレッチ制御回路１５を有する。ラスタカウンタ１０
は、文字表示モード時に垂直同期クロックＶＣＫの入力
によりカウント動作し、キャラクタボックス内の文字単
位のラスタ数をカウントする。一方、ラインストレッチ
カウンタ１１は、グラフィックモード時に垂直同期クロ
ックＶＣＫの入力によりカウント動作し、文字のラスタ
数を周期としてライン毎のカウントを行なう。
に、ラスタカウンタ１０、ラインストレッチカウンタ１
１、セレクタ１２、デコーダ１３、レジスタ１４および
ストレッチ制御回路１５を有する。ラスタカウンタ１０
は、文字表示モード時に垂直同期クロックＶＣＫの入力
によりカウント動作し、キャラクタボックス内の文字単
位のラスタ数をカウントする。一方、ラインストレッチ
カウンタ１１は、グラフィックモード時に垂直同期クロ
ックＶＣＫの入力によりカウント動作し、文字のラスタ
数を周期としてライン毎のカウントを行なう。
【００１７】セレクタ１２は、表示モード信号ＧＲＦ
（グラフィックモード“１”、文字表示モード“０”）
またはインバータ１６によるその反転信号に応じて、ラ
スタカウンタ１０のカウント値またはラインストレッチ
カウンタ１１のカウント値の一方を選択するマルチプレ
クサである。デコーダ１３は、セレクタ１２からのカウ
ント値をデコードし、デコード信号０ＳＴ〜１５ＳＴを
出力する。
（グラフィックモード“１”、文字表示モード“０”）
またはインバータ１６によるその反転信号に応じて、ラ
スタカウンタ１０のカウント値またはラインストレッチ
カウンタ１１のカウント値の一方を選択するマルチプレ
クサである。デコーダ１３は、セレクタ１２からのカウ
ント値をデコードし、デコード信号０ＳＴ〜１５ＳＴを
出力する。
【００１８】レジスタ１４は、ＣＰＵ３から指定される
ストレッチ対象のラスタまたはライン位置（１６ビット
データ）を保持する。ストレッチ制御回路１５は、デコ
ーダ１３からのデコード信号０ＳＴ〜１５ＳＴおよびレ
ジスタ１４にセットされたビットデータに基づいて、ラ
スタストレッチ信号ＲＳまたはラインストレッチ信号Ｌ
Ｓを出力する。ここで、表示コントローラ１のアドレス
カウンタ１ｂは、ストレッチ制御回路１５からのライン
ストレッチ信号ＬＳによりカウント動作を停止するよう
に制御される。また、ストレッチ制御回路１５は、ラス
タカウンタ１０のカウントアップに応じて１パルスのラ
インストレッチ信号ＬＳを出力する。
ストレッチ対象のラスタまたはライン位置（１６ビット
データ）を保持する。ストレッチ制御回路１５は、デコ
ーダ１３からのデコード信号０ＳＴ〜１５ＳＴおよびレ
ジスタ１４にセットされたビットデータに基づいて、ラ
スタストレッチ信号ＲＳまたはラインストレッチ信号Ｌ
Ｓを出力する。ここで、表示コントローラ１のアドレス
カウンタ１ｂは、ストレッチ制御回路１５からのライン
ストレッチ信号ＬＳによりカウント動作を停止するよう
に制御される。また、ストレッチ制御回路１５は、ラス
タカウンタ１０のカウントアップに応じて１パルスのラ
インストレッチ信号ＬＳを出力する。
【００１９】ストレッチ制御回路１５は、具体的には図
３に示すように、セレクタ２０、アンド回路２１，２
２、フリップフロップ２３，２４およびナンド回路２
５，２６を有する。セレクタ２０は、レジスタ１４にセ
ットされたストレッチ位置を示すビット（０〜１５）に
対応するラスタまたはラインを示すデコード信号０ＳＴ
〜１５ＳＴを選択して出力する。
３に示すように、セレクタ２０、アンド回路２１，２
２、フリップフロップ２３，２４およびナンド回路２
５，２６を有する。セレクタ２０は、レジスタ１４にセ
ットされたストレッチ位置を示すビット（０〜１５）に
対応するラスタまたはラインを示すデコード信号０ＳＴ
〜１５ＳＴを選択して出力する。
【００２０】アンド回路２１は、ラスタカウンタ１０の
動作状態であることを指示する信号ＲおよびＦＰＤ２の
使用を指示する信号ＦＤをゲート制御信号として入力
し、セレクタ２０からの出力信号をフリップフロップ２
３のデータ入力端子Ｄおよびナンド回路２５の第１の入
力端子に出力する。フリップフロップ２３はクロック端
子ＣＬＫに垂直同期クロックＶＣＫが入力されており、
反転出力信号（Ｑバー）をナンド回路２５の第２の入力
端子に出力する。ナンド回路２５は、アンド回路２１の
出力信号およびフリップフロップ２３の反転出力信号に
基づいてラスタストレッチ信号ＲＳを出力する。
動作状態であることを指示する信号ＲおよびＦＰＤ２の
使用を指示する信号ＦＤをゲート制御信号として入力
し、セレクタ２０からの出力信号をフリップフロップ２
３のデータ入力端子Ｄおよびナンド回路２５の第１の入
力端子に出力する。フリップフロップ２３はクロック端
子ＣＬＫに垂直同期クロックＶＣＫが入力されており、
反転出力信号（Ｑバー）をナンド回路２５の第２の入力
端子に出力する。ナンド回路２５は、アンド回路２１の
出力信号およびフリップフロップ２３の反転出力信号に
基づいてラスタストレッチ信号ＲＳを出力する。
【００２１】一方、アンド回路２２は、ラインストレッ
チカウンタ１１の動作状態であることを指示する信号Ｌ
およびＦＰＤ２の使用を指示する信号ＦＤをゲート制御
信号として入力し、セレクタ２０からの出力信号をフリ
ップフロップ２４のデータ入力端子Ｄおよびナンド回路
２６の第１の入力端子に出力する。フリップフロップ２
４はクロック端子ＣＬＫに垂直同期クロックＶＣＫが入
力されており、反転出力信号（Ｑバー）をナンド回路２
６の第２の入力端子に出力する。ナンド回路２６は、ア
ンド回路２２の出力信号およびフリップフロップ２４の
反転出力信号に基づいてラインストレッチ信号ＬＳを出
力する。次に、同実施例の動作を説明する。
チカウンタ１１の動作状態であることを指示する信号Ｌ
およびＦＰＤ２の使用を指示する信号ＦＤをゲート制御
信号として入力し、セレクタ２０からの出力信号をフリ
ップフロップ２４のデータ入力端子Ｄおよびナンド回路
２６の第１の入力端子に出力する。フリップフロップ２
４はクロック端子ＣＬＫに垂直同期クロックＶＣＫが入
力されており、反転出力信号（Ｑバー）をナンド回路２
６の第２の入力端子に出力する。ナンド回路２６は、ア
ンド回路２２の出力信号およびフリップフロップ２４の
反転出力信号に基づいてラインストレッチ信号ＬＳを出
力する。次に、同実施例の動作を説明する。
【００２２】同実施例では、図６に示すように、１文字
が１４ラスタで、２５行の３５０ラインのＣＲＴディス
プレイの表示モードを、１文字を１８ラスタとし、２５
行で４５０ラインと３０ライン分のブランキングからな
る４８０ラインのＦＰＤ２の表示モードに変換する場合
を想定する。即ち、図７（ａ），（ｂ）に示すように、
３５０ラインのＣＲＴディスプレイの表示モードを、４
５０ラインの表示画面にストレッチし、このストレッチ
画面を４８０ラインのＦＰＤ２に表示する場合である。
また、図７（ｂ），（ｃ）に示すように、４５０ライン
の表示画面を４７５ラインの表示画面にストレッチする
場合には、５ライン分のブランキングが確保されること
になる。
が１４ラスタで、２５行の３５０ラインのＣＲＴディス
プレイの表示モードを、１文字を１８ラスタとし、２５
行で４５０ラインと３０ライン分のブランキングからな
る４８０ラインのＦＰＤ２の表示モードに変換する場合
を想定する。即ち、図７（ａ），（ｂ）に示すように、
３５０ラインのＣＲＴディスプレイの表示モードを、４
５０ラインの表示画面にストレッチし、このストレッチ
画面を４８０ラインのＦＰＤ２に表示する場合である。
また、図７（ｂ），（ｃ）に示すように、４５０ライン
の表示画面を４７５ラインの表示画面にストレッチする
場合には、５ライン分のブランキングが確保されること
になる。
【００２３】まず、ＣＲＴディスプレイで３５０ライン
の英数字表示モードでは、ＣＰＵ３から表示モード信号
ＧＲＦが文字表示モード“０”にセットされる（図４に
示すステップＳ１のＹＥＳ）。ここで、３５０ラインの
英数字表示モードでは、１文字が１４ラスタであるた
め、１文字が１８ラスタの場合には４ラスタ分が余分と
なる。
の英数字表示モードでは、ＣＰＵ３から表示モード信号
ＧＲＦが文字表示モード“０”にセットされる（図４に
示すステップＳ１のＹＥＳ）。ここで、３５０ラインの
英数字表示モードでは、１文字が１４ラスタであるた
め、１文字が１８ラスタの場合には４ラスタ分が余分と
なる。
【００２４】そこで、４ラスタ分を補うために、ラスタ
ストレッチ処理が必要となる。本発明では、ラスタスト
レッチ処理時に、ＣＰＵ３はストレッチ対象の任意のラ
スタ位置をＢＩＯＳの実行により、レジスタ１４にセッ
トする。ここでは、図６に示すように、ラスタ位置３，
６，１０，１３に相当するビットをレジスタ１４にセッ
トする。
ストレッチ処理が必要となる。本発明では、ラスタスト
レッチ処理時に、ＣＰＵ３はストレッチ対象の任意のラ
スタ位置をＢＩＯＳの実行により、レジスタ１４にセッ
トする。ここでは、図６に示すように、ラスタ位置３，
６，１０，１３に相当するビットをレジスタ１４にセッ
トする。
【００２５】ストレッチ回路１ｃでは、セレクタ１２は
インバータ１６から出力される表示モード信号ＧＲＦの
反転信号に応じて、ラスタカウンタ１０からのカウント
値を選択する（ステップＳ２）。デコーダ１３は、セレ
クタ１２から出力されるラスタカウンタ１０のカウント
値をデコードし、デコード信号０ＳＴ〜１５ＳＴを出力
する（ステップＳ３）。
インバータ１６から出力される表示モード信号ＧＲＦの
反転信号に応じて、ラスタカウンタ１０からのカウント
値を選択する（ステップＳ２）。デコーダ１３は、セレ
クタ１２から出力されるラスタカウンタ１０のカウント
値をデコードし、デコード信号０ＳＴ〜１５ＳＴを出力
する（ステップＳ３）。
【００２６】ストレッチ制御回路１５は、デコーダ１３
から出力されるデコード信号０ＳＴ〜１５ＳＴとレジス
タ１４にセットされたラスタ位置のビットとを比較し、
比較結果が一致したラスタに対するラスタストレッチ処
理を行なう（ステップＳ４，Ｓ５）。具体的には、図３
に示すように、ストレッチ制御回路１５のセレクタ２０
は、レジスタ１４にセットされたラスタ位置のビット
３，６，１０，１３に対応するデコード信号をアンド回
路２１に出力する。このアンド回路２１からの出力信号
に応じて、ストレッチ制御回路１５のナンド回路２５は
ラスタストレッチ信号ＲＳを出力する。
から出力されるデコード信号０ＳＴ〜１５ＳＴとレジス
タ１４にセットされたラスタ位置のビットとを比較し、
比較結果が一致したラスタに対するラスタストレッチ処
理を行なう（ステップＳ４，Ｓ５）。具体的には、図３
に示すように、ストレッチ制御回路１５のセレクタ２０
は、レジスタ１４にセットされたラスタ位置のビット
３，６，１０，１３に対応するデコード信号をアンド回
路２１に出力する。このアンド回路２１からの出力信号
に応じて、ストレッチ制御回路１５のナンド回路２５は
ラスタストレッチ信号ＲＳを出力する。
【００２７】即ち、ストレッチ制御回路１５は、ＦＰＤ
２に対する表示動作時に、ラスタカウンタ１０のカウン
ト値によるラスタ位置が３，６，１０，１３の場合に、
論理レベル“１のラスタストレッチ信号ＲＳを出力する
（ステップＳ６）。このラスタストレッチ信号ＲＳによ
り、指定のラスタ位置でラスタカウンタ１０のカウント
動作を停止する。これにより、表示コントローラ１は、
図６に示すように、指定されたラスタ位置では連続して
同一表示を行なうラスタストレッチ処理を実行する（ス
テップＳ７）。ラスタカウンタ１０は、停止後の次の垂
直同期クロックＶＣＫに同期して、ストレッチ制御回路
１５から出力される論理レベル“０”のラスタストレッ
チ信号ＲＳによりカウント動作を再開する（ステップＳ
８のＹＥＳ）。ストレッチ制御回路１５は、ラスタカウ
ンタ１０のカウントアップ時に、１パルスのラインスト
レッチ信号ＬＳを出力し、アドレスカウンタ１ｂの動作
を停止する。
２に対する表示動作時に、ラスタカウンタ１０のカウン
ト値によるラスタ位置が３，６，１０，１３の場合に、
論理レベル“１のラスタストレッチ信号ＲＳを出力する
（ステップＳ６）。このラスタストレッチ信号ＲＳによ
り、指定のラスタ位置でラスタカウンタ１０のカウント
動作を停止する。これにより、表示コントローラ１は、
図６に示すように、指定されたラスタ位置では連続して
同一表示を行なうラスタストレッチ処理を実行する（ス
テップＳ７）。ラスタカウンタ１０は、停止後の次の垂
直同期クロックＶＣＫに同期して、ストレッチ制御回路
１５から出力される論理レベル“０”のラスタストレッ
チ信号ＲＳによりカウント動作を再開する（ステップＳ
８のＹＥＳ）。ストレッチ制御回路１５は、ラスタカウ
ンタ１０のカウントアップ時に、１パルスのラインスト
レッチ信号ＬＳを出力し、アドレスカウンタ１ｂの動作
を停止する。
【００２８】一方、ＣＲＴディスプレイで３５０ライン
のグラフィック表示モードでは、ＣＰＵ３から表示モー
ド信号ＧＲＦが“１”にセットされる（図４に示すステ
ップＳ１のＮＯ）。３５０ラインのＣＲＴディスプレイ
のグラフィック表示モードに対して、４８０ラインのＦ
ＰＤ２のグラフィック表示モードでは１８ラインが必要
となり、４ライン分が不足となる。そこで、４ライン分
を補うために、ラインストレッチ処理が必要となる。本
発明では、ラインストレッチ処理時に、ＣＰＵ３はスト
レッチ対象の任意のライン位置をＢＩＯＳの実行によ
り、レジスタ１４にセットする。ここでは、例えばライ
ン位置３，６，１０，１３に相当するビットをレジスタ
１４にセットする。
のグラフィック表示モードでは、ＣＰＵ３から表示モー
ド信号ＧＲＦが“１”にセットされる（図４に示すステ
ップＳ１のＮＯ）。３５０ラインのＣＲＴディスプレイ
のグラフィック表示モードに対して、４８０ラインのＦ
ＰＤ２のグラフィック表示モードでは１８ラインが必要
となり、４ライン分が不足となる。そこで、４ライン分
を補うために、ラインストレッチ処理が必要となる。本
発明では、ラインストレッチ処理時に、ＣＰＵ３はスト
レッチ対象の任意のライン位置をＢＩＯＳの実行によ
り、レジスタ１４にセットする。ここでは、例えばライ
ン位置３，６，１０，１３に相当するビットをレジスタ
１４にセットする。
【００２９】以下、ラスタストレッチ処理と同様のライ
ンストレッチ処理を実行する。即ち、ストレッチ回路１
ｃでは、セレクタ１２はＣＰＵ３から出力される表示モ
ード信号ＧＲＦに応じて、ラインストレッチカウンタ１
１からのカウント値を選択する（ステップＳ１０）。デ
コーダ１３は、セレクタ１２から出力されるラインスト
レッチカウンタ１１のカウント値をデコードし、デコー
ド信号０ＳＴ〜１５ＳＴを出力する（ステップＳ１
１）。
ンストレッチ処理を実行する。即ち、ストレッチ回路１
ｃでは、セレクタ１２はＣＰＵ３から出力される表示モ
ード信号ＧＲＦに応じて、ラインストレッチカウンタ１
１からのカウント値を選択する（ステップＳ１０）。デ
コーダ１３は、セレクタ１２から出力されるラインスト
レッチカウンタ１１のカウント値をデコードし、デコー
ド信号０ＳＴ〜１５ＳＴを出力する（ステップＳ１
１）。
【００３０】ストレッチ制御回路１５は、デコーダ１３
から出力されるデコード信号０ＳＴ〜１５ＳＴとレジス
タ１４にセットされたライン位置のビットとを比較し、
比較結果が一致したラスタに対するラインストレッチ処
理を行なう（ステップＳ１２，Ｓ１３）。具体的には、
図３に示すように、ストレッチ制御回路１５のセレクタ
２０は、レジスタ１４にセットされたライン位置のビッ
ト３，６，１０，１３に対応するデコード信号をアンド
回路２２に出力する。このアンド回路２２からの出力信
号に応じて、ストレッチ制御回路１５のナンド回路２６
はラインストレッチ信号ＬＳを出力する。
から出力されるデコード信号０ＳＴ〜１５ＳＴとレジス
タ１４にセットされたライン位置のビットとを比較し、
比較結果が一致したラスタに対するラインストレッチ処
理を行なう（ステップＳ１２，Ｓ１３）。具体的には、
図３に示すように、ストレッチ制御回路１５のセレクタ
２０は、レジスタ１４にセットされたライン位置のビッ
ト３，６，１０，１３に対応するデコード信号をアンド
回路２２に出力する。このアンド回路２２からの出力信
号に応じて、ストレッチ制御回路１５のナンド回路２６
はラインストレッチ信号ＬＳを出力する。
【００３１】即ち、ストレッチ制御回路１５は、ＦＰＤ
２に対する表示動作時に、ラインストレッチカウンタ１
１のカウント値によるライン位置が３，６，１０，１３
の場合に、論理レベル“１のラインストレッチ信号ＬＳ
を出力する（ステップＳ１４）。このラスタストレッチ
信号ＬＳにより、指定のライン位置でラインストレッチ
カウンタ１１およびアドレスカウンタ１ｂのカウント動
作を停止する。これにより、表示コントローラ１は、指
定されたライン位置では連続して同一表示を行なうライ
ンストレッチ処理を実行する（ステップＳ１５）。
２に対する表示動作時に、ラインストレッチカウンタ１
１のカウント値によるライン位置が３，６，１０，１３
の場合に、論理レベル“１のラインストレッチ信号ＬＳ
を出力する（ステップＳ１４）。このラスタストレッチ
信号ＬＳにより、指定のライン位置でラインストレッチ
カウンタ１１およびアドレスカウンタ１ｂのカウント動
作を停止する。これにより、表示コントローラ１は、指
定されたライン位置では連続して同一表示を行なうライ
ンストレッチ処理を実行する（ステップＳ１５）。
【００３２】ストレッチ制御回路１５は、論理レベル
“１のラインストレッチ信号ＬＳを出力した後に、次の
垂直同期クロックＶＣＫに同期して論理レベル“０”の
ラインストレッチ信号ＬＳを出力する。これにより、ラ
インストレッチカウンタ１１およびアドレスカウンタ１
ｂはカウント動作を再開する（ステップＳ１６のＹＥ
Ｓ）。このような動作の繰り返しにより、指定されたラ
イン位置で論理レベル“１のラインストレッチ信号ＬＳ
が出力されて、アドレスカウンタ１ｂのカウント動作が
制御される。即ち、アドレスカウンタ１ｂは、論理レベ
ル“１のラインストレッチ信号ＬＳによりオフセット値
が加算されずに、１ライン前と同一アドレスを表示メモ
リ５に出力する。したがって、表示メモリ５からは指定
されたライン位置では次のラインに対して同一の表示デ
ータを出力する。ラインストレッチ信号ＬＳが論理レベ
ル“０”のときには、アドレスカウンタ１ｂはオフセッ
ト値が加算されて、ライン毎にインクリメントされたア
ドレスを出力する。
“１のラインストレッチ信号ＬＳを出力した後に、次の
垂直同期クロックＶＣＫに同期して論理レベル“０”の
ラインストレッチ信号ＬＳを出力する。これにより、ラ
インストレッチカウンタ１１およびアドレスカウンタ１
ｂはカウント動作を再開する（ステップＳ１６のＹＥ
Ｓ）。このような動作の繰り返しにより、指定されたラ
イン位置で論理レベル“１のラインストレッチ信号ＬＳ
が出力されて、アドレスカウンタ１ｂのカウント動作が
制御される。即ち、アドレスカウンタ１ｂは、論理レベ
ル“１のラインストレッチ信号ＬＳによりオフセット値
が加算されずに、１ライン前と同一アドレスを表示メモ
リ５に出力する。したがって、表示メモリ５からは指定
されたライン位置では次のラインに対して同一の表示デ
ータを出力する。ラインストレッチ信号ＬＳが論理レベ
ル“０”のときには、アドレスカウンタ１ｂはオフセッ
ト値が加算されて、ライン毎にインクリメントされたア
ドレスを出力する。
【００３３】このようにして、例えば３５０ラインのＣ
ＲＴディスプレイの表示モードを、４８０ラインのＦＰ
Ｄ２の表示モードに変換する場合に、英数字等の文字表
示モードにはレジスタ１４にセットされたラスタ位置に
対してラスタストレッチ処理を実行し、またグラフィッ
クモード時にはライン位置に対してラインストレッチ処
理を実行することができる。したがって、ストレッチ対
象のラスタ位置またはライン位置を任意に設定すること
ができるため、ＦＰＤの解像度や表示の縦横比等の条件
に応じて、見やすい安定したストレッチ画面を実現する
ことが可能である。
ＲＴディスプレイの表示モードを、４８０ラインのＦＰ
Ｄ２の表示モードに変換する場合に、英数字等の文字表
示モードにはレジスタ１４にセットされたラスタ位置に
対してラスタストレッチ処理を実行し、またグラフィッ
クモード時にはライン位置に対してラインストレッチ処
理を実行することができる。したがって、ストレッチ対
象のラスタ位置またはライン位置を任意に設定すること
ができるため、ＦＰＤの解像度や表示の縦横比等の条件
に応じて、見やすい安定したストレッチ画面を実現する
ことが可能である。
【００３４】
【発明の効果】以上詳述したように本発明によれば、ス
トレッチ表示機能を有する表示制御装置において、英数
字等の文字表示モードには任意のラスタ位置およびグラ
フィックモード時には任意のライン位置に対してストレ
ッチ処理を行なうことができる。したがって、ディスプ
レイの解像度等の条件に応じて、常に安定した表示画面
を実現することが可能となる。
トレッチ表示機能を有する表示制御装置において、英数
字等の文字表示モードには任意のラスタ位置およびグラ
フィックモード時には任意のライン位置に対してストレ
ッチ処理を行なうことができる。したがって、ディスプ
レイの解像度等の条件に応じて、常に安定した表示画面
を実現することが可能となる。
【図１】本発明の実施例に係わるストレッチ回路の構成
を示すブロック図。
を示すブロック図。
【図２】同実施例に係わるシステムの構成を示すブロッ
ク図。
ク図。
【図３】同実施例に係わるストレッチ制御回路の具体例
を示すブロック図。
を示すブロック図。
【図４】同実施例の動作を説明するためのフローチャー
ト。
ト。
【図５】同実施例の動作を説明するためのフローチャー
ト。
ト。
【図６】同実施例の動作を説明するための概念図。
【図７】同実施例の動作を説明するための概念図。
１…表示コントローラ、２…ＦＰＤ、３…ＣＰＵ、１０
…ラスタカウンタ、１１…ラインストレッチカウンタ、
１２…セレクタ、１３…デコーダ、１５…ストレッチ制
御回路。
…ラスタカウンタ、１１…ラインストレッチカウンタ、
１２…セレクタ、１３…デコーダ、１５…ストレッチ制
御回路。
Claims (2)
- 【請求項１】 複数種のディスプレイを制御し、第１の
解像度で動作する表示モードを異なる第２の解像度で動
作させるストレッチ表示機能を有する表示制御装置にお
いて、 文字表示モード時に１文字分に対応する前記第１の解像
度のラスタ数から前記第２の解像度に応じて指定された
ラスタ位置に対するラスタストレッチ処理を実行するラ
スタストレッチ制御手段と、 グラフィックモード時に前記第１の解像度のライン数か
ら前記第２の解像度に応じて指定されたライン位置に対
するラインストレッチ処理を実行するラインストレッチ
制御手段とを具備したことを特徴とする表示制御装置。 - 【請求項２】 複数種のディスプレイを制御し、第１の
解像度で動作する表示モードを異なる第２の解像度で動
作させるストレッチ表示機能を有する表示制御装置にお
いて、 前記第１の解像度の１文字分に対応するラスタ数から前
記第２の解像度に応じて指定されたラスタ位置および前
記第１の解像度のライン数から前記第２の解像度に応じ
て指定されたライン位置をセットするレジスタ手段と、 文字表示モード時に前記１文字分に対応するラスタ数を
カウントするラスタカウンタ手段と、 グラフィックモード時に前記ラスタ数を周期として前記
第１の解像度のライン数をカウントするラインカウンタ
手段と、 前記文字表示モード時に前記ラスタカウンタ手段からの
カウント値と前記レジスタ手段にセットされたラスタ位
置とが一致するラスタに対するラスタストレッチ処理を
実行するラスタストレッチ制御手段と、 前記グラフィックモード時に前記ラインカウンタ手段か
らのカウント値と前記レジスタ手段にセットされたライ
ン位置とが一致するラインに対するラインストレッチ処
理を実行するラインストレッチ制御手段とを具備したこ
とを特徴とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4138748A JPH05333810A (ja) | 1992-05-29 | 1992-05-29 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4138748A JPH05333810A (ja) | 1992-05-29 | 1992-05-29 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05333810A true JPH05333810A (ja) | 1993-12-17 |
Family
ID=15229261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4138748A Pending JPH05333810A (ja) | 1992-05-29 | 1992-05-29 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05333810A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08160904A (ja) * | 1994-12-09 | 1996-06-21 | Nec Corp | 映像表示装置の駆動方法及び駆動回路 |
-
1992
- 1992-05-29 JP JP4138748A patent/JPH05333810A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08160904A (ja) * | 1994-12-09 | 1996-06-21 | Nec Corp | 映像表示装置の駆動方法及び駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4200869A (en) | Data display control system with plural refresh memories | |
| KR100236333B1 (ko) | 액정표시장치의 데이터 구동 장치 및 구동 방법 | |
| US5969727A (en) | Method and system for displaying static and moving images on a display device | |
| JPS63279293A (ja) | 画像表示装置 | |
| KR0167004B1 (ko) | 화면표시장치를 내장한 싱글칩마이크로 컴퓨터 | |
| JPH08223497A (ja) | 画面表示装置 | |
| US11380245B2 (en) | Display drive method, display drive apparatus, display apparatus, and wearable device | |
| JPH0519747A (ja) | 表示制御装置 | |
| KR960002044B1 (ko) | 데이타 선택 장치 | |
| JPH06133241A (ja) | 画面表示装置 | |
| JP2535841B2 (ja) | 表示制御装置 | |
| JPH0219466B2 (ja) | ||
| JP2674145B2 (ja) | 表示制御装置 | |
| KR790001245B1 (ko) | 한글 모아쓰기 및 영문겸용 CRT(Cathode Ray Tube) 단말장치의 문자정보 합성방식 | |
| JP2669432B2 (ja) | 画像データ転送装置 | |
| JPH05183830A (ja) | 文字表示装置 | |
| JPH0777964A (ja) | 同期信号極性修正装置およびコンピュータシステム | |
| JPH0744151A (ja) | 映像表示装置 | |
| JPH0782313B2 (ja) | 表示制御装置 | |
| JPS63129395A (ja) | 表示制御装置 | |
| JPH0795227B2 (ja) | 表示制御装置及び方法 | |
| JPH11212533A (ja) | ビットマップ表示方法及び装置 | |
| JPS63187285A (ja) | マルチウインドウ表示装置 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JPS644194B2 (ja) |