JPH05334037A - 表示システム - Google Patents

Abstract

(57)【要約】 【目的】 本発明はワークステーション等のフレームメ
モリサイズに影響されることなく、表示装置を選択し得
るようにし、これによって表示装置の種類を低減させて
量産効果を高め、システム全体のコストダウンを図る。 【構成】 メモリコントローラ３によってスタートポイ
ントレジスタ２にセットされているスタートポイント値
に基づき読出しアドレスデータを計算して表示データが
書き込まれているフレームメモリ４から表示対象となる
表示データを読み出させるとともに、表示データコント
ローラ５によって前記フレームメモリ４から読み出され
た表示データを表示装置の形式に変更して表示装置７に
供給して表示させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はワークステーション等な
どの表示機器として使用される表示システムに関する。

【０００２】

【従来の技術】ワークステーション等に使用される表示
装置は、現在、種々のサイズのもの、例えば“１１５２
×９００ドット”や“１０２４×７６８ドット”、“１
２８０×１０２４ドット”等のものが開発されている。

【０００３】そして、各ワークステーションに応じた表
示サイズの表示装置を各ワークステーションに接続して
システムを構築している。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うなシステムにおいては、接続対象となる各ワークステ
ーションの表示サイズに応じたサイズの表示装置を製造
しなければならないため、表示装置の仕様が多様化して
充分な量産効果が得られず、これによって表示装置の単
価が高くなってしまうという問題があった。

【０００５】また、ＬＣＤ等のフラットディスプレイを
使用した表示装置では、多様なサイズのものがサポート
されていないことが多いため、使用したいサイズの表示
装置がないことが多く、システムを構築することができ
ないことも多かった。

【０００６】本発明は上記の事情に鑑み、ワークステー
ション等のフレームメモリサイズに影響されることな
く、表示装置を選択することができ、これによって表示
装置の種類を低減させて量産効果を高め、システム全体
のコストダウンを図ることができる表示システムを提供
することを目的としている。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに本発明に係る表示システムは、表示対象となるデー
タが書き込まれるフレームメモリと、このフレームメモ
リに書き込まれている表示データを矩形状に切り出すと
きのスタートポイント値が格納されるスタートポイント
レジスタと、このスタートポイントレジスタに格納され
ているスタートポイント値に基づいて読出しアドレスデ
ータを計算して前記フレームメモリから表示データを読
み出させるメモリコントローラと、前記フレームメモリ
から読み出された表示データを表示装置の形式に変更し
て表示装置に供給する表示データコントローラとを備え
たことを特徴としている。

【０００８】

【作用】上記の構成において、スタートポイントレジス
タにはスタートポイント値がセットされており、メモリ
コントローラは、このスタートポイント値に基づき読出
しアドレスデータを計算し、表示データが書き込まれて
いるフレームメモリから表示対象となる表示データを読
み出す。そして、前記フレームメモリから読み出された
表示データは、表示データコントローラにより表示装置
の形式に変更されて表示装置に供給される。

【０００９】

【実施例】図１は本発明に係る表示システムの一実施例
構成を示すブロック図である。

【００１０】この図に示す表示システムは、システムバ
ス１と、スタートポイントレジスタ２と、メモリコント
ローラ３と、フレームメモリ４と、表示データコントロ
ーラ５と、表示コントローラ６と、表示装置７とを備え
ており、表示装置７のサイズに応じてフレームメモリ４
に書き込まれた表示対象となるデータ（表示データ）の
一部を切り出してこれを表示装置７に表示させることに
より、フレームメモリ４のサイズと表示装置７のサイズ
とをマッチングさせる。そして、必要に応じてスタート
ポイントレジスタ２の値を変更して表示開始位置を切り
換えて表示装置７上に表示される内容をスクロールさせ
る。これによって前記フレームメモリ４内に書き込まれ
ている表示データの必要な部分を表示させる。

【００１１】システムバス１は、ワークステーションの
ＣＰＵ等（図示は省略する）に接続されるバスであり、
前記ＣＰＵ等と、前記スタートポイントレジスタ２やフ
レームメモリ４、表示コントローラ６等とを接続する。

【００１２】スタートポイントレジスタ２は、前記シス
テムバス１を介して供給される表示開始点（スタートポ
イント）の値を記憶するレジスタであり、記憶されたス
タートポイント値はメモリコントローラ３に供給され
る。

【００１３】メモリコントローラ３は、前記表示コント
ローラ６の制御の下に、予め設定されている周期で前記
スタートポイントレジスタ２に記憶されているスタート
ポイント値に基づいて読出しアドレスＲＡＳ、ＣＡＳを
計算するとともに、表示コントローラ６からの表示タイ
ミング信号に基づいて表示装置７の表示期間中にフレー
ムメモリ４から表示データを読み出す。

【００１４】フレームメモリ４は、マルチポートＤ−Ｒ
ＡＭ等によって図２に示す如く１画素に対して８ビット
の深さ（２５６階調）を持つように構成されたメモリで
あり、前記システムバス１を介して書き込み信号が供給
される毎に、前記システムバス１を介して供給される表
示データを取り込んでこれを指定された番地に記憶し、
前記メモリコントローラ３から読出しアドレスＲＡＳ、
ＣＡＳが供給される毎に、前記読出しアドレスＲＡＳ、
ＣＡＳによって指定された番地の表示データを４画素単
位で読み出して、この読出し動作によって得られた“３
２ビット”のデータを表示データコントローラ５に供給
する。

【００１５】表示データコントローラ５は、図３に示す
如く前記フレームメモリ４から出力される４画素分の表
示データを各ビット毎にパラレル／シリアル変換するビ
ットスライス形式の８つのパラレル／シリアル変換回路
１０を備えており、前記フレームメモリ４から４画素単
位で表示データが出力される毎に、これを取り込んで記
憶するとともに、前記表示コントローラ６から出力され
る各タイミング信号および前記スタートポイントレジス
タ２にセットされているスタートポイント値の下位
“２”ビットに基づいて各画素のビット毎に前記表示デ
ータをパラレル／シリアル変換して表示信号を生成し、
これを表示装置７に供給する。

【００１６】この場合、前記各パラレル／シリアル変換
回路１０は各々、図４に示す如くフレームメモリ４から
出力される４画素の各番目のビット、例えば最上位ビッ
トを取り込んで記憶するとともに、これをシフトするシ
フトレジスタ１１と、このシフトレジスタ１１の最終段
から出力されるビットデータを取り込んで記憶するシフ
トレジスタ１２と、前記スタートポインタレジスタ２に
セットされているスタートポイント値の下位“２”ビッ
トに基づいて前記シフトレジスタ１２の各段から並列に
出力される各画素の１つを選択してこれを表示信号とし
て前記表示装置７に供給するセレクタ１３とを備えてい
る。

【００１７】表示装置７は、予め設定されているサイズ
で製造されたものであり、前記表示データコントローラ
５から出力される表示信号を取り込んでこれを表示する
とともに、表示に必要な各種のタイミング信号を生成し
てこれを表示コントローラ６に供給する。

【００１８】表示コントローラ６は、前記表示装置７か
ら出力される各種のタイミング信号に基づいて表示に必
要な各種のタイミング信号を生成してこれをメモリコン
トローラ３や表示データコントローラ５に供給するとと
もに、前記メモリコントローラ３を介して前記スタート
ポイントレジスタ２からスタートポイント値を読み出し
てその下位“２”ビットを前記表示データコントローラ
５に供給する。

【００１９】次に、図１および図３、図４に示すブロッ
ク図、図２に示す模式図を参照しながらこの実施例の動
作を説明する。

【００２０】まず、表示動作に先だってスタートポイン
トレジスタ２に対し、表示装置７のサイズおよび表示対
象部分に応じたスタートポイント値ＳＰが設定される。

【００２１】これによって、表示装置７の垂直ブランキ
ング期間中に、メモリコントローラ３によって前記スタ
ートポイントレジスタ２にセットされているスタートポ
イント値ＳＰが読み出されて、このスタートポイント値
ＳＰを初期値としてフレームメモリ４から表示データを
読み出すのに必要な読出しアドレスデータＲＡＳ、ＣＡ
Ｓ等が計算されるとともに、表示コントローラ６からの
表示タイミング信号に基づいて表示装置７の表示期間中
に前記読出しアドレスデータＲＡＳ、ＣＡＳ等がフレー
ムメモリ４に出力される。

【００２２】これによって、前記読出しアドレスデータ
ＲＡＳ、ＣＡＳによって指定された画素が４画素単位で
読み出されて表示データコントローラ５に供給されて、
一方のシフトレジスタ１１に取り込まれた後、他方のシ
フトレジスタ１２にシフトされてパラレル／シリアル変
換されるとともに、セレクタ１３によって１画素ずつ選
択されて表示装置７に供給されて表示される。

【００２３】この場合、図５に示す如くフレームメモリ
４に格納されている表示データのうち、前記スタートポ
イント値ＳＰによって指定された読出し開始位置から前
記表示装置７のサイズに応じた矩形領域が読み出されて
表示装置７上に表示される。

【００２４】以下、上述した動作が周期的に繰り返され
て、フレームメモリ４に書き込まれている表示データの
指定された部分が表示装置７上に表示される。

【００２５】そして、ＣＰＵ等によってスタートポイン
トレジスタ２に記憶されているスタートポイント値ＳＰ
が変更されれば、メモリコントローラ３によって前記ス
タートポイントレジスタ２にセットされている新たなス
タートポイント値ＳＰが読み出されて、このスタートポ
イント値ＳＰを初期値としてフレームメモリ４から表示
データを読み出すのに必要な読出しアドレスデータＲＡ
Ｓ、ＣＡＳ等が計算されるとともに、表示コントローラ
６からの表示タイミング信号に基づいて表示装置７の表
示期間中にフレームメモリ４に出力される。

【００２６】これによって、フレームメモリ４に書き込
まれている表示データの異なる部分から読出しが開始さ
れて表示装置７上に表示されている画像がスクロールす
る。

【００２７】このようにこの実施例においては、フレー
ムメモリ４に書き込まれている表示データを矩形状に切
り出してこれを表示装置７上に表示し、スタートポイン
トレジスタ２にセットされているスタートポイント値Ｓ
Ｐを変更して表示装置７上に表示されている表示内容を
スクロールさせるようにしたので、ワークステーション
等のフレームメモリサイズに影響されることなく、表示
装置を選択することができ、これによって表示装置の種
類を低減させて量産効果を高め、システム全体のコスト
ダウンを図ることができる。

【００２８】

【発明の効果】以上説明したように本発明によれば、ワ
ークステーション等のフレームメモリサイズに影響され
ることなく、表示装置を選択することができ、これによ
って表示装置の種類を低減させて量産効果を高め、シス
テム全体のコストダウンを図ることができる。

【図面の簡単な説明】

【図１】本発明に係る表示システムの一実施例構成を示
すブロック図である。

【図２】図１に示すフレームメモリの詳細な構成例を示
す模式図である。

【図３】図１に示す表示データコントローラの詳細な回
路例を示すブロック図である。

【図４】図３に示すパラレル／シリアル変換回路の詳細
な構成例を示す回路図である。

【図５】図１に示す表示システムの表示エリア例を示す
模式図である。

【符号の説明】

１ システムバス ２ スタートポイントレジスタ ３ メモリコントローラ ４ フレームメモリ ５ 表示データコントローラ ６ 表示コントローラ ７ 表示装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】 表示対象となるデータが書き込まれるフ
   レームメモリと、 このフレームメモリに書き込まれている表示データを矩
   形状に切り出すときのスタートポイント値が格納される
   スタートポイントレジスタと、 このスタートポイントレジスタに格納されているスター
   トポイント値に基づいて読出しアドレスデータを計算し
   て前記フレームメモリから表示データを読み出させるメ
   モリコントローラと、 前記フレームメモリから読み出された表示データを表示
   装置の形式に変更して表示装置に供給する表示データコ
   ントローラと、 を備えたことを特徴とする表示システム。