JPH05335197A - 半導体結晶基板の位置合わせ方法と合わせマーク形状 - Google Patents

半導体結晶基板の位置合わせ方法と合わせマーク形状

Info

Publication number
JPH05335197A
JPH05335197A JP4162192A JP16219292A JPH05335197A JP H05335197 A JPH05335197 A JP H05335197A JP 4162192 A JP4162192 A JP 4162192A JP 16219292 A JP16219292 A JP 16219292A JP H05335197 A JPH05335197 A JP H05335197A
Authority
JP
Japan
Prior art keywords
crystal substrate
semiconductor crystal
mark
mask
aligning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4162192A
Other languages
English (en)
Inventor
Tomoaki Murakami
友章 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OKI SHISUTETSUKU TOKAI KK
Oki Electric Industry Co Ltd
Original Assignee
OKI SHISUTETSUKU TOKAI KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OKI SHISUTETSUKU TOKAI KK, Oki Electric Industry Co Ltd filed Critical OKI SHISUTETSUKU TOKAI KK
Priority to JP4162192A priority Critical patent/JPH05335197A/ja
Publication of JPH05335197A publication Critical patent/JPH05335197A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 半導体結晶基板の結晶方位とマスクとの正確
な位置合わせを行う半導体結晶基板の位置合わせ方法と
合わせマーク形状を提供する。 【構成】 半導体結晶基板1に絶縁膜11を塗布し、絶
縁膜11に平面視略円形の開口部12を形成し、この半
導体結晶基板1に異方性エッチングを施して処理マーク
13を形成する。そして、この処理マーク13とマスク
3に形成した合わせマーク14とを位置合わせする。ま
た、マスク3上の合わせマーク14は、処理マーク13
の平面視外形よりもわずかに大きい略四角形の透視部1
4aと、この透視部14aの相対向する隅部を結ぶ対角
線パターン14bとから成る形状である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体結晶基板の結晶
方位に依存性のある処理を行うために、この結晶方位と
マスクとを合わせる半導体結晶基板の位置合わせ方法
と、この位置合わせのための合わせマーク形状に関する
ものである。
【0002】
【従来の技術】一般に、半導体結晶基板には結晶面や結
晶方位に対する異方性や等方性があることが知られてい
る。この半導体結晶基板の結晶方位に依存性のある処
理、例えば半導体圧力センサにおける感圧抵抗の形成を
行う場合には、その結晶方位に対して感圧抵抗である抵
抗パターンを正確に配置することが重要となる。感圧抵
抗は、ピエゾ抵抗効果を利用して圧力による歪みを検出
するものであり、このピエゾ抵抗効果は、結晶方位依存
性を有するため、その結晶方位の違いによって特性が異
なる。したがって、設計仕様どうりの半導体圧力センサ
を製造するには、その抵抗パターンと半導体結晶基板の
結晶方位とを正確に合わせる必要がある。
【0003】従来、このような位置合わせは、メカニカ
ルな位置合わせ機構を持ったアライナー等を使用し、集
積回路の製造でよく用いられるマスク合わせ方法により
行っている。すなわち、図2に示すように、半導体結晶
基板1の外周上の一部がカットされたオリエンテーショ
ンフラット(以下、オリフラと称す)2を基準として、
アライナー等のステージ上に半導体結晶基板1を固定
し、この状態でマスクと半導体結晶基板1との位置合わ
せを行う。先に述べた半導体圧力センサの製造では、こ
のような位置合わせにより、抵抗パターンと半導体結晶
基板の結晶方位との位置合わせを行っている。
【0004】ところで、単結晶シリコンから成る半導体
結晶基板1のオリフラ2は、半導体結晶基板1の製造途
中である、いわゆるインゴットの状態で予めX線分析等
によりその結晶方位を探り出し、所望の結晶方位に合わ
せてカットして形成したものである。このため、図3に
示すように、オリフラ2の結晶方位はそのカットされた
辺に垂直に交わる方位(図中二点鎖線)で表される。
【0005】
【発明が解決しようとする課題】しかし、このオリフラ
2の形成において、その加工精度のばらつきによりオリ
フラ2の示す結晶方位と実際の結晶方位との間に誤差が
生じることがある。例えば、図6(a)に示すように、
(100)結晶面を有する半導体結晶基板1において、
〔011〕方位に垂直なオリフラ2を形成した場合、図
6(b)に示すようなオリフラ2と実際の結晶方位〔0
−11〕との間に誤差αが生じてしまう。ここで、結晶
方位で示す負の記号は、一般に結晶方位を示す場合の負
のベクトルを表しており、以下、本明細書において全て
このような表示とする。
【0006】一方、この半導体結晶基板1を用いて半導
体圧力センサ等を製造するには、図7(a)に示すマス
ク3の設計上の軸方位〔011〕と、図7(b)に示す
オリフラ2の結晶方位〔011〕とを一致させる必要が
ある。しかし、アライナーによる半導体結晶基板1の位
置合わせは、メカニカルな位置決め機構を用いてオリフ
ラ2の位置だしを行っているため、図7(c)に示すよ
うに誤差βが生じてしまう。
【0007】このように、半導体結晶基板1のオリフラ
2の示す結晶方位と実際の結晶方位との誤差αがあり、
さらにオリフラ2を用いた位置合わせで生じる誤差βが
あるため、このオリフラ2を基準にして半導体結晶基板
1とマスク3との位置合わせを行っても、マスク3の設
計上の軸方位と半導体結晶基板1の結晶方位との間に大
きなずれが生じている。とくに、初めて半導体結晶基板
1とマスク3との位置合わせを行う場合にこのずれが生
じてしまうと、この後の全ての工程においてずれたまま
製造が進行してしまう。よって、本発明は、半導体結晶
基板の結晶方位とマスクの設計上の軸方位との位置合わ
せを精度良く行う半導体結晶基板の位置合わせ方法とこ
れに用いる合わせマーク形状を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された半導体結晶基板の位置合わ
せ方法と合わせマーク形状である。すなわち、この半導
体結晶基板の位置合わせ方法は、先ず半導体結晶基板の
表面に絶縁膜を塗布し、この絶縁膜の所定位置を平面視
略円形に除去した開口部を形成し、次いで、この半導体
結晶基板に異方性エッチングを施して、この開口部下方
の半導体結晶基板に処理マークを形成する。そして、こ
の処理マークとマスクに形成した合わせマークとを位置
合わせすることで、半導体結晶基板の結晶方位とマスク
の設計上の軸方位との位置合わせを行うものである。
【0009】また、この合わせマークは、マスク上に形
成され、かつ半導体結晶基板に設けられた平面視略四角
形の処理マークとこのマスクとの位置合わせするもの
で、処理マークの平面視外形よりもわずかに大きい略四
角形の透視部と、この透視部の相対向する隅部を結ぶ対
角線パターンとを設けたものから成る形状である。
【0010】
【作用】半導体結晶基板に絶縁膜を形成し、その所定位
置に平面視略円形の開口部を形成した後、半導体結晶基
板に異方性エッチングを施すと、エッチング速度が結晶
方位に依存するために、半導体結晶基板に特定の結晶面
が現れた処理マークを形成することができる。処理マー
クの底辺、すなわち半導体結晶基板表面とエッチング部
分との境界部分には、特定のしかも正確な結晶方位が現
れる。このため、半導体結晶基板の表面に塗布した絶縁
膜を除去した後、形成された処理マークにマスクの合わ
せマークを合わせることで、半導体結晶基板の特定の結
晶方位とマスクの設計上の軸方位とを正確に位置合わせ
できる。
【0011】また、マスクの所定位置に、処理マークの
平面視外形よりもわずかに大きい略四角形の透視部と、
この透視部の相対向する隅部を結ぶ対角線パターンとか
ら構成される合わせマークを形成し、半導体結晶基板の
処理マークとこの合わせマークとを位置合わせする。す
なわち、合わせマークの透視部内に半導体結晶基板の処
理マークを配置するとともに、合わせマークの対角線パ
ターンと処理マークの隅部とを位置合わせすることによ
り、半導体結晶基板とマスクとの位置合わせが確実に行
える。
【0012】
【実施例】以下に、本発明の半導体結晶基板の位置合わ
せ方法と合わせマーク形状について図面に基づき説明す
る。図1(A)〜(D)は本発明に係る半導体結晶基板
の位置合わせ方法の一例を工程順に示した模式図であ
り、(A)〜(C)における(a)は要部の平面模式
図、(b)は半導体結晶基板の断面模式図、また、
(D)は最終工程における平面模式図である。はじめ
に、半導体結晶基板の位置合わせ方法について工程順に
説明する。なお、本実施例では(100)結晶面を有す
る単結晶シリコンの半導体結晶基板1を用いた場合につ
いて説明する。
【0013】先ず、第1の工程として図1(A)に示す
ように、半導体結晶基板1の表面に窒化膜等の絶縁膜1
1を形成する。そして、第2の工程として、半導体結晶
基板1の周辺、すなわち半導体素子を形成しない不要な
部分の絶縁膜11を除去することで、例えば直径20μ
m程度の平面視略円形の開口部12を形成する。なお、
開口部12は、通常のフォトリソグラフィー法を用いて
形成する。この開口部12は、半導体結晶基板1の表面
まで達しており、半導体結晶基板1の表面が露出した状
態となる。
【0014】そして、第3の工程として、図1(B)に
示すように、半導体結晶基板1に水酸化カリウム(KO
H)等のアルカリ薬品を用いて異方性エッチングを施
し、半導体結晶基板1に処理マーク13を形成する。ア
ルカリ薬品によるエッチングでは、そのエッチング速度
が半導体結晶基板1の結晶方位に大きく依存するため、
例えば(100)の半導体結晶基板1では、(111)
面のエッチング速度が(100)面のエッチング速度に
比べて遅い。したがって、このエッチングにより半導体
結晶基板1のエッチング部分に特定の結晶面、すなわち
この場合では(111)面が現れ、四角錐状の処理マー
ク13が形成できる。
【0015】そして、第4の工程として、図1(C)に
示すように、半導体結晶基板1の表面に塗布した絶縁膜
11を除去する。これにより、半導体結晶基板1と処理
マーク13との境界部分に形成された開口辺13aが平
面視略四角形となっていることが確認できる。この処理
マーク13は、先に述べたように、異方性エッチングを
用いて形成するため、半導体結晶基板1の深さ方向に向
けて四角錐状となっており、その深さや開口面積は、開
口部12の大きさにより変更することができる。
【0016】また、四角錐の各底辺13bは、(10
0)結晶面と(111)結晶面との交差線であり、特定
の結晶方位を示している。すなわち、この交差線は〔0
11〕結晶方位であるため、各底辺13bからこの〔0
11〕結晶方位を知ることができる。このような処理マ
ーク13を正確に形成するためには、先に述べたよう
に、絶縁膜11を除去して形成する開口部12を平面視
略円形にすればよく、これにより、所望の結晶面以外の
面が現れるのを防いでいる。
【0017】そして、第5の工程として、図1(D)に
示すように、マスク3に形成された合わせマーク14と
この処理マーク13との位置合わせを行う。処理マーク
13の開口辺13aおよび各底辺13bは半導体結晶基
板1の各結晶方位を示しているため、これらを基準にし
て合わせマーク14と位置合わせすれば、半導体結晶基
板1の結晶方位とマスク3の設計上の軸方位とを正確に
合わせることができる。
【0018】これにより、半導体結晶基板1のオリフラ
2が示す結晶方位に誤差α(図6(b)参照)があって
も、さらに、アライナーによる半導体結晶基板1の位置
合わせ誤差β(図7(c)参照)があっても、常に半導
体結晶基板1の正確な結晶方位を基準にして位置合わせ
することができる。
【0019】次に、この処理マーク12と位置合わせす
る合わせマーク13の形状について説明する。図4は合
わせマークを説明する平面図、図5は位置合わせを説明
する平面図である。
【0020】すなわち、図4に示すように、この合わせ
マーク14は、透明なガラス板等の表面に金属等から成
る遮光膜3aを被着したマスク3に形成されたもので、
この遮光膜3aを除去した透視部14aと、対角線パタ
ーン14bとから構成されている。透視部14aの外形
は半導体結晶基板1に形成した処理マーク13の平面視
外形よりもわずかに大きい略四角形であり、その相対向
する隅部を結ぶ状態に対角線パターン14bが設けら
れ、略中央で交差した形状となっている。
【0021】この合わせマーク14と処理マーク13と
の位置合わせを行うには、図5に示すように、合わせマ
ーク14の中央部に処理マーク13の中央部を合わせれ
ばよい。すなわち、透視部14aの外形は、処理マーク
13の平面視外形よりもわずかに大きいため、透視部1
4aの外形線と処理マーク13の各開口辺13aとの間
にそれぞれ隙間が形成される。この各隙間がほぼ等しく
なるように配置すれば、マスク3の面方向の位置合わせ
を行うことができる。
【0022】さらに、四角錐状に形成された処理マーク
13の底辺13bが平面視した状態で開口辺13aの相
対向する隅部をつなぐ直線状となることを利用して、こ
の底辺13bと合わせマーク14の対角線パターン14
bとの位置が一致するように位置合わせする。これによ
り、マスク3の回転方向の位置合わせを行うことができ
る。
【0023】これらの位置合わせにより、処理マーク1
3と合わせマーク14との面方向および回転方向の正確
な位置合わせを行うことができる。しかも、処理マーク
13の開口辺13aおよび底辺13bは、全て半導体結
晶基板1の結晶方位を示しているため、これらの辺を基
準にして位置合わせすることで半導体結晶基板1の結晶
方位とマスク3の設計上の軸方位とを正確にかつ容易に
合わせることができる。
【0024】
【発明の効果】以上説明したように、本発明の半導体結
晶基板の位置合わせ方法と合わせマーク形状によれば次
のような効果がある。この半導体結晶基板の位置合わせ
方法を用いると、処理パターンの開口辺や底辺がその半
導体結晶基板の結晶方位を正確に現しているとともに、
これを直接目視することができる。したがって、この処
理パターンと合わせマークとの位置合わせを行えば、容
易にかつ精度の高い位置合わせを実現することができ
る。
【0025】また、この合わせマーク形状により、半導
体結晶基板に形成された処理マークの開口辺および底辺
との位置合わせを正確に行えるため、マスクの面方向と
回転方向との位置合わせ精度が向上する。このように、
半導体結晶基板の結晶方位とマスクの設計上の軸方位を
精度よく合わせることができるため、とくに半導体結晶
基板のピエゾ抵抗効果を利用すた半導体圧力センサ等、
半導体結晶基板の結晶方位に依存性のある処理を行う場
合において、設計仕様どうりの特性を発揮する半導体装
置を製造することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体結晶基板の位置合わせ方法を工
程順に説明する模式図で、(A)は第1工程および第2
工程を説明する断面模式図、(B)は第3工程を説明す
る断面模式図、(C)は第4工程を説明する断面模式
図、(D)は第5工程を説明する平面模式図である。
【図2】半導体結晶基板の平面図である。
【図3】オリフラと結晶方位との関係を示した説明図で
ある。
【図4】本発明の合わせマークを説明する平面図であ
る。
【図5】位置合わせを説明する平面図である。
【図6】従来のオリフラ加工精度の説明図で、(a)は
オリフラの設計上の結晶方位を説明する図、(b)はオ
リフラの加工精度を説明する図である。
【図7】従来の位置合わせ精度を説明する図で、(a)
はマスクの設計上の軸方位を説明する図、(b)は半導
体結晶基板とマスクとを位置合わせした状態を説明する
図、(c)は位置合わせ精度を説明する図である。
【符号の説明】
1 半導体結晶基板 2 オリフラ 3 マスク 11 絶縁膜 12 開口部 13 処理マーク 13a 開口辺 13b 底辺 14 合わせマーク 14a 透視部 14b 対角線パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体結晶基板の結晶方位とマスクに形
    成された合わせマークとを合わせる半導体結晶基板の位
    置合わせ方法において、 前記半導体結晶基板の表面に絶縁膜を塗布する第1工程
    と、 前記絶縁膜の所定位置を平面視略円形に除去した開口部
    を形成する第2工程と、 前記半導体結晶基板に異方性エッチングを施して、前記
    開口部下方の半導体結晶基板に処理マークを形成する第
    3工程と、 前記半導体結晶基板の表面に塗布された前記絶縁膜を除
    去する第4工程と、 前記処理マークと前記合わせマークとの位置を合わせる
    ことで、前記結晶方位と前記マスクとの位置合わせを行
    う第5工程とから成ることを特徴とする半導体結晶基板
    の位置合わせ方法。
  2. 【請求項2】 マスク上に形成され、かつ半導体結晶基
    板に設けられた平面視略四角形の処理マークと前記マス
    クとを位置合わせする合わせマーク形状であって、 前記処理マークの平面視外形よりもわずかに大きい略四
    角形の透視部と、 前記透視部の相対向する隅部を結ぶ対角線パターンとか
    ら成ることを特徴とする合わせマーク形状。
JP4162192A 1992-05-27 1992-05-27 半導体結晶基板の位置合わせ方法と合わせマーク形状 Pending JPH05335197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4162192A JPH05335197A (ja) 1992-05-27 1992-05-27 半導体結晶基板の位置合わせ方法と合わせマーク形状

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4162192A JPH05335197A (ja) 1992-05-27 1992-05-27 半導体結晶基板の位置合わせ方法と合わせマーク形状

Publications (1)

Publication Number Publication Date
JPH05335197A true JPH05335197A (ja) 1993-12-17

Family

ID=15749753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4162192A Pending JPH05335197A (ja) 1992-05-27 1992-05-27 半導体結晶基板の位置合わせ方法と合わせマーク形状

Country Status (1)

Country Link
JP (1) JPH05335197A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497051B1 (ko) * 2001-06-22 2005-06-23 샤프 가부시키가이샤 반도체 기판 특성의 면 방위 의존성 평가방법 및 이를이용한 반도체 장치
JP2007512694A (ja) * 2003-11-28 2007-05-17 ズス・マイクロテック・リソグラフィ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング マスク位置調節装置における直接的アライメント
WO2012176473A1 (ja) 2011-06-22 2012-12-27 パナソニック株式会社 ドットマーキングを有する半導体基板、およびその製造方法
WO2024111178A1 (ja) * 2022-11-22 2024-05-30 株式会社Sumco レーザーマーク付きシリコンウェーハ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497051B1 (ko) * 2001-06-22 2005-06-23 샤프 가부시키가이샤 반도체 기판 특성의 면 방위 의존성 평가방법 및 이를이용한 반도체 장치
JP2007512694A (ja) * 2003-11-28 2007-05-17 ズス・マイクロテック・リソグラフィ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング マスク位置調節装置における直接的アライメント
WO2012176473A1 (ja) 2011-06-22 2012-12-27 パナソニック株式会社 ドットマーキングを有する半導体基板、およびその製造方法
US8860227B2 (en) 2011-06-22 2014-10-14 Panasonic Corporation Semiconductor substrate having dot marks and method of manufacturing the same
WO2024111178A1 (ja) * 2022-11-22 2024-05-30 株式会社Sumco レーザーマーク付きシリコンウェーハ及びその製造方法

Similar Documents

Publication Publication Date Title
JPS60175421A (ja) 半導体デバイスの製作方法
JPH065483A (ja) 半導体結晶基板の位置合わせ方法
JPH05335197A (ja) 半導体結晶基板の位置合わせ方法と合わせマーク形状
US6632575B1 (en) Precision fiducial
JPS5944827A (ja) 半導体装置の製造方法
JPS6324617A (ja) ウエハの両面露光法
JP2666383B2 (ja) 半導体装置
JPS61185930A (ja) 両面マスク合せ用アラインメントマ−クを有する半導体基板およびその製法
JPH0245911A (ja) X線露光マスクとその製造方法
JPS61113062A (ja) フオトマスク
JP2828806B2 (ja) 半導体装置の製造方法
JPH08148401A (ja) 半導体素子の製造方法
JPS62193241A (ja) 半導体装置用結晶基板
JP2007142795A (ja) 圧電振動片の製造方法およびアライメントマーカーの形成方法
TW548818B (en) Method for forming alignment marks by V-groove etching
JP3239777B2 (ja) 半導体装置の製造方法
JPH11162935A (ja) 単結晶半導体の異方性エッチング加工方法
JPH07161618A (ja) アライメントマーク及びそれを備えたフォトマスク
US6294099B1 (en) Method of processing circular patterning
KR0177347B1 (ko) 정렬, 노광 장치의 상호 매칭을 위한 기준웨이퍼 제작방법
JPS622542A (ja) 単結晶基板
JPS62119423A (ja) 焦電型赤外線センサの製造方法
JPH01120830A (ja) 半導体装置の製造方法
JPH0974054A (ja) 単結晶半導体の異方性エッチング加工方法
JPS6252441A (ja) シリコンウエハの結晶面方位測定方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100420

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110420

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

EXPY Cancellation because of completion of term