JPH05335423A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05335423A JPH05335423A JP16176992A JP16176992A JPH05335423A JP H05335423 A JPH05335423 A JP H05335423A JP 16176992 A JP16176992 A JP 16176992A JP 16176992 A JP16176992 A JP 16176992A JP H05335423 A JPH05335423 A JP H05335423A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- aluminum
- metal film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 14
- 239000000956 alloy Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 230000008018 melting Effects 0.000 claims abstract description 4
- 238000002844 melting Methods 0.000 claims abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 239000003870 refractory metal Substances 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims 4
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000003475 lamination Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体基板に形成した素子（拡散層）と、コ
ンタクトホールを通して素子に接続されるＡｌ系金属膜
との接合劣化を防止し、かつ絶縁耐圧を改善する。 【構成】 金属配線が高融点金属膜１４と、この高融点
金属膜上に形成されたＡｌ膜或いはＡｌ系合金膜（Ａｌ
系金属膜）１５との積層構造とされ、半導体基板１１に
形成した素子１２をコンタクトホール１３ａを通して金
属配線に接続するようにした半導体装置において、コン
タクトホール１３ａの内部にはＡｌ系合金膜１５が存在
しない構成とする。これにより、コンタクトホールが微
細化された場合に、Ａｌ系金属膜１５と素子との接合劣
化を防止し、かつ層間膜１６中にボイドが発生すること
を防止する。
ンタクトホールを通して素子に接続されるＡｌ系金属膜
との接合劣化を防止し、かつ絶縁耐圧を改善する。 【構成】 金属配線が高融点金属膜１４と、この高融点
金属膜上に形成されたＡｌ膜或いはＡｌ系合金膜（Ａｌ
系金属膜）１５との積層構造とされ、半導体基板１１に
形成した素子１２をコンタクトホール１３ａを通して金
属配線に接続するようにした半導体装置において、コン
タクトホール１３ａの内部にはＡｌ系合金膜１５が存在
しない構成とする。これにより、コンタクトホールが微
細化された場合に、Ａｌ系金属膜１５と素子との接合劣
化を防止し、かつ層間膜１６中にボイドが発生すること
を防止する。
Description
【０００１】
【産業上の利用分野】本発明は積層構造の金属配線を有
する半導体装置及びその製造方法に関する。
する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の積層構造の金属配線を有する半導
体装置は、図３（ａ）に示すように、先ず拡散層３２で
素子を作り込んだ半導体基板３１上にボロン・リン・シ
リコン・グラス３３（以下、ＢＰＳＧと略記）を形成
し、かつフォトリソグラフィ技術及びエッチング技術を
用いてコンタクトホール３３ａを開孔する。次に、図３
（ｂ）のように、バリアメタル膜としてＴｉ／ＴｉＮ３
４を全面にスパッタ法により被着させ、更にその上に配
線材料として、Ａｌ−Ｓｉ−ＣｕのＡｌ系金属膜３５を
全面に被着させる。
体装置は、図３（ａ）に示すように、先ず拡散層３２で
素子を作り込んだ半導体基板３１上にボロン・リン・シ
リコン・グラス３３（以下、ＢＰＳＧと略記）を形成
し、かつフォトリソグラフィ技術及びエッチング技術を
用いてコンタクトホール３３ａを開孔する。次に、図３
（ｂ）のように、バリアメタル膜としてＴｉ／ＴｉＮ３
４を全面にスパッタ法により被着させ、更にその上に配
線材料として、Ａｌ−Ｓｉ−ＣｕのＡｌ系金属膜３５を
全面に被着させる。
【０００３】次いで、図３（ｃ）のように、フォトリソ
グラフィ技術及びエッチング技術を用いてＡｌ系金属膜
３５及びバリアメタル膜３４をエッチングし、所望の配
線パターンを形成する。その後、図３（ｄ）のように、
プラズマ気相成長法によりシリコン酸化膜３６（以下、
プラズマ酸化膜と略記）を成長し、スピン・オン・グラ
ス３７（以下、ＳＯＧと略記）を塗布し、更に、プラズ
マ酸化膜３８を成長させて層間膜の形成を行っている。
グラフィ技術及びエッチング技術を用いてＡｌ系金属膜
３５及びバリアメタル膜３４をエッチングし、所望の配
線パターンを形成する。その後、図３（ｄ）のように、
プラズマ気相成長法によりシリコン酸化膜３６（以下、
プラズマ酸化膜と略記）を成長し、スピン・オン・グラ
ス３７（以下、ＳＯＧと略記）を塗布し、更に、プラズ
マ酸化膜３８を成長させて層間膜の形成を行っている。
【０００４】
【発明が解決しようとする課題】前述した従来の半導体
装置およびその製造方法ではコンタクトホールが微細に
なると、コンタクトホール３３ａ内底部でのバリアメタ
ル膜３４の膜厚が薄くなり、バリア性が不充分となるの
で、拡散層とＡｌ系金属層３５との間に相互拡散が起こ
り、ジャンクションリークやジャンクション破壊といっ
た接合の劣化が生じるという問題がある。又、コンタク
トホールが微細になると、Ａｌ或いはＡｌ系合金がオー
バーハング状に被着するため、図３（ｄ）のように、そ
の後の工程で形成するプラズマ酸化膜３６中にボイド３
０が発生し、絶縁耐圧が劣化されるという問題がる。本
発明の目的は、接合劣化を防止し、かつ絶縁耐圧を改善
した半導体装置及びその製造方法を提供することにあ
る。
装置およびその製造方法ではコンタクトホールが微細に
なると、コンタクトホール３３ａ内底部でのバリアメタ
ル膜３４の膜厚が薄くなり、バリア性が不充分となるの
で、拡散層とＡｌ系金属層３５との間に相互拡散が起こ
り、ジャンクションリークやジャンクション破壊といっ
た接合の劣化が生じるという問題がある。又、コンタク
トホールが微細になると、Ａｌ或いはＡｌ系合金がオー
バーハング状に被着するため、図３（ｄ）のように、そ
の後の工程で形成するプラズマ酸化膜３６中にボイド３
０が発生し、絶縁耐圧が劣化されるという問題がる。本
発明の目的は、接合劣化を防止し、かつ絶縁耐圧を改善
した半導体装置及びその製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、金属配線が高
融点金属膜と、この高融点金属膜上に形成されたアルミ
ニウム膜或いはアルミニウム系合金膜との積層構造とさ
れ、半導体基板に形成した素子をコンタクトホールを通
して金属配線に接続するようにした半導体装置におい
て、コンタクトホール内部にはアルミニウム膜或いはア
ルミニウム系合金膜が存在しない構成とする。又、本発
明は、素子が形成された半導体基板に絶縁膜を形成し、
かつこの絶縁膜に前記素子に電気接続するためのコンタ
クトホールを開孔する工程と、このコンタクトホールを
含む領域に高融点金属膜とアルミニウム膜或いはアルミ
ニウム系合金膜を順次形成する工程と、前記コンタクト
ホール内部のアルミニウム膜或いはアルミニウム系合金
膜を選択的に除去する工程と、前記高融点金属膜とアル
ミニウム膜及びアルミニウム系合金膜を選択エッチング
して配線を形成する工程と、その上に層間膜を形成する
工程とを含んでいる。
融点金属膜と、この高融点金属膜上に形成されたアルミ
ニウム膜或いはアルミニウム系合金膜との積層構造とさ
れ、半導体基板に形成した素子をコンタクトホールを通
して金属配線に接続するようにした半導体装置におい
て、コンタクトホール内部にはアルミニウム膜或いはア
ルミニウム系合金膜が存在しない構成とする。又、本発
明は、素子が形成された半導体基板に絶縁膜を形成し、
かつこの絶縁膜に前記素子に電気接続するためのコンタ
クトホールを開孔する工程と、このコンタクトホールを
含む領域に高融点金属膜とアルミニウム膜或いはアルミ
ニウム系合金膜を順次形成する工程と、前記コンタクト
ホール内部のアルミニウム膜或いはアルミニウム系合金
膜を選択的に除去する工程と、前記高融点金属膜とアル
ミニウム膜及びアルミニウム系合金膜を選択エッチング
して配線を形成する工程と、その上に層間膜を形成する
工程とを含んでいる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を工程順に示す断面図
である。先ず、図１（ａ）のように、拡散層１２で素子
を形成した半導体基板１１上に絶縁膜としてＢＰＳＧ１
３を形成し、このＢＰＳＧ１３にはフォトリソグラフィ
技術及びエッチング技術を用いてコンタクトホール１３
ａを開孔する。更に、バリアメタル膜として高融点の金
属配線材料ＴｉＷ１４をスパッタ法により全面に被着さ
せる。
る。図１は本発明の第１の実施例を工程順に示す断面図
である。先ず、図１（ａ）のように、拡散層１２で素子
を形成した半導体基板１１上に絶縁膜としてＢＰＳＧ１
３を形成し、このＢＰＳＧ１３にはフォトリソグラフィ
技術及びエッチング技術を用いてコンタクトホール１３
ａを開孔する。更に、バリアメタル膜として高融点の金
属配線材料ＴｉＷ１４をスパッタ法により全面に被着さ
せる。
【０００７】次いで、図１（ｂ）のように、Ａｌ系金属
膜としてＡｌ−Ｓｉ−Ｃｕ１５を全面に被着させる。そ
の後、図１（ｃ）のように、フォトリソグラフィ技術及
びエッチング技術を用いてコンタクトホール部のＡｌ系
金属膜１５を選択的に除去する。更にフォトリソグラフ
ィ技術及びエッチング技術を用いて前記Ａｌ系金属膜１
５とバリアメタル膜１４を選択エッチングし、配線パタ
ーンの形成を行う。しかる後、図１（ｄ）のように、プ
ラズマ酸化膜１６を成長し、かつその上にＳＯＧ１７を
塗布し、更にプラズマ酸化膜１８を成長し、層間膜を形
成する。
膜としてＡｌ−Ｓｉ−Ｃｕ１５を全面に被着させる。そ
の後、図１（ｃ）のように、フォトリソグラフィ技術及
びエッチング技術を用いてコンタクトホール部のＡｌ系
金属膜１５を選択的に除去する。更にフォトリソグラフ
ィ技術及びエッチング技術を用いて前記Ａｌ系金属膜１
５とバリアメタル膜１４を選択エッチングし、配線パタ
ーンの形成を行う。しかる後、図１（ｄ）のように、プ
ラズマ酸化膜１６を成長し、かつその上にＳＯＧ１７を
塗布し、更にプラズマ酸化膜１８を成長し、層間膜を形
成する。
【０００８】したがって、この半導体装置では、コンタ
クトホール１３ａ内にはＡｌ系金属膜１５が存在してい
ないので、コンタクトホールが微細になってバリアメタ
ル膜１４の膜厚が薄くなった場合でも、拡散層１２とＡ
ｌ系金属膜との間の相互拡散が生じることはなく、接合
劣化が生じることはない。又、Ａｌ系金属膜１５がコン
タクトホールにオーバハングされることはなく、プラズ
マ酸化膜１４にボイドが発生することはなく、絶縁耐圧
が劣化されることもない。
クトホール１３ａ内にはＡｌ系金属膜１５が存在してい
ないので、コンタクトホールが微細になってバリアメタ
ル膜１４の膜厚が薄くなった場合でも、拡散層１２とＡ
ｌ系金属膜との間の相互拡散が生じることはなく、接合
劣化が生じることはない。又、Ａｌ系金属膜１５がコン
タクトホールにオーバハングされることはなく、プラズ
マ酸化膜１４にボイドが発生することはなく、絶縁耐圧
が劣化されることもない。
【０００９】図２は本発明の第２の実施例を工程順に示
す断面図である。先ず、図２（ａ）のように、拡散層２
２で素子を形成した半導体基板２１上にＢＰＳＧ２３を
形成し、かつこのＢＰＳＧ２３にフォトリソグラフィ技
術及びエッチング技術を用いてコンタクトホール２３ａ
を開孔する。次いで、バリアメタル膜として高融点の金
属配線材料ＴｉＷ２４をスパッタ法により全面に被着さ
せる。
す断面図である。先ず、図２（ａ）のように、拡散層２
２で素子を形成した半導体基板２１上にＢＰＳＧ２３を
形成し、かつこのＢＰＳＧ２３にフォトリソグラフィ技
術及びエッチング技術を用いてコンタクトホール２３ａ
を開孔する。次いで、バリアメタル膜として高融点の金
属配線材料ＴｉＷ２４をスパッタ法により全面に被着さ
せる。
【００１０】次いで、図２（ｂ）のように、その上にＡ
ｌ系金属膜としてＡｌ−Ｓｉ−Ｃｕ２５を全面に被着さ
せる。次いで、図２（ｃ）のように、コンタクトホール
２３ａ内のＡｌ系金属膜２５を除去するために全面をス
パッタエッチングを行うと、コンタクトホール２３ａの
側部及び低部のＡｌ系金属膜２５は、他の部分より薄い
ために選択的に除去される。更にフォトリソグラフィ技
術及びエッチング技術を用いてＡｌ系金属膜２５とバリ
アメタル膜２４を選択エッチングし、配線パターンの形
成を行う。しかる後、図２（ｄ）のように、プラズマ酸
化膜２６を成長し、かつその上にＳＯＧ２７を塗布し、
更にプラズマ酸化膜２８を成長し、層間膜を形成する。
ｌ系金属膜としてＡｌ−Ｓｉ−Ｃｕ２５を全面に被着さ
せる。次いで、図２（ｃ）のように、コンタクトホール
２３ａ内のＡｌ系金属膜２５を除去するために全面をス
パッタエッチングを行うと、コンタクトホール２３ａの
側部及び低部のＡｌ系金属膜２５は、他の部分より薄い
ために選択的に除去される。更にフォトリソグラフィ技
術及びエッチング技術を用いてＡｌ系金属膜２５とバリ
アメタル膜２４を選択エッチングし、配線パターンの形
成を行う。しかる後、図２（ｄ）のように、プラズマ酸
化膜２６を成長し、かつその上にＳＯＧ２７を塗布し、
更にプラズマ酸化膜２８を成長し、層間膜を形成する。
【００１１】この第２実施例においても、コンタクトホ
ール２３ａ内にＡｌ系金属膜が存在していないため、拡
散層との接合劣化が防止でき、かつプラズマ酸化膜１４
にボイドが発生することもない。又、この第２実施例で
はフォトレジスト工程がないため、工程数を増やすこと
なく第１実施例と同等の効果を得ることができる。因み
に、図４に本発明の半導体装置における拡散層からのリ
ーク電流を測定した結果を図３に示した従来の半導体装
置と比較して示す。図４からわかるように、従来構造で
はジャンクション・リークが起こっているが、第１及び
第２実施例のものではリークは起こっていない。
ール２３ａ内にＡｌ系金属膜が存在していないため、拡
散層との接合劣化が防止でき、かつプラズマ酸化膜１４
にボイドが発生することもない。又、この第２実施例で
はフォトレジスト工程がないため、工程数を増やすこと
なく第１実施例と同等の効果を得ることができる。因み
に、図４に本発明の半導体装置における拡散層からのリ
ーク電流を測定した結果を図３に示した従来の半導体装
置と比較して示す。図４からわかるように、従来構造で
はジャンクション・リークが起こっているが、第１及び
第２実施例のものではリークは起こっていない。
【００１２】尚、Ａｌ或いはＡｌ系合金がコンタクトホ
ール部に存在しなくても、バリアメタル膜としての高融
点金属がカバレッジ良く付着しているため、断線は起こ
りにくく、電気特性や信頼性上の問題はない。又、前記
実施例ではスパッタ法による製造方法を記載したが、Ｗ
−ＣＶＤなどの他の被着方法を用いても問題はない。
ール部に存在しなくても、バリアメタル膜としての高融
点金属がカバレッジ良く付着しているため、断線は起こ
りにくく、電気特性や信頼性上の問題はない。又、前記
実施例ではスパッタ法による製造方法を記載したが、Ｗ
−ＣＶＤなどの他の被着方法を用いても問題はない。
【００１３】
【発明の効果】以上説明したように本発明は、半導体基
板に設けた拡散層に接続を行うためのコンタクトホール
内部にＡｌ或いはＡｌ系合金が存在しないため、コンタ
クトホールが微細化されてバリアメタル膜の膜厚が薄く
される場合でも、拡散層とＡｌ或いはＡｌ系合金との相
互拡散が防止でき、トランジスタのリークや破壊等の接
合劣化を防止することができる効果がある。又、コンタ
クトホール内部にＡｌ或いはＡｌ系合金が存在しないた
め、コンタクトホール内がオーバーハング常態になるこ
とはなく、プラズマ酸化膜成長中でのボイドの発生が防
止でき、絶縁耐圧を改善することができる。
板に設けた拡散層に接続を行うためのコンタクトホール
内部にＡｌ或いはＡｌ系合金が存在しないため、コンタ
クトホールが微細化されてバリアメタル膜の膜厚が薄く
される場合でも、拡散層とＡｌ或いはＡｌ系合金との相
互拡散が防止でき、トランジスタのリークや破壊等の接
合劣化を防止することができる効果がある。又、コンタ
クトホール内部にＡｌ或いはＡｌ系合金が存在しないた
め、コンタクトホール内がオーバーハング常態になるこ
とはなく、プラズマ酸化膜成長中でのボイドの発生が防
止でき、絶縁耐圧を改善することができる。
【図１】本発明の第１実施例を製造工程順に示す断面図
である。
である。
【図２】本発明の第２実施例を製造工程順に示す断面図
である。
である。
【図３】従来の製造方法を工程順に示す断面図である。
【図４】本発明と従来の各半導体装置におけるジャンク
ション・リークの特性を比較した図である。
ション・リークの特性を比較した図である。
１１，２１，３１ 半導体基板 １２，２２，３２ 拡散層（素子） １３，２３，３３ 絶縁膜 １３ａ，２３ａ，３３ａ コンタクトホール １４，２４，３４ バリアメタル膜 １５，２５，３５ Ａｌ系合金膜 １６，２６，３６ プラズマ酸化膜
Claims (2)
- 【請求項１】 金属配線が高融点金属膜と、この高融点
金属膜上に形成されたアルミニウム膜或いはアルミニウ
ム系合金膜との積層構造とされ、半導体基板に形成した
素子をコンタクトホールを通して前記金属配線に接続す
るようにした半導体装置において、前記コンタクトホー
ル内部には前記アルミニウム膜或いはアルミニウム系合
金膜が存在しないことを特徴とする半導体装置。 - 【請求項２】 素子が形成された半導体基板に絶縁膜を
形成し、かつこの絶縁膜に前記素子に電気接続するため
のコンタクトホールを開孔する工程と、このコンタクト
ホールを含む領域に高融点金属膜とアルミニウム膜或い
はアルミニウム系合金膜を順次形成する工程と、前記コ
ンタクトホール内部のアルミニウム膜或いはアルミニウ
ム系合金膜を選択的に除去する工程と、前記高融点金属
膜とアルミニウム膜及びアルミニウム系合金膜を選択エ
ッチングして配線を形成する工程と、その上に層間膜を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16176992A JPH05335423A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16176992A JPH05335423A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335423A true JPH05335423A (ja) | 1993-12-17 |
Family
ID=15741555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16176992A Pending JPH05335423A (ja) | 1992-05-29 | 1992-05-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335423A (ja) |
-
1992
- 1992-05-29 JP JP16176992A patent/JPH05335423A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100526445B1 (ko) | 웨이퍼 패시베이션 구조 | |
| US6404058B1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| US6893935B2 (en) | Semiconductor component and fabrication method | |
| JP2704575B2 (ja) | 容量素子の製造方法 | |
| JPH05335423A (ja) | 半導体装置及びその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPS60110142A (ja) | 半導体装置の製造方法 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0463469A (ja) | Ｓｏｉ型半導体装置 | |
| JPH11297815A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH09199591A (ja) | 半導体装置の製造方法 | |
| JPH05304215A (ja) | 半導体装置 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH08316322A (ja) | アンチヒューズ素子およびその製造方法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH10294368A (ja) | 半導体装置の配線構造および半導体装置の製造方法 | |
| JPH06302597A (ja) | 半導体装置の製造方法 |