JPH05342769A - クロスインターリーブ回路 - Google Patents
クロスインターリーブ回路Info
- Publication number
- JPH05342769A JPH05342769A JP3200214A JP20021491A JPH05342769A JP H05342769 A JPH05342769 A JP H05342769A JP 3200214 A JP3200214 A JP 3200214A JP 20021491 A JP20021491 A JP 20021491A JP H05342769 A JPH05342769 A JP H05342769A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- offset
- controller
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 オーディオデータのコンパクトディスクフォ
ーマットへの適応を可能にするクロスインターリーブ回
路の提供。 【構成】 システムの各構成要素に対して所定の信号を
供給するコントローラ１００と，そこからの制御信号で
ラッチ出力するバッファ２００と，１フレーム内のオフ
セット値を計数，出力するオフセットカウンタ３００
と，コントローラ１００から出力されたフレームクロッ
クを計数して１フレーム単位に区分するフレームカウン
タと，フレーム量の決定用のフレームテーブル５００
と，オフセットカウンタ３００からのオフセット値と，
１フレーム内のオフセットアドレスを発生するテーブル
６００と，フレームアドレスを発生する加算器７００
と，パリティデータを一時格納するメモリ８００と，デ
ータラッチクロックによってパリティを発生するエンコ
ーダ９００と，ＥＦＭラッチクロックで出力する第１ラ
ッチ１０００と，データをパリティ区間でＥＦＭラッチ
クロックで反転出力する第２ラッチ１１００とを備え
る。
ーマットへの適応を可能にするクロスインターリーブ回
路の提供。 【構成】 システムの各構成要素に対して所定の信号を
供給するコントローラ１００と，そこからの制御信号で
ラッチ出力するバッファ２００と，１フレーム内のオフ
セット値を計数，出力するオフセットカウンタ３００
と，コントローラ１００から出力されたフレームクロッ
クを計数して１フレーム単位に区分するフレームカウン
タと，フレーム量の決定用のフレームテーブル５００
と，オフセットカウンタ３００からのオフセット値と，
１フレーム内のオフセットアドレスを発生するテーブル
６００と，フレームアドレスを発生する加算器７００
と，パリティデータを一時格納するメモリ８００と，デ
ータラッチクロックによってパリティを発生するエンコ
ーダ９００と，ＥＦＭラッチクロックで出力する第１ラ
ッチ１０００と，データをパリティ区間でＥＦＭラッチ
クロックで反転出力する第２ラッチ１１００とを備え
る。
Description
【０００１】
【産業上の利用分野】本発明はクロスインターリーブ回
路、特に記録可能なコンパクトディスクシステム(Compa
ct Disk System) におけるエンコーディング回路に関す
るものである。
路、特に記録可能なコンパクトディスクシステム(Compa
ct Disk System) におけるエンコーディング回路に関す
るものである。
【０００２】
【従来の技術】一般に、コンパクトディスクは、１９８
０年代に登場して以来、現在まで再生専用としてのみ生
産された。しかし、最近になって、記録可能なコンパク
トディスクを開発されるようになり、従来のコンパクト
ディスクと互換性をもたせるべくオーディオデータをエ
ンコーディングすることができる回路がコンパクトディ
スクプレーヤーに内装させる要求が高まってきている。
０年代に登場して以来、現在まで再生専用としてのみ生
産された。しかし、最近になって、記録可能なコンパク
トディスクを開発されるようになり、従来のコンパクト
ディスクと互換性をもたせるべくオーディオデータをエ
ンコーディングすることができる回路がコンパクトディ
スクプレーヤーに内装させる要求が高まってきている。
【０００３】上記のようにオーディオデータをエンコー
ディングするシステムの構成図を図１に示す。
ディングするシステムの構成図を図１に示す。
【０００４】図２はディスク記録される１フレームデー
タの形態図である。
タの形態図である。
【０００５】これら図１は図２を参照してその動作過程
を説明すると以下の如くである。
を説明すると以下の如くである。
【０００６】先ず、Ｌ及びＲチャンネルのオーディオソ
ースから発生されるアナログ信号は第１および第２低域
フィルタ１０，２０を通じて２０ＫHz以下の信号のみ通
過され、第１および第２サンプリング部３０，４０を通
じて４４．１ＫHzの周期にサンプリングされる。以後、
このサンプリング信号は各々第１および第２Ａ／Ｄ変換
部５０，６０に印加されて１サンプリング周期当り１６
ビットのデイジタルデータに変換する量子化過程（量子
化速度＝４４．１Ｋ Sample /Sec ×２Symbol /Sample
＝８８．２Ｋ Symbol /Sec ，但し、１Symbol＝１バイ
ト）が遂行される。第１マルチプレクサ７０は上記Ｌ，
Ｒチャンネルで発生される２チャンネルの１６ビットの
デイジタルデータを選択出力する（８８．２Ｋ Symbol
/Sec×２ＣＨ＝１７６．４Ｋ Symbol /Sec ）。
ースから発生されるアナログ信号は第１および第２低域
フィルタ１０，２０を通じて２０ＫHz以下の信号のみ通
過され、第１および第２サンプリング部３０，４０を通
じて４４．１ＫHzの周期にサンプリングされる。以後、
このサンプリング信号は各々第１および第２Ａ／Ｄ変換
部５０，６０に印加されて１サンプリング周期当り１６
ビットのデイジタルデータに変換する量子化過程（量子
化速度＝４４．１Ｋ Sample /Sec ×２Symbol /Sample
＝８８．２Ｋ Symbol /Sec ，但し、１Symbol＝１バイ
ト）が遂行される。第１マルチプレクサ７０は上記Ｌ，
Ｒチャンネルで発生される２チャンネルの１６ビットの
デイジタルデータを選択出力する（８８．２Ｋ Symbol
/Sec×２ＣＨ＝１７６．４Ｋ Symbol /Sec ）。
【０００７】上記第１マルチプレクサ７０で出力された
データは、誤り訂正回路８０で、１チャンネルにつき１
２バイト入力したときに４バイトのパリティーを付加さ
せる。従って、両チャンネルで２４バイト入力したとき
には８バイトのパリティが付加されるので、合計３２バ
イトのデータが出力される。
データは、誤り訂正回路８０で、１チャンネルにつき１
２バイト入力したときに４バイトのパリティーを付加さ
せる。従って、両チャンネルで２４バイト入力したとき
には８バイトのパリティが付加されるので、合計３２バ
イトのデータが出力される。
【０００８】また、制御および表示エンコーディング部
(Control to display encoding)９０は選曲機能等マイ
コンが処理するための制御データ１バイトを１フレーム
単位で出力する。このとき、第２マルチプレクサ１００
はタイミング信号発生部１３０で発生する選択信号によ
って制御および表示データの１シンボル、Ｌチャンネル
の１２シンボル（１６ビット×６）、Ｒチャンネルの１
２シンボル（１６×６）およびパリティーの８シンボル
で１フレームデータを構成して出力する。このとき、選
択順序は制御および表示データの１シンボル→オーディ
オデータ１２シンボル（Ｌチャンネルハイ，Ｌチャンネ
ルロウ，Ｒチャンネルハイ，Ｒチャンネルロウに交互に
出力される）→パリティー４シンボル→オーディオデー
タ１２シンボル（Ｌチャンネルハイ，Ｌチャンネルロ
ウ，Ｒチャンネルハイ，Ｒチャンネルロウに交互に出力
される）→パリティー４シンボル順に出力される。
(Control to display encoding)９０は選曲機能等マイ
コンが処理するための制御データ１バイトを１フレーム
単位で出力する。このとき、第２マルチプレクサ１００
はタイミング信号発生部１３０で発生する選択信号によ
って制御および表示データの１シンボル、Ｌチャンネル
の１２シンボル（１６ビット×６）、Ｒチャンネルの１
２シンボル（１６×６）およびパリティーの８シンボル
で１フレームデータを構成して出力する。このとき、選
択順序は制御および表示データの１シンボル→オーディ
オデータ１２シンボル（Ｌチャンネルハイ，Ｌチャンネ
ルロウ，Ｒチャンネルハイ，Ｒチャンネルロウに交互に
出力される）→パリティー４シンボル→オーディオデー
タ１２シンボル（Ｌチャンネルハイ，Ｌチャンネルロ
ウ，Ｒチャンネルハイ，Ｒチャンネルロウに交互に出力
される）→パリティー４シンボル順に出力される。
【０００９】従って、ＥＦＭ変調部１２０は同期信号発
生部１１０の出力によってフレーム同期されて入力され
る各シンボル８ビットから１４ビットのチャンネルビッ
トに変調してディスクに出力する。このとき、上記ＥＦ
Ｍ変調部１２０を出力してディスクに記録される１フレ
ームのデータ形態は図２のようである。即ち、ディスク
に記録される１シンボルは１４ビットのチャンネルビッ
トであり、フレームの最初の位置には２４ビットの同期
パターンが記録され、順次的に制御および表示シンボ
ル，データシンボル，パリティーシンボルの順に記録さ
れ、各シンボルとシンボルとの間には３ビットのマージ
ビット(merge bit) が記録されるので、１フレームは総
５８８チャンネルビットで成される。上記図２でマージ
ビットとは、チャンネルビットとチャンネルビットが結
合時にrun lengthが３Ｔ（テラバイト）以上，１１Ｔ以
下になることができるように維持させるためのビットを
言う。
生部１１０の出力によってフレーム同期されて入力され
る各シンボル８ビットから１４ビットのチャンネルビッ
トに変調してディスクに出力する。このとき、上記ＥＦ
Ｍ変調部１２０を出力してディスクに記録される１フレ
ームのデータ形態は図２のようである。即ち、ディスク
に記録される１シンボルは１４ビットのチャンネルビッ
トであり、フレームの最初の位置には２４ビットの同期
パターンが記録され、順次的に制御および表示シンボ
ル，データシンボル，パリティーシンボルの順に記録さ
れ、各シンボルとシンボルとの間には３ビットのマージ
ビット(merge bit) が記録されるので、１フレームは総
５８８チャンネルビットで成される。上記図２でマージ
ビットとは、チャンネルビットとチャンネルビットが結
合時にrun lengthが３Ｔ（テラバイト）以上，１１Ｔ以
下になることができるように維持させるためのビットを
言う。
【００１０】図３は図１中の誤り訂正回路８０の具体ブ
ロック図であって、１６ビットの２′Ｓコンプリメント
(Complement)されたデータを入力する第１遅延器８１は
２フレームを遅延させて８ビットシンボルデータに変換
出力する。
ロック図であって、１６ビットの２′Ｓコンプリメント
(Complement)されたデータを入力する第１遅延器８１は
２フレームを遅延させて８ビットシンボルデータに変換
出力する。
【００１１】第１エンコーダ８２は、上記第１遅延器８
１で変換された８ビットシンボルデータを入力し、Ｃ２
（２８，２４）ＲＳエンコーディングしてパリティーを
発生して出力する。
１で変換された８ビットシンボルデータを入力し、Ｃ２
（２８，２４）ＲＳエンコーディングしてパリティーを
発生して出力する。
【００１２】第２遅延器８３は、第１エンコーダ８２で
パリティーが発生されたデータを入力し、４の倍数に該
当されるフレームを遅延させて出力する。
パリティーが発生されたデータを入力し、４の倍数に該
当されるフレームを遅延させて出力する。
【００１３】第２エンコーダ８４は、第２遅延器８３で
遅延出力されたデータを入力し、Ｃ１（３２，２８）Ｒ
Ｓエンコーディングしてパリティー発生して出力する。
そして、第３遅延器８５は第２エンコーダ８４でエンコ
ーディング出力されたデータを入力し、１フレーム遅延
させて出力する。
遅延出力されたデータを入力し、Ｃ１（３２，２８）Ｒ
Ｓエンコーディングしてパリティー発生して出力する。
そして、第３遅延器８５は第２エンコーダ８４でエンコ
ーディング出力されたデータを入力し、１フレーム遅延
させて出力する。
【００１４】図４は図３のエンコーダで出力される１フ
レームのデータの構成図であつて、クロスインターリー
ブ(Cross Interleave)をした場合、図１の誤り訂正部８
０で出力されるＤＡＴＡでＥＮＣＯＤＥＲに入力される
１フレームを基準として羅列した。例えば、１フレーム
の構成を示すが、シンボルナンバー（２７）はＭ＝１２
ｎ＋１１−１２（２７Ｄ）となつているが、これはオー
ディオデータの一つのワード(Word)が１２×２７×４＝
１，２９６ワード程遅延されて出力端に送らなければな
らないことを示す。
レームのデータの構成図であつて、クロスインターリー
ブ(Cross Interleave)をした場合、図１の誤り訂正部８
０で出力されるＤＡＴＡでＥＮＣＯＤＥＲに入力される
１フレームを基準として羅列した。例えば、１フレーム
の構成を示すが、シンボルナンバー（２７）はＭ＝１２
ｎ＋１１−１２（２７Ｄ）となつているが、これはオー
ディオデータの一つのワード(Word)が１２×２７×４＝
１，２９６ワード程遅延されて出力端に送らなければな
らないことを示す。
【００１５】
【発明が解決しようとしている課題】上記のような誤り
訂正回路はコンパクトディスクを作成するために使用す
るエンコーダにおいてはリアルタイムでディスクを作成
しないで、コンパクトディスクに記録する前に予めプロ
セツシングするようになっている。従って、コンパクト
ディスクプレーヤーに直接内装することができない問題
点があった。
訂正回路はコンパクトディスクを作成するために使用す
るエンコーダにおいてはリアルタイムでディスクを作成
しないで、コンパクトディスクに記録する前に予めプロ
セツシングするようになっている。従って、コンパクト
ディスクプレーヤーに直接内装することができない問題
点があった。
【００１６】本発明はかかる課題に鑑みなされたもので
あり、コンパクトディスクプレーヤーに内蔵でき、リア
ルタイムでオーディオデータをコンパクトディスクフォ
ーマットに適応するようにインターリーブしてエンコー
ディングすることを可能にするクロスインターリーブ回
路を提供しようとするものである。
あり、コンパクトディスクプレーヤーに内蔵でき、リア
ルタイムでオーディオデータをコンパクトディスクフォ
ーマットに適応するようにインターリーブしてエンコー
ディングすることを可能にするクロスインターリーブ回
路を提供しようとするものである。
【００１７】
【課題を解決するための手段】この課題を解決する本発
明のクロスインターリーブ回路は以下に示す構成を備え
る。すなわち、記録可能なコンパクトディスクプレイヤ
ーのクロスインターリーブ回路であって、システムクロ
ックを入力してシステムを構成する各構成要素に対して
所定の信号を供給するコントローラ（１５０）と、オー
ディオデータを入力して前記コントローラ（１５０）か
らの制御信号によつてラッチ出力するバッファ（２０
０）と、前記コントローラ（１５０）から出力されたシ
ンボルクロックを入力して１フレーム内のオフセット値
を計数し、その値を出力するオフセットカウンタ（３０
０）と、前記コントローラ（１５０）から出力されたフ
レームクロックを計数して１フレーム単位に区分するフ
レームカウンタ（４００）と、前記オフセットカウンタ
（３００）からのオフセット値と、前記コントローラ
（１５０）からのセレクト値を入力し、現在のフレーム
を基準としてエンコーディングするためにディレーされ
るフレームの量を決定するためのフレームテーブル（５
００）と、前記オフセットカウンタ（３００）からのオ
フセット値と、前記コントローラ１５０の制御によるセ
レクト値を入力して１フレーム内のオフセットアドレス
を発生するオフセットテーブル（６００）と、前記フレ
ームカウンタ（４００）のフレームカウント値に、前記
フレームテーブル（５００）で決定されたフレームテー
ブル値を加算することでフレームアドレスを発生する加
算器（７００）と、オーディオデータとエンコーディン
グされたパリティーデータを一時格納するメモリ（８０
０）と、該メモリ（８００）に読みこんだデータを入力
してデータラッチクロックによつてパリティーを発生す
るエンコーダ（９００）と、前記メモリ（８００）でエ
ンコーディングが終了されたデータをデータ区間でＥＦ
Ｍラッチクロックによってラッチ出力する第１ラッチ
（１０００）と、上記ＲＡＭ（８００）でエンコーディ
ングが終了されたデータをパリティー区間でＥＦＭラッ
チクロックによつてラッチして反転出力する第２ラッチ
（１１００）とを備えることを特徴とするクロスインタ
ーリーブ回路。
明のクロスインターリーブ回路は以下に示す構成を備え
る。すなわち、記録可能なコンパクトディスクプレイヤ
ーのクロスインターリーブ回路であって、システムクロ
ックを入力してシステムを構成する各構成要素に対して
所定の信号を供給するコントローラ（１５０）と、オー
ディオデータを入力して前記コントローラ（１５０）か
らの制御信号によつてラッチ出力するバッファ（２０
０）と、前記コントローラ（１５０）から出力されたシ
ンボルクロックを入力して１フレーム内のオフセット値
を計数し、その値を出力するオフセットカウンタ（３０
０）と、前記コントローラ（１５０）から出力されたフ
レームクロックを計数して１フレーム単位に区分するフ
レームカウンタ（４００）と、前記オフセットカウンタ
（３００）からのオフセット値と、前記コントローラ
（１５０）からのセレクト値を入力し、現在のフレーム
を基準としてエンコーディングするためにディレーされ
るフレームの量を決定するためのフレームテーブル（５
００）と、前記オフセットカウンタ（３００）からのオ
フセット値と、前記コントローラ１５０の制御によるセ
レクト値を入力して１フレーム内のオフセットアドレス
を発生するオフセットテーブル（６００）と、前記フレ
ームカウンタ（４００）のフレームカウント値に、前記
フレームテーブル（５００）で決定されたフレームテー
ブル値を加算することでフレームアドレスを発生する加
算器（７００）と、オーディオデータとエンコーディン
グされたパリティーデータを一時格納するメモリ（８０
０）と、該メモリ（８００）に読みこんだデータを入力
してデータラッチクロックによつてパリティーを発生す
るエンコーダ（９００）と、前記メモリ（８００）でエ
ンコーディングが終了されたデータをデータ区間でＥＦ
Ｍラッチクロックによってラッチ出力する第１ラッチ
（１０００）と、上記ＲＡＭ（８００）でエンコーディ
ングが終了されたデータをパリティー区間でＥＦＭラッ
チクロックによつてラッチして反転出力する第２ラッチ
（１１００）とを備えることを特徴とするクロスインタ
ーリーブ回路。
【００１８】
【実施例】以下、図面を参照して本発明に係る実施例を
詳細に説明する。
詳細に説明する。
【００１９】図５は実施例のクロスインターリーブ回路
図であつて、システムクロック（８．６４３ＭHz）を入
力してシステムを制御処理するコントローラ１５０と、
オーディオデータを入力して上記コントローラ１５０の
制御信号によってデータをデータバスに載せるバツフア
２００と、コントローラ１５０から出力されたシンボル
クロック（ＳＹＭＣＬＫ）を入力して１フレーム内のオ
フセット値をカウンティング出力するオフセットカウン
タ３００と、コントローラ１５０から出力されたフレー
ムクロック（ＦＲＭＣＬＫ）によつてカウンティングし
て１フレーム単位を区分するフレームカウンタ４００
と、オフセットカウンタ３００のカウンティング出力さ
れたオフセット値と、コントローラ１５０の制御による
セレクト値を入力して現在のフレームを基準としてエン
コーディングさせるためにディレーされるフレームの量
を決定するためのフレームテーブル５００（ＰＲＯＭな
どから構成される）と、オフセットカウンタ３００でカ
ウンティング出力されたオフセット値とコントローラ１
５０の制御によるセレクト値を入力して１フレーム内の
オフセットアドレスを発生するオフセットテーブル６０
０（ＰＲＯＭ等から構成される）と、フレームカウンタ
４００のフレームカウンティング値と上記フレームテー
ブル５００で選択されたフレームテーブル値を加算して
フレームアドレスを発生する加算器７００と、オーディ
オデータとエンコーディングされたパリティーデータを
一時格納するＲＡＭ８００と、ＲＡＭ８００で読み込ん
だデータを入力してデータラッチクロックに同期してパ
リティーを発生して上記コントローラ１５０で制御され
るＥＣＣＯＵＴ信号によつてデータバスにデータを載せ
るエンコーダ部９００と、ＲＡＭ８００でエンコーディ
ングが終了されたデータをデータ区間でＥＦＭラッチク
ロックに同期を合わせてラッチ出力する第１ラッチ１０
００と、ＲＡＭ８００でエンコーディングが終了された
データをパリティー区間でＥＦＭラッチクロックに同期
を合わせてラッチして反転出力する第２ラッチ１１００
とから構成される。
図であつて、システムクロック（８．６４３ＭHz）を入
力してシステムを制御処理するコントローラ１５０と、
オーディオデータを入力して上記コントローラ１５０の
制御信号によってデータをデータバスに載せるバツフア
２００と、コントローラ１５０から出力されたシンボル
クロック（ＳＹＭＣＬＫ）を入力して１フレーム内のオ
フセット値をカウンティング出力するオフセットカウン
タ３００と、コントローラ１５０から出力されたフレー
ムクロック（ＦＲＭＣＬＫ）によつてカウンティングし
て１フレーム単位を区分するフレームカウンタ４００
と、オフセットカウンタ３００のカウンティング出力さ
れたオフセット値と、コントローラ１５０の制御による
セレクト値を入力して現在のフレームを基準としてエン
コーディングさせるためにディレーされるフレームの量
を決定するためのフレームテーブル５００（ＰＲＯＭな
どから構成される）と、オフセットカウンタ３００でカ
ウンティング出力されたオフセット値とコントローラ１
５０の制御によるセレクト値を入力して１フレーム内の
オフセットアドレスを発生するオフセットテーブル６０
０（ＰＲＯＭ等から構成される）と、フレームカウンタ
４００のフレームカウンティング値と上記フレームテー
ブル５００で選択されたフレームテーブル値を加算して
フレームアドレスを発生する加算器７００と、オーディ
オデータとエンコーディングされたパリティーデータを
一時格納するＲＡＭ８００と、ＲＡＭ８００で読み込ん
だデータを入力してデータラッチクロックに同期してパ
リティーを発生して上記コントローラ１５０で制御され
るＥＣＣＯＵＴ信号によつてデータバスにデータを載せ
るエンコーダ部９００と、ＲＡＭ８００でエンコーディ
ングが終了されたデータをデータ区間でＥＦＭラッチク
ロックに同期を合わせてラッチ出力する第１ラッチ１０
００と、ＲＡＭ８００でエンコーディングが終了された
データをパリティー区間でＥＦＭラッチクロックに同期
を合わせてラッチして反転出力する第２ラッチ１１００
とから構成される。
【００２０】図６は図５中のフレームメモリ（ＲＡＭ８
００）のメモリマップであつて、８Ｋ ＲＡＭを効率的
に使用するために３２バイトを１フレームとし、１２８
フレームに８Ｋ ＲＡＭを分けて使用する。
００）のメモリマップであつて、８Ｋ ＲＡＭを効率的
に使用するために３２バイトを１フレームとし、１２８
フレームに８Ｋ ＲＡＭを分けて使用する。
【００２１】図７は、コントローラ１５０からのＳＥＬ
ＥＣＴ信号に対応する、図５中のフレームテーブル５０
０およびオフセットテーブル６００の出力フォーマット
を示しており、図８は図５の各部のタイミングチャート
である。
ＥＣＴ信号に対応する、図５中のフレームテーブル５０
０およびオフセットテーブル６００の出力フォーマット
を示しており、図８は図５の各部のタイミングチャート
である。
【００２２】 ８Ａ）はシンボルクロックの波形図であり、 ８Ｂ）は同期信号の波形図であり、 ８Ｃ）はサブコード信号の波形図であり、 ８Ｄ）はデータタイムの波形図であり、 ８Ｅ）はデータ出力区間の波形図であり、 ８Ｆ）はパリティー出力区間の波形図であり、 ８Ｇ）はデータバスの波形図であり、 ８Ｉ）はシステムクロックであり、 ８Ｊ）は（８Ａ）のシンボルクロックの拡大図であり、 ８Ｋ）はセレクト０（ＭＳＢ）の波形図であり、 ８Ｌ）はセレクト１の波形図であり、 ８Ｍ）はセレクト２（ＬＳＢ）の波形図であり、 ８Ｎ）はオーディオデータ入力区間の波形図であり、 ８Ｏ）はＲＡＭ８００のライトエネイブルの信号波形図
であり、 ８Ｐ）はＲＡＭ８００のリードエネイブルの信号波形図
であり、 ８Ｑ）はＥＦＭラッチクロックの信号波形図である。
であり、 ８Ｐ）はＲＡＭ８００のリードエネイブルの信号波形図
であり、 ８Ｑ）はＥＦＭラッチクロックの信号波形図である。
【００２３】上記の構成に従って本実施例を図５〜図８
を参照して詳細に説明する。
を参照して詳細に説明する。
【００２４】まず、ＲＡＭ８００に対するアドレスの１
３ビットアドレスラインの中、上位８ビットをＲＡＭ８
００内のフレームを指するために使用し、下位５ビット
は１フレーム内のオフセットの位置を指すために使用す
る。また、フレームアドレスおよびオフセットアドレス
を調節するために図７のフレームテーブルおよびオフセ
ットテーブルを使用して現在のフレームカウンタとオフ
セットカウンタを基準として該当アドレスを捜して行
く。フレームカウンタ４００は、コントローラ１５０か
ら出力されたフレームクロックFRMCLK（７．３５ＫHz）
を入力してカウントし、１フレーム単位を区分する。ま
た、オフセットカウンタ３００は、上記コントローラ１
５０から出力された図８（８Ａ）のようなシンボルクロ
ック（約２５５ＫHz）を入力してカウントし、３２個の
オフセット値を提供する。
３ビットアドレスラインの中、上位８ビットをＲＡＭ８
００内のフレームを指するために使用し、下位５ビット
は１フレーム内のオフセットの位置を指すために使用す
る。また、フレームアドレスおよびオフセットアドレス
を調節するために図７のフレームテーブルおよびオフセ
ットテーブルを使用して現在のフレームカウンタとオフ
セットカウンタを基準として該当アドレスを捜して行
く。フレームカウンタ４００は、コントローラ１５０か
ら出力されたフレームクロックFRMCLK（７．３５ＫHz）
を入力してカウントし、１フレーム単位を区分する。ま
た、オフセットカウンタ３００は、上記コントローラ１
５０から出力された図８（８Ａ）のようなシンボルクロ
ック（約２５５ＫHz）を入力してカウントし、３２個の
オフセット値を提供する。
【００２５】このとき、上記オフセットカウンタ３００
に印加される図８（８Ｄ）のようなデータタイムDATATI
MEは１フレームの区間中で図８（８Ｂ）のような同期お
よび図８（８Ｃ）のようなサブコードの区間で上記オフ
セットカウンタ３００をクリアさせるものである。
に印加される図８（８Ｄ）のようなデータタイムDATATI
MEは１フレームの区間中で図８（８Ｂ）のような同期お
よび図８（８Ｃ）のようなサブコードの区間で上記オフ
セットカウンタ３００をクリアさせるものである。
【００２６】上記フレームカウンタ３００とオフセット
カウンタ４００のカウンティング値とコントローラ１５
０の制御信号であるセレクト値を選択することによつて
図６のように構成されたＲＡＭ８００内の該当シンボル
をアクセスすることができる。
カウンタ４００のカウンティング値とコントローラ１５
０の制御信号であるセレクト値を選択することによつて
図６のように構成されたＲＡＭ８００内の該当シンボル
をアクセスすることができる。
【００２７】例えば、コントローラ１５０のセレクト値
（ＳＥＬＥＣＴ）が図８（８Ｋ〜８Ｍ）のように０００
であるとき、即ち、ＲＡＭ８００にオーディオデータを
格納したいとき、図７のフレームおよびオフセットテー
ブルでオーディオデータのフレームテーブルはフレーム
カウンタ値に関係なしに０を示すので、加算器７００で
現在のフレームカウンタ値をフレームアドレスにＲＡＭ
８００に印加される。
（ＳＥＬＥＣＴ）が図８（８Ｋ〜８Ｍ）のように０００
であるとき、即ち、ＲＡＭ８００にオーディオデータを
格納したいとき、図７のフレームおよびオフセットテー
ブルでオーディオデータのフレームテーブルはフレーム
カウンタ値に関係なしに０を示すので、加算器７００で
現在のフレームカウンタ値をフレームアドレスにＲＡＭ
８００に印加される。
【００２８】上記加算器７００で現在のフレームカウン
タ値がフレームアドレスに印加された後にオフセットカ
ウンタ６００が増加されることによつて図７のオフセッ
トテーブル値によつてオフセットアドレスが決定され
る。従って、ＲＡＭ８００にフレームアドレスの初めか
ら順次オーディオデータが格納される。
タ値がフレームアドレスに印加された後にオフセットカ
ウンタ６００が増加されることによつて図７のオフセッ
トテーブル値によつてオフセットアドレスが決定され
る。従って、ＲＡＭ８００にフレームアドレスの初めか
ら順次オーディオデータが格納される。
【００２９】次に、上記コントローラ１５０のセレクト
値が００１であるとき、即ちＲＡＭ８００にエンコーデ
ィングされたデータをエンコーダ部９００に出力したい
場合には図４のシンボルナンバーによってフレームディ
レーとオフセット値を出力する。フレームディレーは上
記フレームカウンタ４００の値と加算してフレームアド
レスを設定し、オフセット値はオフセットアドレスを設
定して該当されるフレームカウンタ４００およびオフセ
ットカウンタ３００に合うデータをＲＡＭ８００に出力
することで達成される。
値が００１であるとき、即ちＲＡＭ８００にエンコーデ
ィングされたデータをエンコーダ部９００に出力したい
場合には図４のシンボルナンバーによってフレームディ
レーとオフセット値を出力する。フレームディレーは上
記フレームカウンタ４００の値と加算してフレームアド
レスを設定し、オフセット値はオフセットアドレスを設
定して該当されるフレームカウンタ４００およびオフセ
ットカウンタ３００に合うデータをＲＡＭ８００に出力
することで達成される。
【００３０】また、上記エンコーダ部９００のＣ１およ
びＣ２のエンコーディング時にも上記のような方法で適
用してエンコーディング時に必要な情報のエンコーダ部
９００に印加させる。このとき、上記フレームテーブル
５００でパリティーの発生のためのフレーム値とエンコ
ーディングのためのフレーム値は図３のＥＣＣの具体ブ
ロック図として提示した値より各々２フレーム，１フレ
ームディレーされている。
びＣ２のエンコーディング時にも上記のような方法で適
用してエンコーディング時に必要な情報のエンコーダ部
９００に印加させる。このとき、上記フレームテーブル
５００でパリティーの発生のためのフレーム値とエンコ
ーディングのためのフレーム値は図３のＥＣＣの具体ブ
ロック図として提示した値より各々２フレーム，１フレ
ームディレーされている。
【００３１】図３のＥＣＣの具体ブロック図より２フレ
ーム，１フレームデレーされたもので、図６のフレーム
メモリマップ構成で見るように１フレームカウンティン
グ区間の間に同時にオーディオデータを上記ＲＡＭ８０
０にすることができるばかりでなく、エンコーダ部９０
０の出力であるパリティーデータを上記ＲＡＭ（８０
０）で読み込んでおり（Ｃ１）、またはＣ２エンコーデ
ィングのためのデータをＲＡＭ８００から読みこんでお
り、またエンコーディングされたデータを第１ラッチ１
０００および第２ラッチ２０００にＥＦＭＬＴに同期さ
れて出力する。即ち、現在のフレームでオーディオデー
タをＲＡＭ（００に記録し、その後にフレームを基準と
してＣ１，Ｃ２エンコーディングをしてパリティーを添
加させて１フレーム分の図８（８Ｈ）のようなデータを
すべて完成させた後にその次のフレームで以前のフレー
ムカウンティング値で完成されたデータおよびパリティ
ー値を第１ラッチ１０００および第２ラッチ２０００を
通じて出力する。
ーム，１フレームデレーされたもので、図６のフレーム
メモリマップ構成で見るように１フレームカウンティン
グ区間の間に同時にオーディオデータを上記ＲＡＭ８０
０にすることができるばかりでなく、エンコーダ部９０
０の出力であるパリティーデータを上記ＲＡＭ（８０
０）で読み込んでおり（Ｃ１）、またはＣ２エンコーデ
ィングのためのデータをＲＡＭ８００から読みこんでお
り、またエンコーディングされたデータを第１ラッチ１
０００および第２ラッチ２０００にＥＦＭＬＴに同期さ
れて出力する。即ち、現在のフレームでオーディオデー
タをＲＡＭ（００に記録し、その後にフレームを基準と
してＣ１，Ｃ２エンコーディングをしてパリティーを添
加させて１フレーム分の図８（８Ｈ）のようなデータを
すべて完成させた後にその次のフレームで以前のフレー
ムカウンティング値で完成されたデータおよびパリティ
ー値を第１ラッチ１０００および第２ラッチ２０００を
通じて出力する。
【００３２】また、加算器７００で現在のフレームでデ
ィレーされたフレームをアクセスするために図７のフレ
ームおよびオフセットテーブル値はすべて８ビットの
２′Ｓコンプリメントにすべてコーディングされてい
る。
ィレーされたフレームをアクセスするために図７のフレ
ームおよびオフセットテーブル値はすべて８ビットの
２′Ｓコンプリメントにすべてコーディングされてい
る。
【００３３】上記のようにＲＡＭ８００に格納されたデ
ータは図８（８Ｅ）のロウ区間で第１ラッチ１０００が
ＥＦＭラッチクロックに同期されてデータをラッチ出力
し、図８（８Ｆ）のハイ区間においては第２ラッチ１１
００がＥＦＭラッチクロックに同期されてパリティーデ
ータをラッチして反転出力する。
ータは図８（８Ｅ）のロウ区間で第１ラッチ１０００が
ＥＦＭラッチクロックに同期されてデータをラッチ出力
し、図８（８Ｆ）のハイ区間においては第２ラッチ１１
００がＥＦＭラッチクロックに同期されてパリティーデ
ータをラッチして反転出力する。
【００３４】上述のように、ＰＲＯＭを利用してデイジ
タルオーディオデータをコンパクトディスクフォーマッ
トに合うようにオーディオデータをエンコーディングす
るインターリーブ回路をコンパクトディスクプレーヤー
に内装することができる利点がある。
タルオーディオデータをコンパクトディスクフォーマッ
トに合うようにオーディオデータをエンコーディングす
るインターリーブ回路をコンパクトディスクプレーヤー
に内装することができる利点がある。
【００３５】
【発明の効果】以上説明したように本発明によれば、コ
ンパクトディスクプレーヤーに内蔵でき、リアルタイム
でオーディオデータをコンパクトディスクフォーマット
に適応するようにインターリーブしてエンコーディング
することを可能にするクロスインターリーブ回路を提供
できる。
ンパクトディスクプレーヤーに内蔵でき、リアルタイム
でオーディオデータをコンパクトディスクフォーマット
に適応するようにインターリーブしてエンコーディング
することを可能にするクロスインターリーブ回路を提供
できる。
【図１】ＣＤシステムのエンコーディングシステム構成
図である。
図である。
【図２】ＣＤに記録される１フレームデータの形態図で
ある。
ある。
【図３】図１中の誤り訂正回路８０の具体ブロック図で
ある。
ある。
【図４】エンコーダで出力される１フレームのシンボル
データ構成図である。
データ構成図である。
【図５】実施例におけるクロスインターリーブ回路図で
ある。
ある。
【図６】フレームメモリのメモリマップを示す図であ
る。
る。
【図７】フレームおよびオフセットテーブルからの出力
値を示す図である。
値を示す図である。
【図８】実施例における各構成要素の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
１５０ コントローラ ２００ バツフア ３００ オフセットカウンタ ４００ フレームカウンタ ５００ フレームテーブル ６００ オフセットテーブル ７００ 加算器 ８００ ＲＡＭ ９００ エンコーダ部 １０００ 第１ラッチ １１００ 第２ラッチ
Claims (1)
- 【請求項１】 記録可能なコンパクトディスクプレイヤ
ーのクロスインターリーブ回路であって、 システムクロックを入力してシステムを構成する各構成
要素に対して所定の信号を供給するコントローラ（１５
０）と、 オーディオデータを入力して前記コントローラ（１５
０）からの制御信号によつてラッチ出力するバッファ
（２００）と、 前記コントローラ（１５０）から出力されたシンボルク
ロックを入力して１フレーム内のオフセット値を計数
し、その値を出力するオフセットカウンタ（３００）
と、 前記コントローラ（１５０）から出力されたフレームク
ロックを計数して１フレーム単位に区分するフレームカ
ウンタ（４００）と、 前記オフセットカウンタ（３００）からのオフセット値
と、前記コントローラ（１５０）からのセレクト値を入
力し、現在のフレームを基準としてエンコーディングす
るためにディレーされるフレームの量を決定するための
フレームテーブル（５００）と、 前記オフセットカウンタ（３００）からのオフセット値
と、前記コントローラ１５０の制御によるセレクト値を
入力して１フレーム内のオフセットアドレスを発生する
オフセットテーブル（６００）と、 前記フレームカウンタ（４００）のフレームカウント値
に、前記フレームテーブル（５００）で決定されたフレ
ームテーブル値を加算することでフレームアドレスを発
生する加算器（７００）と、 オーディオデータとエンコーディングされたパリティー
データを一時格納するメモリ（８００）と、 該メモリ（８００）に読みこんだデータを入力してデー
タラッチクロックによつてパリティーを発生するエンコ
ーダ（９００）と、 前記メモリ（８００）でエンコーディングが終了された
データをデータ区間でＥＦＭラッチクロックによってラ
ッチ出力する第１ラッチ（１０００）と、 上記ＲＡＭ（８００）でエンコーディングが終了された
データをパリティー区間でＥＦＭラッチクロックによつ
てラッチして反転出力する第２ラッチ（１１００）とを
備えることを特徴とするクロスインターリーブ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012212A KR930001363B1 (ko) | 1990-08-09 | 1990-08-09 | 크로스 인터리브 회로 |
| KR90-12212 | 1990-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05342769A true JPH05342769A (ja) | 1993-12-24 |
| JP3070981B2 JP3070981B2 (ja) | 2000-07-31 |
Family
ID=19302166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200214A Expired - Fee Related JP3070981B2 (ja) | 1990-08-09 | 1991-08-09 | クロスインターリーブ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5206851A (ja) |
| JP (1) | JP3070981B2 (ja) |
| KR (1) | KR930001363B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009386B1 (ko) * | 1993-04-21 | 1995-08-21 | 삼성전자주식회사 | 어드레스 생성회로 |
| US5432801A (en) * | 1993-07-23 | 1995-07-11 | Commodore Electronics Limited | Method and apparatus for performing multiple simultaneous error detection on data having unknown format |
| US5659580A (en) * | 1994-11-29 | 1997-08-19 | Lucent Technologies Inc. | Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister |
| US6373884B1 (en) * | 1997-03-11 | 2002-04-16 | Motorola, Inc. | Method and apparatus for transmitting data |
| US20060015589A1 (en) * | 2004-07-16 | 2006-01-19 | Ang Boon S | Generating a service configuration |
| US20060015772A1 (en) * | 2004-07-16 | 2006-01-19 | Ang Boon S | Reconfigurable memory system |
| US8874837B2 (en) * | 2011-11-08 | 2014-10-28 | Xilinx, Inc. | Embedded memory and dedicated processor structure within an integrated circuit |
| WO2018061810A1 (ja) * | 2016-09-30 | 2018-04-05 | ソニー株式会社 | 送信装置、送信方法、受信装置および受信方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127445A (ja) * | 1983-01-10 | 1984-07-23 | Akai Electric Co Ltd | メモリアクセス回路 |
| JPS61177682A (ja) * | 1985-01-31 | 1986-08-09 | Hitachi Ltd | デ−タ記録方式 |
| JPS6329345A (ja) * | 1986-07-22 | 1988-02-08 | Matsushita Electric Ind Co Ltd | 光学情報記録部材の製造方法 |
| JPS6424533A (en) * | 1987-07-20 | 1989-01-26 | Nippon Denki Home Electronics | Circ encoder |
| JPH01287872A (ja) * | 1988-05-16 | 1989-11-20 | Sony Corp | ディジタルデータ記録／再生装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0156440B1 (en) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
| US4998252A (en) * | 1987-08-06 | 1991-03-05 | Sony Corporation | Method and apparatus for transmitting digital data |
-
1990
- 1990-08-09 KR KR1019900012212A patent/KR930001363B1/ko not_active Expired - Fee Related
-
1991
- 1991-07-29 US US07/737,378 patent/US5206851A/en not_active Expired - Lifetime
- 1991-08-09 JP JP3200214A patent/JP3070981B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127445A (ja) * | 1983-01-10 | 1984-07-23 | Akai Electric Co Ltd | メモリアクセス回路 |
| JPS61177682A (ja) * | 1985-01-31 | 1986-08-09 | Hitachi Ltd | デ−タ記録方式 |
| JPS6329345A (ja) * | 1986-07-22 | 1988-02-08 | Matsushita Electric Ind Co Ltd | 光学情報記録部材の製造方法 |
| JPS6424533A (en) * | 1987-07-20 | 1989-01-26 | Nippon Denki Home Electronics | Circ encoder |
| JPH01287872A (ja) * | 1988-05-16 | 1989-11-20 | Sony Corp | ディジタルデータ記録／再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3070981B2 (ja) | 2000-07-31 |
| KR920005082A (ko) | 1992-03-28 |
| US5206851A (en) | 1993-04-27 |
| KR930001363B1 (ko) | 1993-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0421871B1 (en) | Record data generating method | |
| US4382160A (en) | Methods and apparatus for encoding and constructing signals | |
| JP3070981B2 (ja) | クロスインターリーブ回路 | |
| KR20010083783A (ko) | 실시간 정보 기록장치 및 방법 | |
| JPS58164007A (ja) | 信号の符号化記憶再生装置 | |
| WO1995034071A1 (en) | Recording method and reproduction method of time codes, recording apparatus, and reproduction apparatus | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| JPS6233668B2 (ja) | ||
| JPH0422275B2 (ja) | ||
| JP2902814B2 (ja) | デジタルデータ処理装置 | |
| JPS6117057B2 (ja) | ||
| KR0138329B1 (ko) | 디지탈신호처리시스템에 있어서 인터페이스방법 및 장치 | |
| JPH0572004B2 (ja) | ||
| JP2576953B2 (ja) | デイスク再生装置 | |
| JPH0550067B2 (ja) | ||
| JP2623609B2 (ja) | 記録信号形成回路 | |
| JPS5846036B2 (ja) | 電子楽器 | |
| JPH03228261A (ja) | データ再生装置とデータ再生方法 | |
| KR920010188B1 (ko) | 디스크 재생장치 | |
| JPS62150565A (ja) | デ−タ記録方法 | |
| JPS58188315A (ja) | デイスク再生装置 | |
| JPS5857199A (ja) | 音声合成装置 | |
| CN85103577A (zh) | 存储盘的播放系统 | |
| JPH0479078B2 (ja) | ||
| JPH01245624A (ja) | 符号化・復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971021 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |