JPH05343352A - シリサイドの成膜方法 - Google Patents
シリサイドの成膜方法Info
- Publication number
- JPH05343352A JPH05343352A JP14781392A JP14781392A JPH05343352A JP H05343352 A JPH05343352 A JP H05343352A JP 14781392 A JP14781392 A JP 14781392A JP 14781392 A JP14781392 A JP 14781392A JP H05343352 A JPH05343352 A JP H05343352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- silicide
- wsi
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 下地層とシリサイド膜との界面に不純物の混
入がなく、下地層との密着性の良いシリサイドの成膜を
達成する。 【構成】 ゲート酸化膜１３上にポリシリコン膜１４を
形成し、その上にポリシリコン薄膜１５などのシード層
を介してＷＳｉX膜１６を堆積させる。ポリシリコン膜
１４の表面の自然酸化膜が内部に埋込まれ、ＷＳｉX膜
１６との界面は理想的な状態となり、ＷＳｉX膜１６の
密着性が向上し、ポリサイドの低抵抗化が達成される。
入がなく、下地層との密着性の良いシリサイドの成膜を
達成する。 【構成】 ゲート酸化膜１３上にポリシリコン膜１４を
形成し、その上にポリシリコン薄膜１５などのシード層
を介してＷＳｉX膜１６を堆積させる。ポリシリコン膜
１４の表面の自然酸化膜が内部に埋込まれ、ＷＳｉX膜
１６との界面は理想的な状態となり、ＷＳｉX膜１６の
密着性が向上し、ポリサイドの低抵抗化が達成される。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造プ
ロセスに用いられるシリサイドの成膜方法に関し、例え
ばポリシリコン上に形成されて所謂ポリサイド構造を成
すシリサイドの成膜に係わる。
ロセスに用いられるシリサイドの成膜方法に関し、例え
ばポリシリコン上に形成されて所謂ポリサイド構造を成
すシリサイドの成膜に係わる。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＬＳＩ
の高集積化に伴い、従来のポリシリコンゲートではゲー
トの配線抵抗がトランジスタの動作スピードに影響をお
よぼすレベルにまで達している。そこで、ポリシリコン
と高融点金属シリサイド、例えばタングステン・シリサ
イド（ＷＳｉｘ）と二層にしてゲートの配線抵抗を下げ
るいわゆるポリサイド構造が創案された。
の高集積化に伴い、従来のポリシリコンゲートではゲー
トの配線抵抗がトランジスタの動作スピードに影響をお
よぼすレベルにまで達している。そこで、ポリシリコン
と高融点金属シリサイド、例えばタングステン・シリサ
イド（ＷＳｉｘ）と二層にしてゲートの配線抵抗を下げ
るいわゆるポリサイド構造が創案された。
【０００３】通常の高融点金属シリサイドは、プロセス
経過後で従来のポリシリコンの約１０倍の導電率を有し
ているのでポリサイド構造のゲートは、高集積化する微
細ゲートを有するトランジスタの動作スピードの向上に
有利となる。
経過後で従来のポリシリコンの約１０倍の導電率を有し
ているのでポリサイド構造のゲートは、高集積化する微
細ゲートを有するトランジスタの動作スピードの向上に
有利となる。
【０００４】ここで、ＷＳｉｘなどの高融点金属シリサ
イドは、従来はスパッタ法にても堆積されてきたが、近
年は、不純物の混入や段差被覆性などの点で膜特性が優
れたＣＶＤ法による堆積が一般的となりつつある。
イドは、従来はスパッタ法にても堆積されてきたが、近
年は、不純物の混入や段差被覆性などの点で膜特性が優
れたＣＶＤ法による堆積が一般的となりつつある。
【０００５】図３は、シリコン基板上に高融点シリサイ
ド膜を形成する従来方法の一例を示している。この方法
は、例えば、図３（Ａ）に示すように、シリコン基板１
にＬＯＣＯＳ酸化膜２を形成した後、図３（Ｂ）に示す
ように、ゲート酸化膜３を形成し、その上にリンをドー
プしたポリシリコン膜４をＣＶＤ法にて堆積させ、さら
にポリシリコン膜４上に、図３（Ｃ）に示すように、タ
ングステンシリサイド（ＷＳｉX）５をＣＶＤ法にて堆
積させている。
ド膜を形成する従来方法の一例を示している。この方法
は、例えば、図３（Ａ）に示すように、シリコン基板１
にＬＯＣＯＳ酸化膜２を形成した後、図３（Ｂ）に示す
ように、ゲート酸化膜３を形成し、その上にリンをドー
プしたポリシリコン膜４をＣＶＤ法にて堆積させ、さら
にポリシリコン膜４上に、図３（Ｃ）に示すように、タ
ングステンシリサイド（ＷＳｉX）５をＣＶＤ法にて堆
積させている。
【０００６】しかし、これまではポリサイド構造の下地
のポリシリコンと高融点金属シリサイド、例えばタング
ステン・シリサイドとを堆積する装置がそれぞれ別のも
のであるためポリシリコンをＣＶＤ後に大気にさらすこ
とによってポリシリコン表面に自然酸化膜が生じてしま
い希弗酸による浸漬処理を行っても、その後の流水，大
気暴露などによって自然酸化膜は再成長してしまう。こ
の上にタングステン・シリサイドを堆積すると、このポ
リシリコン上に成長した自然酸化膜のため以下に列挙す
るような問題点を生じる。
のポリシリコンと高融点金属シリサイド、例えばタング
ステン・シリサイドとを堆積する装置がそれぞれ別のも
のであるためポリシリコンをＣＶＤ後に大気にさらすこ
とによってポリシリコン表面に自然酸化膜が生じてしま
い希弗酸による浸漬処理を行っても、その後の流水，大
気暴露などによって自然酸化膜は再成長してしまう。こ
の上にタングステン・シリサイドを堆積すると、このポ
リシリコン上に成長した自然酸化膜のため以下に列挙す
るような問題点を生じる。
【０００７】（１）タングステン・シリサイドと下地の
ポリシリコンとの密着性が悪化する。これは、タングス
テン・シリサイドが、ポリシリコンとは密着するがＳｉ
Ｏ2とは密着しにくいためである。
ポリシリコンとの密着性が悪化する。これは、タングス
テン・シリサイドが、ポリシリコンとは密着するがＳｉ
Ｏ2とは密着しにくいためである。
【０００８】（２）熱処理後もタングステン・シリサイ
ド中の過剰Ｓｉの析出が界面の自然酸化膜の存在により
十分に行われずその結果、ＷＳｉXの結晶成長が抑制さ
れるためポリサイド・ゲートの熱処理後の抵抗値が十分
に下がらない。この時、タングステン・シリサイドは、
ストレスの低減や被酸化特性の改善などの目的でＣＶＤ
直後は、Ｘ＝２．６付近のＳｉリッチな組成に制御され
ている。
ド中の過剰Ｓｉの析出が界面の自然酸化膜の存在により
十分に行われずその結果、ＷＳｉXの結晶成長が抑制さ
れるためポリサイド・ゲートの熱処理後の抵抗値が十分
に下がらない。この時、タングステン・シリサイドは、
ストレスの低減や被酸化特性の改善などの目的でＣＶＤ
直後は、Ｘ＝２．６付近のＳｉリッチな組成に制御され
ている。
【０００９】（３）ポリサイド・ゲートを酸化した場
合、下地ポリシリコンからのＳｉの供給が円滑に行われ
ないためタングステンまでもが酸化されてしまいＷＯ3
などのタングステンの酸化物が形成されてしまう。この
物質は７００℃程の温度で揮発性であるためポリサイド
・ゲートがこの酸化中に、図３（Ｄ）に示すように、膜
破れや膜剥離や表面荒れを起してしまう。
合、下地ポリシリコンからのＳｉの供給が円滑に行われ
ないためタングステンまでもが酸化されてしまいＷＯ3
などのタングステンの酸化物が形成されてしまう。この
物質は７００℃程の温度で揮発性であるためポリサイド
・ゲートがこの酸化中に、図３（Ｄ）に示すように、膜
破れや膜剥離や表面荒れを起してしまう。
【００１０】加えて、例えば、ジクロルシラン還元のプ
ロセスでタングステン・シリサイドを堆積する場合にお
いてこのプロセスは、下地基板の表面状態や下地基板の
種類に応じて非常に敏感で初期ＷＳｉX核の生成密度や
成長過程が変化するため基板表面の自然酸化膜の成長に
よりタングステン・シリサイドＣＶＤの再現性が得られ
にくくなってしまう。特に自然酸化膜の成長によりタン
グステン・シリサイドの初期成長核がまばらに形成され
かつ堆積が開始するまでの時間（遅れ時間；Ｉｎｃｕｂ
ａｔｉｏｎ Ｔｉｍｅ）も長くなるため膜表面のモホロ
ジーの悪化、ウェハー間の再現性の劣化など生じてしま
う。
ロセスでタングステン・シリサイドを堆積する場合にお
いてこのプロセスは、下地基板の表面状態や下地基板の
種類に応じて非常に敏感で初期ＷＳｉX核の生成密度や
成長過程が変化するため基板表面の自然酸化膜の成長に
よりタングステン・シリサイドＣＶＤの再現性が得られ
にくくなってしまう。特に自然酸化膜の成長によりタン
グステン・シリサイドの初期成長核がまばらに形成され
かつ堆積が開始するまでの時間（遅れ時間；Ｉｎｃｕｂ
ａｔｉｏｎ Ｔｉｍｅ）も長くなるため膜表面のモホロ
ジーの悪化、ウェハー間の再現性の劣化など生じてしま
う。
【００１１】この事実に対して、ポリシリコン表面の自
然酸化膜を効果的に除去する方法が考えられている。そ
れは例えば以下のようなものである。
然酸化膜を効果的に除去する方法が考えられている。そ
れは例えば以下のようなものである。
【００１２】（ａ）Ｉｎ−ｓｉｔｕのドライ前処理（通
常はエッチング・ガスにプラズマを印加する）によりポ
リシリコン表面の自然酸化膜を除去する。
常はエッチング・ガスにプラズマを印加する）によりポ
リシリコン表面の自然酸化膜を除去する。
【００１３】（ｂ）無水ＨＦなどのケミカル・エッチを
Ｉｎ−ｓｉｔｕで用いてポリシリコン表面の自然酸化膜
を除去する。
Ｉｎ−ｓｉｔｕで用いてポリシリコン表面の自然酸化膜
を除去する。
【００１４】（ｃ）下地のポリシリコンとＷＳｉXとを
真空を破らずに連続的に形成する。
真空を破らずに連続的に形成する。
【００１５】しかし、（ａ）の方法を用いた場合は、プ
ラズマによるイオン・ダメージや使用するエッチング・
ガスによっては（例えば、下地のポリシリコンと自然酸
化膜との選択比がとり易いＣＦ4やＣ2Ｆ6などのガス系
を用いたとき）Ｃ（炭素）などのエッチング・ガスから
の不純物混入の恐れがある。このＣなどの不純物が残留
した場合、ジクロルシラン還元のＷＳｉXは初期成長時
の核密度が少ないためアニール後においても結晶が成長
せず抵抗率が大きくなってしまう。
ラズマによるイオン・ダメージや使用するエッチング・
ガスによっては（例えば、下地のポリシリコンと自然酸
化膜との選択比がとり易いＣＦ4やＣ2Ｆ6などのガス系
を用いたとき）Ｃ（炭素）などのエッチング・ガスから
の不純物混入の恐れがある。このＣなどの不純物が残留
した場合、ジクロルシラン還元のＷＳｉXは初期成長時
の核密度が少ないためアニール後においても結晶が成長
せず抵抗率が大きくなってしまう。
【００１６】また、（ｂ）の方法では、ガスの経路に無
水ＨＦなどの腐食性のガスに対して耐性のあるモネル合
金などの材料を用いなけらばならないこと、かつ水分が
混入した場合はＨＦの腐食性が著しく増大するため装置
内部を完全に無水化しさらにプロセス・ガスを高純度化
しなけれならないため実際には高価な装置となる。
水ＨＦなどの腐食性のガスに対して耐性のあるモネル合
金などの材料を用いなけらばならないこと、かつ水分が
混入した場合はＨＦの腐食性が著しく増大するため装置
内部を完全に無水化しさらにプロセス・ガスを高純度化
しなけれならないため実際には高価な装置となる。
【００１７】さらに（ｃ）の方法では、お互いに全くコ
ンセプトの異なるホット・ウォールタイプのポリシリコ
ンＣＶＤ装置とコールド・ウォールタイプのＷＳｉX
ＣＶＤ装置とをクラスター・ツールで結合しなければな
らずやはり非常に大型、複雑かつ高価な装置となる。
ンセプトの異なるホット・ウォールタイプのポリシリコ
ンＣＶＤ装置とコールド・ウォールタイプのＷＳｉX
ＣＶＤ装置とをクラスター・ツールで結合しなければな
らずやはり非常に大型、複雑かつ高価な装置となる。
【００１８】本発明は、このような従来の問題点に着目
して創案されたものであって、シリサイドと下地層との
界面に不純物の混入がなく、密着性のよいシリサイドの
成膜方法を得んとするものである。
して創案されたものであって、シリサイドと下地層との
界面に不純物の混入がなく、密着性のよいシリサイドの
成膜方法を得んとするものである。
【００１９】
【課題を解決するための手段】請求項１記載の発明は、
半導体基板上にシリサイド膜を堆積させるシリサイドの
成膜方法において、ポリシリコン又はアモルファスシリ
コンで成る薄いシード層を堆積させた後、引き続いて連
続的にシリサイド膜を堆積させることを、その解決方法
としている。
半導体基板上にシリサイド膜を堆積させるシリサイドの
成膜方法において、ポリシリコン又はアモルファスシリ
コンで成る薄いシード層を堆積させた後、引き続いて連
続的にシリサイド膜を堆積させることを、その解決方法
としている。
【００２０】請求項２記載の発明は、多結晶ゲルマニウ
ム又は非晶質ゲルマニウムで成る薄いシード層を堆積さ
せた後、引き続いてシリサイド膜を堆積させることを、
解決方法としている。
ム又は非晶質ゲルマニウムで成る薄いシード層を堆積さ
せた後、引き続いてシリサイド膜を堆積させることを、
解決方法としている。
【００２１】請求項３記載の発明は、ポリシリコン、又
はアモルファスシリコン、又は多結晶ゲルマニウム、又
は非晶質ゲルマニウムで成る薄いシード層を堆積させた
後、連続的にシリサイド膜を、ジクロルシランと六弗化
タングステンを反応ガスとして用いたＣＶＤ法で形成す
ることを、解決方法としている。
はアモルファスシリコン、又は多結晶ゲルマニウム、又
は非晶質ゲルマニウムで成る薄いシード層を堆積させた
後、連続的にシリサイド膜を、ジクロルシランと六弗化
タングステンを反応ガスとして用いたＣＶＤ法で形成す
ることを、解決方法としている。
【００２２】請求項４記載の発明は、ポリシリコン又は
アモルファスシリコンで成るシード層を５０ｎｍ以下の
厚みに堆積した後、同一の反応室内で、ジクロルシラン
と六弗化タングステンを用いたＣＶＤ法で前記シード層
と略同一の堆積温度にてシリサイド膜を堆積させること
を、解決方法としている。
アモルファスシリコンで成るシード層を５０ｎｍ以下の
厚みに堆積した後、同一の反応室内で、ジクロルシラン
と六弗化タングステンを用いたＣＶＤ法で前記シード層
と略同一の堆積温度にてシリサイド膜を堆積させること
を、解決方法としている。
【００２３】
【作用】請求項１，２の発明は、自然酸化膜の存在する
ポリシリコン表面に金属シリサイド膜ＣＶＤの直前にこ
の金属シリサイドＣＶＤ装置のなかで非常に薄いポリシ
リコンで成るシード層をＣＶＤし引き続いて金属シリサ
イド膜を連続的にＣＶＤすることにより、この時、この
非常に薄いシード層と金属シリサイド膜との界面は大気
成分による汚染を受けないため自然酸化膜は形成されな
い。もともと下地のポリシリコンなどの表面に存在して
いた汚染層は、この非常に薄いシード層の堆積によって
サンドイッチ状に内部に埋め込まれた形となるため金属
シリサイドとの界面は、自然酸化膜の存在しない理想的
な状態となる。なおこの時、下地はシード層／自然酸化
膜／ポリシリコン構造となるが、ポリシリコン等で成る
シード層とＳｉＯ2はもともと密着性が良いので膜剥が
れなどの問題は生じない。
ポリシリコン表面に金属シリサイド膜ＣＶＤの直前にこ
の金属シリサイドＣＶＤ装置のなかで非常に薄いポリシ
リコンで成るシード層をＣＶＤし引き続いて金属シリサ
イド膜を連続的にＣＶＤすることにより、この時、この
非常に薄いシード層と金属シリサイド膜との界面は大気
成分による汚染を受けないため自然酸化膜は形成されな
い。もともと下地のポリシリコンなどの表面に存在して
いた汚染層は、この非常に薄いシード層の堆積によって
サンドイッチ状に内部に埋め込まれた形となるため金属
シリサイドとの界面は、自然酸化膜の存在しない理想的
な状態となる。なおこの時、下地はシード層／自然酸化
膜／ポリシリコン構造となるが、ポリシリコン等で成る
シード層とＳｉＯ2はもともと密着性が良いので膜剥が
れなどの問題は生じない。
【００２４】金属シリサイドＣＶＤ装置は、一般的にコ
ールド・ウォールタイプのものが多くこのタイプの装置
でポリシリコンなどの膜を反応律速領域で形成するとコ
ールド・ウォールタイプのＣＶＤ装置は、ウェハー温度
の均一性が良くないためポリシリコンなどの膜の膜厚分
布が悪くなる。しかし、本発明の場合もともと存在する
ポリシリコン上に非常に薄いシード層を追加して堆積す
るので後から堆積するシード層の膜厚分布が多少悪くて
も特に問題は無い。例えば、初めに堆積したポリシリコ
ン膜が、９０±２ｎｍ（±２．２％の面内分布）追加し
て堆積する薄い膜（シード層）が、１０±２ｎｍ（±３
０％の面内分布）であるとすると最終的には、１００±
５ｎｍ（±５．０％の面内分布）なる膜厚分布となり許
容できるものとなる。
ールド・ウォールタイプのものが多くこのタイプの装置
でポリシリコンなどの膜を反応律速領域で形成するとコ
ールド・ウォールタイプのＣＶＤ装置は、ウェハー温度
の均一性が良くないためポリシリコンなどの膜の膜厚分
布が悪くなる。しかし、本発明の場合もともと存在する
ポリシリコン上に非常に薄いシード層を追加して堆積す
るので後から堆積するシード層の膜厚分布が多少悪くて
も特に問題は無い。例えば、初めに堆積したポリシリコ
ン膜が、９０±２ｎｍ（±２．２％の面内分布）追加し
て堆積する薄い膜（シード層）が、１０±２ｎｍ（±３
０％の面内分布）であるとすると最終的には、１００±
５ｎｍ（±５．０％の面内分布）なる膜厚分布となり許
容できるものとなる。
【００２５】また、請求項３の発明では、ジクロルシラ
ン還元のＷＳｉX堆積のように表面反応律速なプロセス
を行う場合であり、この場合においても下地（ポリシリ
コン等）の表面状態および種類を一定に揃えることがで
きるため、ウェハー面内均一性，再現性に優れたものが
得られる。また、初期の核密度（種密度）を多くするこ
とにより表面モホロジーの優れたシリサイド（ＷＳ
ｉX）が形成できる作用がある。さらに、シリサイドの
堆積が始めるまでの時間が短くなるため、制御性，再現
性に優れたＷＳｉXを形成できる作用がある。
ン還元のＷＳｉX堆積のように表面反応律速なプロセス
を行う場合であり、この場合においても下地（ポリシリ
コン等）の表面状態および種類を一定に揃えることがで
きるため、ウェハー面内均一性，再現性に優れたものが
得られる。また、初期の核密度（種密度）を多くするこ
とにより表面モホロジーの優れたシリサイド（ＷＳ
ｉX）が形成できる作用がある。さらに、シリサイドの
堆積が始めるまでの時間が短くなるため、制御性，再現
性に優れたＷＳｉXを形成できる作用がある。
【００２６】さらに、請求項４の発明は、同一の反応室
を用いて略同一温度でガスを流すシーケンスを変えるだ
けで成膜できる。
を用いて略同一温度でガスを流すシーケンスを変えるだ
けで成膜できる。
【００２７】
【実施例】以下、本発明に係るシリサイドの成膜方法の
詳細を図面に示す実施例に基づいて説明する。
詳細を図面に示す実施例に基づいて説明する。
【００２８】（実施例１）本実施例は、ＭＯＳ形成プロ
セスのゲート電極に本発明を適用した例である。
セスのゲート電極に本発明を適用した例である。
【００２９】先ず、図１（Ａ）に示すように、シリコン
基板１１の表面に活性領域となる部分の素子分離を行っ
た（ＬＯＣＯＳ酸化膜１２を形成した）後、活性領域上
にゲート酸化膜１３を成長させ、さらにその上にポリシ
リコン膜１４を形成する（図１（Ｂ））。このポリシリ
コン膜１４は、最終的には導体として用いるためリン
（Ｐｈｏｓ）などを十分にドーピングする必要があるが
ポリシリコン膜１４形成後、イオン注入法や固相拡散法
によってドーピングしても良いしまたｉｎ−ｓｉｔｕに
ＣＶＤ中にドーピングしても良い。ｉｎ−ｓｉｔｕにド
ーピングするためのＣＶＤ条件は、例えば以下の通りで
ある。
基板１１の表面に活性領域となる部分の素子分離を行っ
た（ＬＯＣＯＳ酸化膜１２を形成した）後、活性領域上
にゲート酸化膜１３を成長させ、さらにその上にポリシ
リコン膜１４を形成する（図１（Ｂ））。このポリシリ
コン膜１４は、最終的には導体として用いるためリン
（Ｐｈｏｓ）などを十分にドーピングする必要があるが
ポリシリコン膜１４形成後、イオン注入法や固相拡散法
によってドーピングしても良いしまたｉｎ−ｓｉｔｕに
ＣＶＤ中にドーピングしても良い。ｉｎ−ｓｉｔｕにド
ーピングするためのＣＶＤ条件は、例えば以下の通りで
ある。
【００３０】 （ｉｎ−ｓｉｔｕ ドープポリシリコン膜の堆積条件） ○温度…５５０℃ ○圧力…２７０Ｐａ（２Ｔｏｒｒ） ○ガス及びその流量 ＳｉＨ4（１００％）…４００SCCM ＰＨ3（０．５％）＋ＳｉＨ4（９９．５％）…１００
SCCM 次に、ポリシリコン膜１４上の自然酸化膜を一度希弗酸
溶液にてライト・エッチした後、図２に示すようなガス
のフロー・シーケンスにて例えばＷＳｉX ＣＶＤ装置
中で非常に薄いシード層としてのポリシリコン薄膜１５
とＷＳｉX膜１６とを連続的に形成する（図１
（Ｃ））。
SCCM 次に、ポリシリコン膜１４上の自然酸化膜を一度希弗酸
溶液にてライト・エッチした後、図２に示すようなガス
のフロー・シーケンスにて例えばＷＳｉX ＣＶＤ装置
中で非常に薄いシード層としてのポリシリコン薄膜１５
とＷＳｉX膜１６とを連続的に形成する（図１
（Ｃ））。
【００３１】非常に薄いポリシリコン薄膜１５とＷＳｉ
X膜１６（この場合ジクロルシラン還元のＷＳｉX）の堆
積条件は例えば以下の通りである。
X膜１６（この場合ジクロルシラン還元のＷＳｉX）の堆
積条件は例えば以下の通りである。
【００３２】 （ポリシリコン薄膜１５の堆積条件） ○温度…５８０℃ ○圧力…１３．３Ｐａ（１００ｍＴｏｒｒ） ○ガス及びその流量 ＳｉＨ4…１００SCCM ○膜厚…１０ｎｍ （ＷＳｉX膜１６の堆積条件） ○温度…５８０℃ ○圧力…４０Ｐａ（３００ｍＴｏｒｒ） ○ガス及びその流量 ＷＦ6…２．５SCCM ＳｉＨ2Ｃｌ2…１５０SCCM Ａｒ…１００SCCM ○膜厚…１００ｎｍ その後、ポリサイドをパターニングしてゲート全体を酸
化雰囲気中にて熱処理するなど、通常のトランジスタ形
成のプロセスを以下行う。この結果、図１（Ｄ）に示す
ように、ＷＳｉX膜・膜剥れや、ＷＯ3の生成は起らず、
良好なポリサイド層が形成できた。ＷＳｉX膜１６から
のＳｉ析出が十分であるため、ＷＳｉXの結晶成長が起
こり、ポリサイドの抵抗を十分に低げることができた。
化雰囲気中にて熱処理するなど、通常のトランジスタ形
成のプロセスを以下行う。この結果、図１（Ｄ）に示す
ように、ＷＳｉX膜・膜剥れや、ＷＯ3の生成は起らず、
良好なポリサイド層が形成できた。ＷＳｉX膜１６から
のＳｉ析出が十分であるため、ＷＳｉXの結晶成長が起
こり、ポリサイドの抵抗を十分に低げることができた。
【００３３】また、本実施例においては、ポリシリコン
薄膜１５（シード膜）とＷＳｉX膜１６とが同一反応室
で且つ同一温度で連続的に成膜できる利点がある。
薄膜１５（シード膜）とＷＳｉX膜１６とが同一反応室
で且つ同一温度で連続的に成膜できる利点がある。
【００３４】（実施例２）本実施例は、連続プロセスを
行う場合に本発明を適用した例である。
行う場合に本発明を適用した例である。
【００３５】プロセスそのものは実施例１と同様である
が、シード層としてのポリシリコン薄膜１５の堆積にＳ
ｉ2Ｈ6を用いる場合でありこの時のポリシリコン薄膜１
５の堆積条件は、例えば以下の通りである。
が、シード層としてのポリシリコン薄膜１５の堆積にＳ
ｉ2Ｈ6を用いる場合でありこの時のポリシリコン薄膜１
５の堆積条件は、例えば以下の通りである。
【００３６】（ポリシリコン薄膜の堆積条件） ○温度…５８０℃ ○圧力…１３．３Ｐａ（１００ｍＴｏｒｒ） ○ガス及びその流量 Ｓｉ2Ｈ6…１００SCCM Ｈｅ…１００SCCM ○膜厚…１０ｎｍ このポリシリコン薄膜１５の前後の工程は、上記実施例
１と同様である。
１と同様である。
【００３７】以上のようにポリシリコン薄膜１５のソー
ス・ガスとしては、モノシラン（ＳｉＨ4）の他の高次
のシラン（ＳｉnＨ2n+2）等が挙げられる。またこの
時、ポリシリコンにｉｎ−ｓｉｔｕでリン（Ｐｈｏｓ）
をドーピングしても良い。この時は、ドーピング・ガス
として例えばホスフィン（ＰＨ3）を用いる。また、堆
積する膜としては、ポリシリコンの他に、アモルファス
Ｓｉ，多結晶ゲルマニウム、非晶質ゲルマニウム等を用
いても良い。
ス・ガスとしては、モノシラン（ＳｉＨ4）の他の高次
のシラン（ＳｉnＨ2n+2）等が挙げられる。またこの
時、ポリシリコンにｉｎ−ｓｉｔｕでリン（Ｐｈｏｓ）
をドーピングしても良い。この時は、ドーピング・ガス
として例えばホスフィン（ＰＨ3）を用いる。また、堆
積する膜としては、ポリシリコンの他に、アモルファス
Ｓｉ，多結晶ゲルマニウム、非晶質ゲルマニウム等を用
いても良い。
【００３８】またＷＳｉXとしては上記実施例ではジク
ロルシラン還元のＷＳｉXを示したがモノシラン還元の
ＷＳｉXでも良い。この場合薄いポリシリコン薄膜１５
とＷＳｉX膜１６とで堆積の温度が若干異なる場合があ
るが急熱急冷タイプのコールド・ウォール型ＣＶＤ装置
を用いて行えば、スルー・プットの低下も最小限に止め
られる。
ロルシラン還元のＷＳｉXを示したがモノシラン還元の
ＷＳｉXでも良い。この場合薄いポリシリコン薄膜１５
とＷＳｉX膜１６とで堆積の温度が若干異なる場合があ
るが急熱急冷タイプのコールド・ウォール型ＣＶＤ装置
を用いて行えば、スルー・プットの低下も最小限に止め
られる。
【００３９】以上、本発明の各実施例について説明した
が、これらに限定されるものではなく、他のシリサイド
の成膜にも勿論適用され得るものであり、各種の設計変
更も可能である。
が、これらに限定されるものではなく、他のシリサイド
の成膜にも勿論適用され得るものであり、各種の設計変
更も可能である。
【００４０】
【発明の効果】以上の説明から明らかなように、本発明
に係るシリサイドの成膜方法によれば、シリサイドとポ
リシリコンとの界面に酸素や炭素の大気成分に関係する
不純物の混入の無いポリサイドゲートが作製できる効果
がある。その結果、以下の効果が期待できる。
に係るシリサイドの成膜方法によれば、シリサイドとポ
リシリコンとの界面に酸素や炭素の大気成分に関係する
不純物の混入の無いポリサイドゲートが作製できる効果
がある。その結果、以下の効果が期待できる。
【００４１】即ち、熱処理後シリサイド中の過剰Ｓｉが
十分析出するため出来上りで低抵抗なポリサイドゲート
が作製可能となる。
十分析出するため出来上りで低抵抗なポリサイドゲート
が作製可能となる。
【００４２】また、ポリシリコン上の有効なボンド（結
合手）の数が効果的に増加するためシリサイドとポリシ
リコンとの密着性が向上する。
合手）の数が効果的に増加するためシリサイドとポリシ
リコンとの密着性が向上する。
【００４３】さらに、ポリサイドゲートを酸化する場合
においてもタングステンの異常酸化は、観測されずＷＯ
3なる物質は形成されずゲート表面の荒れなどは生じな
い効果がある。
においてもタングステンの異常酸化は、観測されずＷＯ
3なる物質は形成されずゲート表面の荒れなどは生じな
い効果がある。
【００４４】ジクロルシラン還元のＷＳｉX堆積のよう
に表面反応律速なプロセスを行う場合においても下地ポ
リシリコンの表面状態および種類を一定に揃えることが
できるためウェハー面内均一性、再現性に優れたものが
得られる。また、初期核密度を多くすることにより表面
モホロジーの優れたＷＳｉXを形成できる。
に表面反応律速なプロセスを行う場合においても下地ポ
リシリコンの表面状態および種類を一定に揃えることが
できるためウェハー面内均一性、再現性に優れたものが
得られる。また、初期核密度を多くすることにより表面
モホロジーの優れたＷＳｉXを形成できる。
【００４５】また、遅れ時間（堆積が開始するまでの時
間）が短くなるため制御性、再現性に優れたＷＳｉXを
形成することができるようになる効果がある。
間）が短くなるため制御性、再現性に優れたＷＳｉXを
形成することができるようになる効果がある。
【００４６】さらに、既存のＷＳｉXなどのＣＶＤ装置
を一部改造するという非常に簡便な方法であとは、ガス
の流すシーケンスを変えるだけで実行できる効果を奏す
る。
を一部改造するという非常に簡便な方法であとは、ガス
の流すシーケンスを変えるだけで実行できる効果を奏す
る。
【図１】（Ａ）〜（Ｄ）は本発明の実施例１，２の工程
を示す要部断面図。
を示す要部断面図。
【図２】実施例のガスフローのシーケンスを示す説明
図。
図。
【図３】（Ａ）〜（Ｄ）は従来技術の工程を示す要部断
面図。
面図。
１１…シリコン基板 １４…ポリシリコン膜 １５…ポリシリコン薄膜（シード層） １６…ＷＳｉ膜（シリサイド膜）
Claims (4)
- 【請求項１】 半導体基板上にシリサイド膜を堆積させ
るシリサイドの成膜方法において、 ポリシリコン又はアモルファスシリコンで成る薄いシー
ド層を堆積させた後、引き続いて連続的にシリサイド膜
を堆積させることを特徴とするシリサイドの成膜方法。 - 【請求項２】 半導体基板上にシリサイド膜を堆積させ
るシリサイドの成膜方法において、 多結晶ゲルマニウム又は非晶質ゲルマニウムで成る薄い
シード層を堆積させた後、引き続いてシリサイド膜を堆
積させることを特徴とするシリサイドの成膜方法。 - 【請求項３】 前記シリサイド膜を、ジクロルシランと
六弗化タングステンを反応ガスとして用いたＣＶＤ法で
形成する請求項１又は請求項２記載に係るシリサイドの
成膜方法。 - 【請求項４】 半導体基板上にシリサイド膜を堆積させ
るシリサイドの成膜方法において、 ポリシリコン又はアモルファスシリコンで成るシード層
を５０ｎｍ以下の厚みに堆積した後、同一の反応室内
で、ジクロルシランと六弗化タングステンを用いたＣＶ
Ｄ法で前記シード層と略同一の堆積温度にてシリサイド
膜を堆積させることを特徴とするシリサイドの成膜方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14781392A JPH05343352A (ja) | 1992-06-09 | 1992-06-09 | シリサイドの成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14781392A JPH05343352A (ja) | 1992-06-09 | 1992-06-09 | シリサイドの成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343352A true JPH05343352A (ja) | 1993-12-24 |
Family
ID=15438804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14781392A Pending JPH05343352A (ja) | 1992-06-09 | 1992-06-09 | シリサイドの成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072237A (ja) * | 2003-08-25 | 2005-03-17 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1992
- 1992-06-09 JP JP14781392A patent/JPH05343352A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072237A (ja) * | 2003-08-25 | 2005-03-17 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7256125B2 (en) | 2003-08-25 | 2007-08-14 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| US7601635B2 (en) | 2003-08-25 | 2009-10-13 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| WO2001041544A2 (en) | Deposition of gate stacks including silicon germanium layers | |
| JPH1055981A (ja) | 集積回路デバイスを製造する際にＷＳｉｘの異常酸化を防止しかつ均質ＷＳｉｘ形成によりＳｉを供給する方法 | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| US5360766A (en) | Method for growing a high-melting-point metal film | |
| JP3215898B2 (ja) | プラズマｃｖｄ法およびプラズマｃｖｄ装置 | |
| JP3422345B2 (ja) | タングステン膜の形成方法 | |
| JPH10511507A (ja) | 選択的に堆積された半導体領域を有する半導体装置の製造 | |
| JP2701793B2 (ja) | 半導体装置の製造方法 | |
| JPH05343352A (ja) | シリサイドの成膜方法 | |
| JPH05182925A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH05160065A (ja) | シリサイドプラグの形成方法 | |
| JPH08250717A (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JP3597275B2 (ja) | 半導体装置の製造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JPH11145078A (ja) | 半導体装置の製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0963955A (ja) | 成膜装置、成膜方法および単結晶膜の製造方法 | |
| KR100826973B1 (ko) | 비트라인 형성 방법 | |
| JPH0583173B2 (ja) |