JPH05347391A - 強誘電体記憶装置 - Google Patents
強誘電体記憶装置Info
- Publication number
- JPH05347391A JPH05347391A JP4156456A JP15645692A JPH05347391A JP H05347391 A JPH05347391 A JP H05347391A JP 4156456 A JP4156456 A JP 4156456A JP 15645692 A JP15645692 A JP 15645692A JP H05347391 A JPH05347391 A JP H05347391A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- ferroelectric film
- memory device
- electrode
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】新しい強誘電体記憶装置構造、半導体記憶装置
構造、強誘電体膜構造、強誘電体記憶装置の製造方法お
よび強誘電体膜材料を提供する。 【構成】基板上の第１の電極表面には、結晶体から成る
第１の強誘電体膜とアモルファス体から成る第２の強誘
電体膜とが積層強誘電体膜として形成され、該積層強誘
電体膜表面には第２の電極が形成されて成る事を特徴と
する強誘電体記憶装置。 【効果】記憶時間や記憶寿命が長く、書き込み回数が多
く、誘電率の制御が容易な強誘電体記憶装置構造、半導
体記憶装置構造、強誘電体膜構造、強誘電体記憶装置の
製造方法および強誘電体膜材料を提供する事が出来る。
構造、強誘電体膜構造、強誘電体記憶装置の製造方法お
よび強誘電体膜材料を提供する。 【構成】基板上の第１の電極表面には、結晶体から成る
第１の強誘電体膜とアモルファス体から成る第２の強誘
電体膜とが積層強誘電体膜として形成され、該積層強誘
電体膜表面には第２の電極が形成されて成る事を特徴と
する強誘電体記憶装置。 【効果】記憶時間や記憶寿命が長く、書き込み回数が多
く、誘電率の制御が容易な強誘電体記憶装置構造、半導
体記憶装置構造、強誘電体膜構造、強誘電体記憶装置の
製造方法および強誘電体膜材料を提供する事が出来る。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体記憶装置に係
り、半導体記憶装置構造、強誘電体膜構造、強誘電体記
憶装置の製造方法および強誘電体膜材料に関する。
り、半導体記憶装置構造、強誘電体膜構造、強誘電体記
憶装置の製造方法および強誘電体膜材料に関する。
【０００２】
【従来の技術】従来、強誘電体記憶装置は、第１の電極
表面に結晶体から成る強誘電体膜が形成されて成り、該
強誘電体膜表面には第２の電極が形成されて成るのが通
例であった。
表面に結晶体から成る強誘電体膜が形成されて成り、該
強誘電体膜表面には第２の電極が形成されて成るのが通
例であった。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
によると、強誘電体記憶装置にリーク電流が流れ、記憶
時間や記憶寿命が短く、書き込み回数が少ないと云う課
題や、誘電率の制御が困難である等の課題があった。
によると、強誘電体記憶装置にリーク電流が流れ、記憶
時間や記憶寿命が短く、書き込み回数が少ないと云う課
題や、誘電率の制御が困難である等の課題があった。
【０００４】本発明は、かかる従来技術の課題を解決す
る為の新しい強誘電体記憶装置構造、半導体記憶装置構
造、強誘電体膜構造、強誘電体記憶装置の製造方法およ
び強誘電体膜材料を提供する事を目的とする。
る為の新しい強誘電体記憶装置構造、半導体記憶装置構
造、強誘電体膜構造、強誘電体記憶装置の製造方法およ
び強誘電体膜材料を提供する事を目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成する為に、本発明は、強誘電体記憶装置に関
し、（１） 基板上の第１の電極表面に、結晶体から成
る第１の強誘電体膜とアモルファス体から成る第２の強
誘電体膜とを積層強誘電体膜として形成し、該積層強誘
電体膜表面に第２の電極を形成する手段を取る事、及び
（２） 半導体基板上の第１の電極表面に、結晶体から
成る第１の強誘電体膜とアモルファス体から成る第２の
強誘電体膜とを積層強誘電体膜として形成し、該積層強
誘電体膜表面に第２の電極を形成する手段を取る事、及
び（３） 基板上の第１の電極表面に、アモルファス体
から成る強誘電体膜と結晶体から成る強誘電体膜とを積
層強誘電体膜として形成し、該積層強誘電体膜表面に第
２の電極を形成する手段を取る事、及び（４） 基板上
の第１の電極表面に、結晶体から成る強誘電体膜とアモ
ルファス体から成る強誘電体膜と結晶体から成る強誘電
体膜とを積層強誘電体膜として形成し、該積層強誘電体
膜表面に第２の電極を形成する手段を取る事、及び
（５） 基板上の第１の電極表面に、アモルファス体か
ら成る強誘電体膜と結晶体から成る強誘電体膜とアモル
ファス体から成る強誘電体膜とを積層強誘電体膜として
形成し、該積層強誘電体膜表面に第２の電極を形成する
手段を取る事、及び（６） 結晶体から成る第１の強誘
電体膜とアモルファス体から成る第２の強誘電体膜とを
同一強誘電体材料と成す手段を取る事、及び（７） 結
晶体から成る第１の強誘電体膜とアモルファス体から成
る第２の強誘電体膜とを異なった強誘電体材料と成す手
段を取る事、等の手段を取る事等である。
目的を達成する為に、本発明は、強誘電体記憶装置に関
し、（１） 基板上の第１の電極表面に、結晶体から成
る第１の強誘電体膜とアモルファス体から成る第２の強
誘電体膜とを積層強誘電体膜として形成し、該積層強誘
電体膜表面に第２の電極を形成する手段を取る事、及び
（２） 半導体基板上の第１の電極表面に、結晶体から
成る第１の強誘電体膜とアモルファス体から成る第２の
強誘電体膜とを積層強誘電体膜として形成し、該積層強
誘電体膜表面に第２の電極を形成する手段を取る事、及
び（３） 基板上の第１の電極表面に、アモルファス体
から成る強誘電体膜と結晶体から成る強誘電体膜とを積
層強誘電体膜として形成し、該積層強誘電体膜表面に第
２の電極を形成する手段を取る事、及び（４） 基板上
の第１の電極表面に、結晶体から成る強誘電体膜とアモ
ルファス体から成る強誘電体膜と結晶体から成る強誘電
体膜とを積層強誘電体膜として形成し、該積層強誘電体
膜表面に第２の電極を形成する手段を取る事、及び
（５） 基板上の第１の電極表面に、アモルファス体か
ら成る強誘電体膜と結晶体から成る強誘電体膜とアモル
ファス体から成る強誘電体膜とを積層強誘電体膜として
形成し、該積層強誘電体膜表面に第２の電極を形成する
手段を取る事、及び（６） 結晶体から成る第１の強誘
電体膜とアモルファス体から成る第２の強誘電体膜とを
同一強誘電体材料と成す手段を取る事、及び（７） 結
晶体から成る第１の強誘電体膜とアモルファス体から成
る第２の強誘電体膜とを異なった強誘電体材料と成す手
段を取る事、等の手段を取る事等である。
【０００６】
【実施例】以下、実施例により本発明を詳述する。
【０００７】図１は本発明の強誘電体記憶装置の一実施
例を示す要部の断面図である。すなわち、基板１０１の
表面には第１の電極１０２が形成され、該第１の電極１
０２上には第１の強誘電体結晶体（単結晶体または多結
晶体）１０３が形成され、該第１の強誘電体結晶体上に
は第１のアモルファス強誘電体１０４が形成され、該第
１のアモルファス強誘電体１０４上には第２の電極１０
５が形成されて成る。具体的には、セラミック、ガラ
ス、半導体あるいはプリント基板等の基板上に１ミクロ
ン厚の白金等から成る酸化され難い金属電極をスパッタ
法により形成し、ホトリゾグラフィとイオンエッチ等に
よりパターン形成し、次いでチタン酸バリュウムやジル
コニュウム・チタン酸鉛などの強誘電体を１ミクロン厚
程度に形成し、５００℃で３０分程度の酸素雰囲気中で
のアニールにより単結晶または多結晶の結晶体となし、
次いでやはりチタン酸バリュウムやジルコニュウム・チ
タン酸鉛などの強誘電体を１ミクロン厚程度に形成して
アモルファス強誘電体となし、次いで１ミクロン厚の白
金等から成る酸化され難い金属電極をスパッタ法により
形成する事により強誘電体記憶装置となす事が出来る。
例を示す要部の断面図である。すなわち、基板１０１の
表面には第１の電極１０２が形成され、該第１の電極１
０２上には第１の強誘電体結晶体（単結晶体または多結
晶体）１０３が形成され、該第１の強誘電体結晶体上に
は第１のアモルファス強誘電体１０４が形成され、該第
１のアモルファス強誘電体１０４上には第２の電極１０
５が形成されて成る。具体的には、セラミック、ガラ
ス、半導体あるいはプリント基板等の基板上に１ミクロ
ン厚の白金等から成る酸化され難い金属電極をスパッタ
法により形成し、ホトリゾグラフィとイオンエッチ等に
よりパターン形成し、次いでチタン酸バリュウムやジル
コニュウム・チタン酸鉛などの強誘電体を１ミクロン厚
程度に形成し、５００℃で３０分程度の酸素雰囲気中で
のアニールにより単結晶または多結晶の結晶体となし、
次いでやはりチタン酸バリュウムやジルコニュウム・チ
タン酸鉛などの強誘電体を１ミクロン厚程度に形成して
アモルファス強誘電体となし、次いで１ミクロン厚の白
金等から成る酸化され難い金属電極をスパッタ法により
形成する事により強誘電体記憶装置となす事が出来る。
【０００８】図２は本発明の半導体記憶装置の一実施例
を示す要部の断面図である。すなわち、シリコン等から
成る半導体基板２０１の表面には１ミクロン厚程度のシ
リコン酸化膜から成る酸化膜２０２が形成され、ホト・
エッチングにより窓開けされた後、ＣＶＤ法により１ミ
クロン厚程度のシリコン窒化膜からなる窒化膜２０３を
形成し、該窒化膜２０３もホト・エッチングにより窓開
けされ下地シリコン基板２０１との間にコンタクト穴を
形成後、前記図１と同様に第１の電極２０４、第１の強
誘電体結晶体２０５、第１のアモルファス強誘電体２０
６及び第２の電極２０７が形成されて成る。ここに、シ
リコン窒化膜からなる窒化膜２０３は酸素アニール時の
シリコンとシリコン酸化膜界面準位密度の増加を防止す
る為に形成されたものである。
を示す要部の断面図である。すなわち、シリコン等から
成る半導体基板２０１の表面には１ミクロン厚程度のシ
リコン酸化膜から成る酸化膜２０２が形成され、ホト・
エッチングにより窓開けされた後、ＣＶＤ法により１ミ
クロン厚程度のシリコン窒化膜からなる窒化膜２０３を
形成し、該窒化膜２０３もホト・エッチングにより窓開
けされ下地シリコン基板２０１との間にコンタクト穴を
形成後、前記図１と同様に第１の電極２０４、第１の強
誘電体結晶体２０５、第１のアモルファス強誘電体２０
６及び第２の電極２０７が形成されて成る。ここに、シ
リコン窒化膜からなる窒化膜２０３は酸素アニール時の
シリコンとシリコン酸化膜界面準位密度の増加を防止す
る為に形成されたものである。
【０００９】図３は本発明による強誘電体記憶装置の製
造方法の一実施例を示す要部の断面図である。すなわ
ち、基板３０１の表面には第１の電極３０２が形成さ
れ、該第１の電極３０２上には第１のアモルファス強誘
電体３０３が形成され、該第１のアモルファス強誘電体
３０３上には第１の強誘電体結晶体（単結晶体または多
結晶体）３０４が形成され、該第１の強誘電体結晶体上
には第２の電極３０５が形成されて成る。具体的には第
１のアモルファス強誘電体３０３は図１の実施例と同様
にスパッタ法により形成され、第１の強誘電体結晶体３
０４はやはりスパッタ法により形成された後、レーザ・
アニールやランプ・アニールの如く高速で表面層のみを
加熱する方法により結晶化される。
造方法の一実施例を示す要部の断面図である。すなわ
ち、基板３０１の表面には第１の電極３０２が形成さ
れ、該第１の電極３０２上には第１のアモルファス強誘
電体３０３が形成され、該第１のアモルファス強誘電体
３０３上には第１の強誘電体結晶体（単結晶体または多
結晶体）３０４が形成され、該第１の強誘電体結晶体上
には第２の電極３０５が形成されて成る。具体的には第
１のアモルファス強誘電体３０３は図１の実施例と同様
にスパッタ法により形成され、第１の強誘電体結晶体３
０４はやはりスパッタ法により形成された後、レーザ・
アニールやランプ・アニールの如く高速で表面層のみを
加熱する方法により結晶化される。
【００１０】図４は本発明による強誘電体記憶装置の製
造方法の他の実施例を示す要部の断面図である。すなわ
ち、基板４０１の表面には第１の電極４０２が形成さ
れ、該第１の電極４０２上には第１のアモルファス強誘
電体４０３が形成され、該第１のアモルファス強誘電体
４０３上には第１の強誘電体結晶体（単結晶体または多
結晶体）４０４が形成され、該第１の強誘電体結晶体上
には第２のアモルファス強誘電体４０５が形成され、該
第２のアモルファス強誘電体４０５上には第２の電極４
０６が形成されて成る。具体的には第１のアモルファス
強誘電体４０３は図１の実施例と同様にスパッタ法によ
り形成され、第１の強誘電体結晶体４０４はやはりスパ
ッタ法により形成された後、レーザ・アニールやランプ
・アニールの如く高速で表面層のみを加熱する方法によ
り結晶化され、第２のアモルファス強誘電体４０５はや
はりスパッタ法により形成されて成る。
造方法の他の実施例を示す要部の断面図である。すなわ
ち、基板４０１の表面には第１の電極４０２が形成さ
れ、該第１の電極４０２上には第１のアモルファス強誘
電体４０３が形成され、該第１のアモルファス強誘電体
４０３上には第１の強誘電体結晶体（単結晶体または多
結晶体）４０４が形成され、該第１の強誘電体結晶体上
には第２のアモルファス強誘電体４０５が形成され、該
第２のアモルファス強誘電体４０５上には第２の電極４
０６が形成されて成る。具体的には第１のアモルファス
強誘電体４０３は図１の実施例と同様にスパッタ法によ
り形成され、第１の強誘電体結晶体４０４はやはりスパ
ッタ法により形成された後、レーザ・アニールやランプ
・アニールの如く高速で表面層のみを加熱する方法によ
り結晶化され、第２のアモルファス強誘電体４０５はや
はりスパッタ法により形成されて成る。
【００１１】図５は本発明の強誘電体記憶装置の製造方
法のその他の実施例を示す要部の断面図である。すなわ
ち、基板５０１の表面には第１の電極５０２が形成さ
れ、該第１の電極５０２上には第１の強誘電体結晶体
（単結晶体または多結晶体）５０３が形成され、該第１
の強誘電体結晶体上には第１のアモルファス強誘電体５
０４が形成され、該第１のアモルファス強誘電体５０４
上には第２の強誘電体結晶体５０６が形成され、該第２
の強誘電体結晶体５０６上には第２の電極５０６が形成
されて成る。具体的には第１のアモルファス強誘電体５
０４は図１の実施例と同様にスパッタ法により形成さ
れ、第２の強誘電体結晶体５０５はやはりスパッタ法に
より形成された後、レーザ・アニールやランプ・アニー
ルの如く高速で短時間（１分以内）の表面層のみを加熱
する方法により結晶化されて成る。
法のその他の実施例を示す要部の断面図である。すなわ
ち、基板５０１の表面には第１の電極５０２が形成さ
れ、該第１の電極５０２上には第１の強誘電体結晶体
（単結晶体または多結晶体）５０３が形成され、該第１
の強誘電体結晶体上には第１のアモルファス強誘電体５
０４が形成され、該第１のアモルファス強誘電体５０４
上には第２の強誘電体結晶体５０６が形成され、該第２
の強誘電体結晶体５０６上には第２の電極５０６が形成
されて成る。具体的には第１のアモルファス強誘電体５
０４は図１の実施例と同様にスパッタ法により形成さ
れ、第２の強誘電体結晶体５０５はやはりスパッタ法に
より形成された後、レーザ・アニールやランプ・アニー
ルの如く高速で短時間（１分以内）の表面層のみを加熱
する方法により結晶化されて成る。
【００１２】尚、結晶体から成る第１の強誘電体膜とア
モルファス体から成る第２の強誘電体膜とを同一強誘電
体材料と成す事ができる。すなわち、第１の強誘電体結
晶体膜とアモルファス体から成る第２の強誘電体膜とを
チタン酸バリュウムやジルコニュウム・チタン酸鉛等の
いずれか等の同一材料と成す事が出来る。
モルファス体から成る第２の強誘電体膜とを同一強誘電
体材料と成す事ができる。すなわち、第１の強誘電体結
晶体膜とアモルファス体から成る第２の強誘電体膜とを
チタン酸バリュウムやジルコニュウム・チタン酸鉛等の
いずれか等の同一材料と成す事が出来る。
【００１３】又、結晶体から成る第１の強誘電体膜とア
モルファス体から成る第２の強誘電体膜とを異なった強
誘電体材料と成す事ができる。すなわち、第１の強誘電
体結晶体膜とアモルファス体から成る第２の強誘電体膜
とをチタン酸バリュウムやジルコニュウム・チタン酸鉛
等のいずれか等の異なった材料と成す事が出来る。
モルファス体から成る第２の強誘電体膜とを異なった強
誘電体材料と成す事ができる。すなわち、第１の強誘電
体結晶体膜とアモルファス体から成る第２の強誘電体膜
とをチタン酸バリュウムやジルコニュウム・チタン酸鉛
等のいずれか等の異なった材料と成す事が出来る。
【００１４】更に、強誘電体結晶体膜を異なった材料の
積層構造としたり、あるいはアモルファス強誘電体膜も
異なった材料の積層構造とする事も出来、いわゆるヘテ
ロジニアスな強誘電体接合構造も本発明の範中に入る事
となる。この様なヘテロジニアスな強誘電体接合構造は
誘電率の設計に自由度を増す効果がある。
積層構造としたり、あるいはアモルファス強誘電体膜も
異なった材料の積層構造とする事も出来、いわゆるヘテ
ロジニアスな強誘電体接合構造も本発明の範中に入る事
となる。この様なヘテロジニアスな強誘電体接合構造は
誘電率の設計に自由度を増す効果がある。
【００１５】
【発明の効果】本発明により、記憶時間や記憶寿命が長
く、書き込み回数が多く、誘電率の制御が容易な強誘電
体記憶装置構造、半導体記憶装置構造、強誘電体膜構
造、強誘電体記憶装置の製造方法および強誘電体膜材料
を提供する事が出来る効果がある。
く、書き込み回数が多く、誘電率の制御が容易な強誘電
体記憶装置構造、半導体記憶装置構造、強誘電体膜構
造、強誘電体記憶装置の製造方法および強誘電体膜材料
を提供する事が出来る効果がある。
【００１６】
【図１】 強誘電体記憶装置の一実施例を示す要部の断
面図である。
面図である。
【図２】 半導体記憶装置の一実施例を示す要部の断面
図である。
図である。
【図３】 強誘電体記憶装置の製造方法の一実施例を示
す要部の断面図である。
す要部の断面図である。
【図４】 強誘電体記憶装置の製造方法の他の実施例を
示す要部の断面図である。
示す要部の断面図である。
【図５】 強誘電体記憶装置の製造方法のその他の実施
例を示す要部の断面図である。
例を示す要部の断面図である。
１０１、３０１、４０１、５０１・・・基板 １０２、２０４、３０２、４０２、５０２・・・第１の
電極 １０３、２０５、３０４、４０４、５０３・・・第１の
強誘電体結晶体 １０４、２０６、３０３、４０３、５０４・・・第１の
アモルファス強誘電体 １０５、２０７、３０５、４０６、５０６・・・第２の
電極 ２０１・・・半導体基板 ２０２・・・酸化膜 ２０４・・・窒化膜 ４０５・・・第２のアモルファス強誘電体 ５０５・・・第２の強誘電体結晶体
電極 １０３、２０５、３０４、４０４、５０３・・・第１の
強誘電体結晶体 １０４、２０６、３０３、４０３、５０４・・・第１の
アモルファス強誘電体 １０５、２０７、３０５、４０６、５０６・・・第２の
電極 ２０１・・・半導体基板 ２０２・・・酸化膜 ２０４・・・窒化膜 ４０５・・・第２のアモルファス強誘電体 ５０５・・・第２の強誘電体結晶体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792
Claims (7)
- 【請求項１】 基板上の第１の電極表面には、結晶体か
ら成る第１の強誘電体膜とアモルファス体から成る第２
の強誘電体膜とが積層強誘電体膜として形成され、該積
層強誘電体膜表面には第２の電極が形成されて成る事を
特徴とする強誘電体記憶装置。 - 【請求項２】 半導体基板上の第１の電極表面には、結
晶体から成る第１の強誘電体膜とアモルファス体から成
る第２の強誘電体膜とが積層強誘電体膜として形成さ
れ、該積層強誘電体膜表面には第２の電極が形成されて
成る事を特徴とする強誘電体記憶装置。 - 【請求項３】 基板上の第１の電極表面には、アモルフ
ァス体から成る強誘電体膜と結晶体から成る強誘電体膜
とが積層強誘電体膜として形成され、該積層強誘電体膜
表面には第２の電極が形成されて成る事を特徴とする強
誘電体記憶装置。 - 【請求項４】 基板上の第１の電極表面には、結晶体か
ら成る強誘電体膜とアモルファス体から成る強誘電体膜
と結晶体から成る強誘電体膜とが積層強誘電体膜として
形成され、該積層強誘電体膜表面には第２の電極が形成
されて成る事を特徴とする強誘電体記憶装置。 - 【請求項５】 基板上の第１の電極表面には、アモルフ
ァス体から成る強誘電体膜と結晶体から成る強誘電体膜
とアモルファス体から成る強誘電体膜とが積層強誘電体
膜として形成され、該積層強誘電体膜表面には第２の電
極が形成されて成る事を特徴とする強誘電体記憶装置。 - 【請求項６】 結晶体から成る第１の強誘電体膜とアモ
ルファス体から成る第２の強誘電体膜とが同一強誘電体
材料と成す事を特徴とする強誘電体記憶装置。 - 【請求項７】 結晶体から成る第１の強誘電体膜とアモ
ルファス体から成る第２の強誘電体膜とが異なった強誘
電体材料と成す事を特徴とする強誘電体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156456A JPH05347391A (ja) | 1992-06-16 | 1992-06-16 | 強誘電体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156456A JPH05347391A (ja) | 1992-06-16 | 1992-06-16 | 強誘電体記憶装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11170260A Division JP2000031402A (ja) | 1999-06-16 | 1999-06-16 | 強誘電体記憶装置及び半導体記憶装置 |
| JP11170261A Division JP2000031403A (ja) | 1999-06-16 | 1999-06-16 | 強誘電体記憶装置及び半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347391A true JPH05347391A (ja) | 1993-12-27 |
Family
ID=15628151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4156456A Pending JPH05347391A (ja) | 1992-06-16 | 1992-06-16 | 強誘電体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347391A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708284A (en) * | 1995-03-20 | 1998-01-13 | Sharp Kabushiki Kaisha | Non-volatile random access memory |
| US5854499A (en) * | 1994-07-12 | 1998-12-29 | Texas Instruments Incorporated | Ferroelectric film capacitor with intergranular insulation |
| KR100265846B1 (ko) * | 1997-06-30 | 2000-10-02 | 김영환 | 반도체소자의강유전체캐패시터제조방법 |
| US6143597A (en) * | 1995-07-14 | 2000-11-07 | Matsushita Electronics Corporation | Method of manufacturing capacitor included in semiconductor device and the capacitor thereof |
| JP2003133605A (ja) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッドならびにインクジェット記録装置 |
| JP2008060599A (ja) * | 2007-10-22 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッド、インクジェット記録装置、ならびに強誘電体素子の製造方法 |
| JPWO2006095425A1 (ja) * | 2005-03-10 | 2008-08-14 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7473565B2 (en) | 2002-05-28 | 2009-01-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2009090979A1 (ja) * | 2008-01-18 | 2009-07-23 | Tokyo Electron Limited | キャパシタ、半導体装置、およびこれらの作製方法 |
| US7960228B2 (en) | 2006-11-14 | 2011-06-14 | Fujitsu Semiconductor Limited | Methods of making a ferroelectric memory device having improved interfacial characteristics |
| JPWO2009104621A1 (ja) * | 2008-02-19 | 2011-06-23 | 東京エレクトロン株式会社 | Ｓｒ−Ｔｉ−Ｏ系膜の成膜方法および記憶媒体 |
-
1992
- 1992-06-16 JP JP4156456A patent/JPH05347391A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854499A (en) * | 1994-07-12 | 1998-12-29 | Texas Instruments Incorporated | Ferroelectric film capacitor with intergranular insulation |
| US5708284A (en) * | 1995-03-20 | 1998-01-13 | Sharp Kabushiki Kaisha | Non-volatile random access memory |
| US6143597A (en) * | 1995-07-14 | 2000-11-07 | Matsushita Electronics Corporation | Method of manufacturing capacitor included in semiconductor device and the capacitor thereof |
| KR100265846B1 (ko) * | 1997-06-30 | 2000-10-02 | 김영환 | 반도체소자의강유전체캐패시터제조방법 |
| JP2003133605A (ja) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッドならびにインクジェット記録装置 |
| US7473565B2 (en) | 2002-05-28 | 2009-01-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JPWO2006095425A1 (ja) * | 2005-03-10 | 2008-08-14 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP4818255B2 (ja) * | 2005-03-10 | 2011-11-16 | 富士通株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US7960228B2 (en) | 2006-11-14 | 2011-06-14 | Fujitsu Semiconductor Limited | Methods of making a ferroelectric memory device having improved interfacial characteristics |
| US8344434B2 (en) | 2006-11-14 | 2013-01-01 | Fujitsu Semiconductor Limited | Semiconductor device having ferroelectric capacitor |
| JP2008060599A (ja) * | 2007-10-22 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッド、インクジェット記録装置、ならびに強誘電体素子の製造方法 |
| WO2009090979A1 (ja) * | 2008-01-18 | 2009-07-23 | Tokyo Electron Limited | キャパシタ、半導体装置、およびこれらの作製方法 |
| JPWO2009104621A1 (ja) * | 2008-02-19 | 2011-06-23 | 東京エレクトロン株式会社 | Ｓｒ−Ｔｉ−Ｏ系膜の成膜方法および記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705413A (en) | Method of manufacturing an electronic device using thermally stable mask | |
| JP2002509647A (ja) | チタン酸バリウムストロンチウムの薄膜を製造する方法 | |
| US4494300A (en) | Process for forming transistors using silicon ribbons as substrates | |
| JPS5929460A (ja) | 薄膜トランジスタ | |
| US5970326A (en) | Thin film transistor films made with anodized film and reverse-anodized etching technique | |
| JP2000031403A (ja) | 強誘電体記憶装置及び半導体記憶装置 | |
| JP3124303B2 (ja) | 半導体装置とその製造方法 | |
| JPS5846195B2 (ja) | 密着形イメ−ジセンサの製造方法 | |
| JP2000082792A (ja) | 半導体記憶装置の製造方法 | |
| JP2000031402A (ja) | 強誘電体記憶装置及び半導体記憶装置 | |
| JPH07114351A (ja) | 発光型表示装置およびその製造方法 | |
| GB1495377A (en) | Method of manufacturing a charge transfer device | |
| JPH01255271A (ja) | 半導体集積回路装置 | |
| JPH0397271A (ja) | イメージセンサ | |
| JPH01297620A (ja) | 透明電極の形成方法 | |
| JP3278062B2 (ja) | 半導体装置とその製造方法 | |
| JPH0319373A (ja) | 強誘電体薄膜の形成方法 | |
| JPS6453433A (en) | Semiconductor integrated circuit | |
| JPS6212125A (ja) | 半導体装置の製造方法 | |
| JPH06163588A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0997877A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS58171852A (ja) | 半導体装置の製造方法 | |
| KR100270363B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH0664201A (ja) | Ｔｆｔ搭載型サーマルヘッド | |
| JPH0131306B2 (ja) |