JPH053473A - デイスクランブル回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は入力デジタル信号が供給されると素
早くディスクランブル処理を開始するディスクランブル
回路を提供することを目的とする。 【構成】 入力デジタル信号から抽出された同期パター
ン検出信号と出力する同期位置信号とが非同期状態とな
ったときだけ上記同期パターン検出信号に強制的に同期
化される第１計時手段に加えて常時上記同期パターン検
出信号により同期化される第２計時手段を設け、上記非
同期状態となったとき第２計時手段が出力する同期パタ
ーン位置信号を第１計時手段が出力する同期パターン位
置信号に付け加え、付け加えられた信号によりディスク
ランブル処理回路を制御する構成としている。 【効果】 ディスクランブル処理手段の動作をタイミン
グを可及的に早めることが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スクランブル処理され
たデジタル信号を復元するディスクランブル回路に関す
る。

【０００２】

【従来の技術】従来、情報信号の記録再生やデータ伝送
における信頼性を向上させるために予め情報信号にスク
ランブル処理を行ってから記録やデータ伝送を行い、デ
ータ復調の際にディスクランブル処理を行ってエラー訂
正の確実を期している。例えば、ＣＤ−ＲＯＭの記録デ
ータフォーマットは１ブロックが２３５２バイトにより
構成されるが、各ブロックの先頭の１２バイトによる同
期パターン部分以外のデータにはスクランブル処理が施
されている。従って、ＣＤ−ＲＯＭプレーヤのデータ復
調部にはディスクランブル回路が設けられている。

【０００３】かかるディスクランブル回路の従来例を図
５及び図６を参照して説明する。図５に示されるディス
クランブル回路には図示しないＣＤ−ＲＯＭプレーヤの
ディスク演奏部からデジタルデータ入力（ＤＩＮ）信
号、ビットクロック（ＢＣＫ）信号及び左右チャンネル
（ＬＲＣＫ）信号が供給される。上記ＤＩＮ信号は情報
を記録したディスクを演奏して得られた読取信号から再
生されたデータ信号に第１段階のエラー訂正等の処理が
施された一連のデータブロックを担うデジタルデータ信
号であり、ＢＣＫ信号に同期している。このＤＩＮ信号
はシンクパターン検出回路１の信号入力端及び排他的オ
ア回路２の一方入力端に供給される。ＢＣＫ信号はＤＩ
Ｎ信号の各ビットに同期したいわばシステムクロック信
号であり、データ処理の同期を取るべくシンクパターン
検出回路１及び線形シフトレジスタ回路３の各ＢＣＫク
ロック入力端に供給される。上記ＬＲＣＫ信号はＣＤフ
ォーマットの左右チャンネルデータに対応した例えば４
４．１ＫＨｚのクロック信号であり、このクロック信号
の１周期は復調データの４バイトに相当し、ＬＲＣＫ信
号の５８８クロックは１データブロックに相当する。こ
のＬＲＣＫ信号はシンクパターン検出回路１、カウンタ
回路４及び一致検出回路５のフリップフロップＦＦ１の
各クロック入力端に供給される。

【０００４】シンクパターン検出回路１は、上記ＤＩＮ
信号、ＢＣＫ信号及びＬＲＣＫ信号に基づき、１データ
ブロック毎に１２バイトによって表示される予め定めら
れたシンクパターンを検出すると図６に示すように同期
検出（ＳＹＤ）信号をＬＲＣＫ信号の１クロック相当分
発生し、これを一致検出回路５に供給する。

【０００５】カウンタ回路４は、ＬＲＣＫ信号を計数し
積算値が１データブロック相当数、すなわち５８８にな
ると、１２バイト相当のシンクパターン期間を示すＳＲ
ＰＳ１信号を発生し、これを線形シフトレジスタ回路３
のプリセット入力端に供給する。また、カウンタ回路４
はＳＲＰＳ１信号を消滅すると同時にＭＣＬ１信号を発
生し、これを一致検出回路５に供給する。一致検出回路
５に供給されたＭＣＬ１信号の一部は一致検出回路５の
オアゲートＧ１を経由してカウンタ回路４のクリア入力
端にＭＣＬ２信号として供給される。カウンタ回路４は
このＭＣＬ２信号によって１データブロック相当の所定
計数値に至ると積算値をリセットし、ＬＲＣＫ信号の積
算を繰返す。カウンタ回路４を設けてＳＹＤ信号によら
ずＳＲＰＳ１信号により線形シフトレジスタ回路３を動
作させ、ＭＣＬ２信号によってカウンタ回路４をリセッ
トするのは、ＳＹＤ信号が発生しない場合や誤ったＳＹ
Ｄ信号が発生した場合に線形シフトレジスタ回路３の誤
動作を可及的に防止するためである。

【０００６】一致検出回路５は、論理ゲートＧ1 〜Ｇ5
及びフリップフロップＦＦ1 によって構成され、ＳＹＤ
信号及びＭＣＬ１信号の両方の発生タイミンクが同期す
るかどうかを判別する。すなわち、アンドゲートＧ3
は、ＳＹＤ信号とＭＣＬ1 信号とが共に高レベルである
とき（同期状態）だけ高レベルを発生し、これをノアゲ
ートＧ5 を介して低レベル信号に変換してフリップフロ
ップＦＦ1 のＤ入力端に供給する。これにより、次にＬ
ＲＣＫ信号が立上がるときにＱ出力のＮＧＳ信号は同期
状態を表す低レベルに設定される。アンドゲートＧ3 が
低レベルを出力している状態（同期の一致を検出しない
状態）で、ＮＧＳ信号が低レベル（同期化状態）かつＭ
ＣＬ1 信号が高レベルになるとノアゲートＧ4 は低レベ
ルを出力する。この出力はノアゲートＧ5 を介して高レ
ベルに変換されてフリップフロップＦＦ1 のＤ入力端に
供給される。これにより、次にＬＲＣＫ信号が立上がる
ときにＱ出力のＮＧＳ信号は非同期状態を表す高レベル
に設定される。

【０００７】このようにＮＧＳ信号はＳＹＤ信号とＭＣ
Ｌ1 信号とが同期している状態では低レベルであり、同
期しない状態では高レベルである。ＮＧＳ信号が低レベ
ル（同期状態）のとき、カウンタ回路４のクリア入力端
にはＭＣＬ１信号のみがオアゲートＧ1 によってＭＣＬ
２信号として中継されているが、ＮＧＳ信号が高レベル
（非同期状態）になるとアンドゲートＧ2 が開いてＳＹ
Ｄ信号もカウンタ回路４のクリア入力端にＭＣＬ２信号
として中継され、積算値が途中でリセットされてＳＹＤ
信号の発生タイミングにＭＣＬ１信号が同期するように
引込みが行われる。

【０００８】線形シフトレジスタ回路３は、ＳＲＰＳ１
信号によってシンクパターン期間中は「１」にプリセッ
トされ、それ以降ＢＣＫ信号に同期してスクランブルデ
ータ（ＳＣＤ）信号を発生し、これを排他的オア回路２
の他方入力端に供給する。排他的オア回路２は加算器と
して機能し、ＳＣＤ信号をＤＩＮ信号に加算してディス
クランブルデータＤＯＵＴを得る。

【０００９】

【発明が解決しようとする課題】かかるディスクランブ
ル回路において、データサーチ動作等によってＤＩＮ信
号に不連続が発生すると、カウンタ回路４が同期化され
てＳＲＰＳ１信号が発生するのはデータ不連続発生時点
から２回目のシンクパターンが供給され、カウンタ回路
４が同期化されてからである。例えば図６に示されるＤ
ＯＵＴ信号のブロックＰのデータはＤＩＮ信号のデータ
においてはエラーがないにも拘らず、ＳＲＰＳ１信号が
発生しないため、ディスクランブル処理が行われず、正
常のデータが得られるのはデータブロックＱからとな
る。このデータ処理の遅れはデータアクセス速度の遅れ
となり、高速サーチを行う上での妨げとなっている。

【００１０】よって、本発明は入力デジタル信号が供給
されると素早くディスクランブル処理を開始するディス
クランブル回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
請求項１記載のディスクランブル回路は、スクランブル
処理がなされたデータ信号及び同期パターンを含む一連
のデータブロックを担う入力デジタル信号から上記同期
パターンを検出して同期パターン検出信号を発生する同
期パターン検出手段と、１データブロックにおいて上記
同期パターン及び前記同期パターン検出信号が発生すべ
き時間軸上の位置を夫々表す第１同期パターン位置信号
及び同期位置信号の発生を繰返す第１計時手段と、上記
同期パターン検出信号によりクリアされて上記データブ
ロックにおける上記同期パターンの時間軸上の位置を表
す第２同期パターン位置信号を発生する第２計時手段
と、制御信号に応答して上記スクランブル処理がなされ
たデータ信号にディスクランブル処理を行って原データ
信号を復元するディスクランブル処理手段と、上記同期
パターン検出信号及び上記同期位置信号が同期している
とき、上記第１同期パターン位置信号を上記制御信号と
して上記ディスクランブル処理回路に中継し、上記同期
パターン検出信号及び上記同期位置信号が同期していな
いとき、上記第１及び上記第２同期パターン位置信号を
上記制御信号として上記ディスクランブル処理回路に中
継すると共に上記同期パターン検出信号をクリア信号と
して上記第１計時手段に供給する一致検出手段とを備え
ることを特徴とする。

【００１２】また、請求項２記載のディスクランブル回
路は、スクランブル処理がなされたデータ信号及び同期
パターンを含む一連のデータブロックを担う入力デジタ
ル信号から上記同期パターンを検出して同期パターン検
出信号を発生する同期パターン検出手段と、１データブ
ロックにおいて上記同期パターン及び上記同期パターン
検出信号が発生すべき時間軸上の位置を夫々表す第１同
期パターン位置信号及び同期位置信号の発生を繰返す第
１計時手段と、上記入力デジタル信号の不連続を表す不
連続表示信号の供給に応答して第３同期パターン位置信
号を発生し、これを上記同期パターン検出信号が発生す
るまでの間継続する第３同期パターン位置信号発生手段
と、制御信号に応答して上記スクランブル処理がなされ
たデータ信号にディスクランブル処理を行って原データ
信号を復元するディスクランブル処理手段と、上記同期
パターン検出信号及び上記同期位置信号が同期している
とき上記第１同期パターン位置信号を上記制御信号とし
て上記ディスクランブル処理回路に中継し、上記不連続
表示信号が発生したとき上記第１及び上記第３同期パタ
ーン位置信号を上記制御信号として上記ディスクランブ
ル処理回路に中継すると共に上記同期パターン検出信号
をクリア信号として上記第１計時手段に供給する一致検
出手段とを備えることを特徴とする。

【００１３】

【作用】請求項１記載の発明においては、同期パターン
検出信号と同期位置信号とが非同期状態となったときだ
け上記同期パターン検出信号に強制的に同期化される第
１計時手段に加えて第２計時手段を設けている。この第
２計時手段は常時同期パターン検出信号により同期化さ
れる。上記非同期状態となったとき第２計時手段が出力
する同期パターン位置信号を第１計時手段が出力する同
期パターン位置信号に付け加える。

【００１４】こうすると、ディスクランブル処理手段の
動作をタイミングを可及的に早めることが可能になる。

【００１５】請求項２記載の発明においては、ディスク
プレーヤ等においてデータをサーチする場合にデジタル
信号が不連続になることに着目し、例えばサーチ状態を
表すサーチ信号を上記入力デジタル信号の不連続を表す
不連続表示信号として活用している。不連続表示信号が
発生すると強制的に一致検出手段を非同期検出状態と
し、ディスクランブル処理回路を同期パターン検出信号
を検出した直後から動作させ得るように待機させる第３
同期パターン位置信号発生手段を設けている。

【００１６】こうしたことにより、サーチ終了後の入力
デジタルデータ信号のディスクランブル処理が可及的に
素早くなされる。

【００１７】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１実施例を示してお
り、図５に示されたディスクランブル回路と対応する部
分には同一符号を付し、かかる部分の説明は省略する。

【００１８】第１実施例においては従来回路に論理ゲー
トＧ６、Ｇ７及びカウンタ回路６が追加されている。第
２計時手段たるカウンタ回路６は第１計時手段たるカウ
ンタ回路４と同等の構成であり、シンクパターン検出回
路１から供給される同期パターン検出信号たるＳＹＤ信
号によってリセットされてＳＹＤ信号に同期化され、ク
ロック入力端に供給されるＬＲＣＫ信号の計数を開始す
る。ＬＲＣＫ信号のパルスを積算して計数値が５８８に
なると第２同期パターン位置信号たるＳＲＰＳ２信号を
発生する。ＳＲＰＳ２信号はデータブロックのシンクパ
ターンが発生する期間を示しており、アンドゲートＧ６
の一方入力端に供給される。アンドゲートＧ６の他方入
力端にはフリップフロップＦＦ１からＮＧＳ信号が供給
される。ＮＧＳ信号が同期状態を表す低レベルのとき、
ＳＲＰＳ２信号のアンドゲートＧ６の通過は阻止され
る。ＮＧＳ信号が非同期状態を表す低レベルのとき、Ｓ
ＲＰＳ２信号はアンドゲートＧ６を通過してオアゲート
Ｇ７の一方入力端に供給される。オアゲートＧ７の他方
入力端にはカウンタ回路４の出力であるＳＲＰＳ１信号
が供給される。オアゲートＧ７はＳＲＰＳ１信号及びＳ
ＲＰＳ２信号の内いずれかが供給されるとこれを制御信
号たるＳＲＰＳ３信号として線形シフトレジスタ回路３
のプリセット入力端に供給する。他の構成は従来回路と
同じである。

【００１９】従って、線形シフトレジスタ回路３は、同
期状態においてはカウンタ回路４の出力によりプリセッ
トされ、非同期状態においてはカウンタ回路６の出力が
更に追加されてプリセットされる。

【００２０】次に、図３を参照して上記ディスクランブ
ル回路の動作について説明する。一致検出回路５の構成
は従来回路と同じであり、ＤＩＮ信号とカウンタ回路４
とが同期状態にあるとＮＧＳ信号は低レベルに維持され
ている。従って、アンドゲートＧ６は閉じており、ＳＲ
ＰＳ１信号のみがオアゲートＧ７を経由して線形シフト
レジスタ回路３に供給され、従来回路通りに動作する。

【００２１】データサーチ動作等によってＤＩＮ信号に
データの不連続が発生すると、ＳＹＤ信号とＭＣＬ１信
号との発生タイミングが異なり、アンドゲートＧ３は低
レベルを出力し続ける。ノアゲートＧ４は、ＭＣＬ１信
号及びＮＧＳ信号が共に低レベルであると高レベルを出
力しノアゲートＧ５を介してフリップフロップＦＦ１に
低レベルを供給している。しかし、ＭＣＬ１信号が発生
すると、アンドゲートＧ３は低レベル、ノアゲートＧ４
は低レベル、ノアゲートＧ５の出力は高レベルとなって
フリップフロップＦＦ１のＤ入力に高レベルを供給し、
次のＬＲＣＫ信号の立上りでＱ出力を高レベルに設定す
る。これにより、ＮＧＳ信号は高レベル（非同期状態）
となりアンドゲートＧ６が開いて、カウンタ回路６の出
力するＳＲＰＳ２信号がオアゲートＧ７の一方入力端に
中継される。カウンタ回路６は常時ＳＹＤ信号によって
クリアされる。オアゲートＧ７が出力するＳＲＰＳ３信
号は、ＳＲＰＳ１信号に非同期状態の場合にのみＳＲＰ
Ｓ２信号が付け加えられた構造となっている。一方、カ
ウンタ回路４は、アンドゲートＧ２の働きによって、非
同期状態が検出されてＮＧＳ信号が高レベルとなった後
の最初のＳＹＤ信号によってリセットされる。別言する
と、カウンタ回路４及びカウンタ回路６の動作は共にＳ
ＹＤ信号に同期しているが、誤ったＳＹＤ信号による誤
動作防止のためにカウンタ回路４は非同期状態となった
ときに同期化されるのに対しカウンタ回路６は常にＳＹ
Ｄ信号によって同期化される点で両者の動作は異なって
いる。

【００２２】この結果、不連続後の最初のシンクパター
ンによりカウンタ回路６が同期化され、その出力ＳＲＰ
Ｓ２により線形シフトレジスタはプリセットされる。従
って、図３のタイミング図に示したように入力データに
不連続が発生して２ブロック目のブロックＰのデータか
ら正常にディスクランブル処理の施されたＤＯＵＴ信号
を得ることができる。

【００２３】第２の実施例を図２を参照して説明する。
図２において図５と対応する部分には同一符号を付しか
かる部分の説明は省略する。

【００２４】この実施例においては図示しないディスク
演奏部から得られるサーチ（ＳＲＣＨ）信号を利用し、
サーチ直後に発生するデータの不連続に対処せんとして
いる。ディスク演奏部は、サーチが指令されると現在演
奏中のアドレスと目標アドレスとの差を計算し、アドレ
ス差に応じたピックアップの駆動を行い、情報読取りス
ポットを目標トラック上に収束させて目標アドレスから
情報の読取りを再開するサーチ動作を行う機能を有して
いる。ＳＲＣＨ信号は上記サーチ動作開始からサーチ動
作終了までの期間中高レベルを示す信号である。

【００２５】図２に示されたディスクランブル回路にお
いてはフリップフロップ回路ＦＦ１はセット入力端を有
するものに変更され、更にフリップフロップ回路ＦＦ２
及びノアゲートＧ８が追加されている。

【００２６】フリップフロップ回路ＦＦ１及びＦＦ２の
各セット入力端にはＳＲＣＨ信号が供給される。フリッ
プフロップ回路ＦＦ２のＤ入力端には常時低レベルが印
加され、クロック入力端にはＳＹＤ信号が供給される。
フリップフロップ回路ＦＦ２のＱ出力は第３同期パター
ン位置信号たるＳＲＣＨＱ信号としてオアゲートＧ８の
一方入力端に供給される。オアゲートＧ８の他方入力端
にはＳＲＰＳ１信号が供給される。オアゲートＧ８はＳ
ＲＰＳ１信号及びＳＲＣＨＱ信号のうちいずれかが供給
されるとこれを線形シフトレジスタ回路３のプリセット
入力端に制御信号たるＳＲＰＳ４信号として供給する。
他の構成は従来回路と同様である。

【００２７】次に、上記ディスクランブル回路の動作に
ついて図４を参照して説明する。

【００２８】カウンタ回路４及び一致検出回路５の構成
は従来回路と略同じであり、従来回路の動作をそっくり
備えている。すなわち、ＳＹＤ信号とＭＣＬ１信号とが
同期しないと、論理ゲートＧ３〜Ｇ５によって非同期が
検出され、フリップフロップＦＦ１の出力ＮＧＳ信号を
高レベルにセットし、アンドゲートＧ２を開いてＳＹＤ
信号をカウンタ回路４のクリア入力端に供給し、ＭＣＬ
１信号及びＳＲＰＳ１信号を同期させる。論理ゲートＧ
３及びＧ５がＳＹＤ信号とＭＣＬ１信号の同期を検出す
るとフリップフロップＦＦ１の出力であるＮＧＳ信号を
低レベルにセットし、ゲート２を閉じてＳＹＤ信号の取
込みを行わない。カウンタ回路４が出力するＳＲＰＳ１
信号はオアゲートＧ８を経由してＳＲＰＳ４信号とな
り、線形シフトレジスタ回路３のプリセット入力端に供
給される。

【００２９】ディスク演奏部がサーチ動作を開始する
と、ＳＲＣＨ信号が高レベルになり、サーチ動作が終了
するまで高レベルを持続する。ＳＲＣＨ信号が高レベル
になると、フリップフロップＦＦ１及びＦＦ２の各セッ
トＳ入力端に高レベルが印加され、各フリップフロップ
のＱ出力が高レベルに設定される。フリップフロップＦ
Ｆ２はＱ出力であるＳＲＣＨＱ信号を高レベルとしてオ
アゲートＧ８に供給する。フリップフロップＦＦ２はＳ
ＲＣＨ信号が低レベルとなった後にクロック入力端にＳ
ＹＤ信号が供給されると、Ｄ入力端に印加されている低
レベルをＱ出力にセットし、上記ＳＲＣＨＱ信号を低レ
ベルとする。

【００３０】フリップフロップＦＦ１は高レベルのＳＲ
ＣＨ信号がセット入力端に供給されるとＱ出力であるＮ
ＧＳ信号を高レベルにセットして非同期状態表示とし、
ゲートＧ２を開いてＳＹＤ信号をカウンタ回路４に供給
する。これにより、サーチ動作によって時間軸の変動し
たＳＹＤ信号にＭＣＬ１信号及びＳＲＰＳ１信号の同期
化が図られる。上記ＳＲＣＨＱ信号及びＳＲＰＳ１信号
はオアゲートＧ８によって合成されてＳＲＰＳ４信号と
なり、線形シフトレジスタ回路３のプリセット入力端に
供給される。

【００３１】従って、線形シフトレジスタ回路３のプリ
セット入力端には、サーチ動作を開始した直後からサー
チ動作が終了して最初のＳＹＤ信号が復調されるまでの
間強制的に高レベルが印加されてプリセット状態が維持
され、ＳＹＤ信号の供給と同時にディスクランブル処理
が開始される。その後はカウンタ回路４の同期出力ＳＲ
ＰＳ１信号によってプリセットが制御される。

【００３２】こうして、トラックサーチにより入力デー
タに不連続が発生した場合でも、シンクパターンが検出
できれば直ちに正常にディスクランブル処理の施された
ＤＯＵＴ出力を得ることができる。

【００３３】なお、本発明はＣＤ−ＲＯＭのみならず、
有線及び無線データ伝送、放送信号等のデジタルデータ
復調におけるディスクランブル回路にも使用することが
可能である。

【００３４】

【発明の効果】以上説明したように本発明のディスクラ
ンブル回路は、サーチ動作等によって入力データ信号に
不連続が発生した場合でも、入力データ信号が供給され
ると素早くディスクランブル処理を開始することが可能
である。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すブロック回路図。

【図２】本発明の第２実施例を示すブロック回路図。

【図３】第１実施例のブロック回路図における各信号の
発生タイミングを示すタイミング図。

【図４】第２実施例のブロック回路図における各信号の
発生タイミングを示すタイミング図。

【図５】従来例を示すブロック回路図。

【図６】従来例のブロック回路図における各信号の発生
タイミングを示すタイミング図。

【符号の説明】 １ シンクパターン検出回路 ２ 排他的オアゲート回路 ３ 線形シフトレジスタ ４ カウンタ回路 ５ 一致検出回路 ６ カウンタ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】スクランブル処理がなされたデータ信号及
   び同期パターンを含む一連のデータブロックを担う入力
   デジタル信号から前記同期パターンを検出して同期パタ
   ーン検出信号を発生する同期パターン検出手段と、１デ
   ータブロックにおいて前記同期パターン及び前記同期パ
   ターン検出信号が発生すべき時間軸上の位置を夫々表す
   第１同期パターン位置信号及び同期位置信号の発生を繰
   返す第１計時手段と、前記同期パターン検出信号により
   クリアされて前記データブロックにおける前記同期パタ
   ーンの時間軸上の位置を表す第２同期パターン位置信号
   を発生する第２計時手段と、制御信号に応答して前記ス
   クランブル処理がなされたデータ信号にディスクランブ
   ル処理を行って原データ信号に復元するディスクランブ
   ル処理手段と、前記同期パターン検出信号及び前記同期
   位置信号が同期しているとき、前記第１同期パターン位
   置信号を前記制御信号として前記ディスクランブル処理
   手段に中継し、前記同期パターン検出信号及び前記同期
   位置信号が同期していないとき、前記第１及び前記第２
   同期パターン位置信号を前記制御信号として前記ディス
   クランブル処理手段に中継すると共に前記同期パターン
   検出信号をクリア信号として前記第１計時手段に供給す
   る一致検出手段と、を備えることを特徴とするディスク
   ランブル回路。
2. 【請求項２】スクランブル処理がなされたデータ信号及
   び同期パターンを含む一連のデータブロックを担う入力
   デジタル信号から前記同期パターンを検出して同期パタ
   ーン検出信号を発生する同期パターン検出手段と、１デ
   ータブロックにおいて前記同期パターン及び前記同期パ
   ターン検出信号が発生すべき時間軸上の位置を夫々表す
   第１同期パターン位置信号及び同期位置信号の発生を繰
   返す第１計時手段と、前記入力デジタル信号の不連続を
   表す不連続表示信号の供給に応答して第３同期パターン
   位置信号を発生し、これを前記同期パターン検出信号が
   発生するまでの間継続する第３同期パターン位置信号発
   生手段と、制御信号に応答して前記スクランブル処理が
   なされたデータ信号にディスクランブル処理を行って原
   データ信号を復元するディスクランブル処理手段と、前
   記同期パターン検出信号及び前記同期位置信号が同期し
   ているとき前記第１同期パターン位置信号を前記制御信
   号として前記ディスクランブル処理手段に中継し、前記
   不連続表示信号が発生したとき前記第１及び前記第３同
   期パターン位置信号を前記制御信号として前記ディスク
   ランブル処理手段に中継すると共に前記同期パターン検
   出信号をクリア信号として前記第１計時手段に供給する
   一致検出手段と、を備えることを特徴とするディスクラ
   ンブル回路。