JPH0535457A - ワンチツプマイクロコンピユータ - Google Patents
ワンチツプマイクロコンピユータInfo
- Publication number
- JPH0535457A JPH0535457A JP3189915A JP18991591A JPH0535457A JP H0535457 A JPH0535457 A JP H0535457A JP 3189915 A JP3189915 A JP 3189915A JP 18991591 A JP18991591 A JP 18991591A JP H0535457 A JPH0535457 A JP H0535457A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- built
- rom
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Memory System (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭを内蔵したワンチップマイクロコンピ
ュータにおいて、誤り訂正のためＲＯＭの処理内容を変
更可能とする。 【構成】 ＲＯＭ２のデータ１１と内蔵メモリ３のデー
タ１２のいずれを中央演算処理装置１に供与するかをデ
ータセレクタ５で規制し、データセレクタ５をアドレス
フェッチ４に設定された訂正指示アドレスに基づいて選
択してＲＯＭ２の処理内容を内蔵メモリ３にて設定され
る処理内容によって変更する。
ュータにおいて、誤り訂正のためＲＯＭの処理内容を変
更可能とする。 【構成】 ＲＯＭ２のデータ１１と内蔵メモリ３のデー
タ１２のいずれを中央演算処理装置１に供与するかをデ
ータセレクタ５で規制し、データセレクタ５をアドレス
フェッチ４に設定された訂正指示アドレスに基づいて選
択してＲＯＭ２の処理内容を内蔵メモリ３にて設定され
る処理内容によって変更する。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＯＭを内蔵するワン
チップマイクロコンピュータに関するものである。
チップマイクロコンピュータに関するものである。
【０００２】
【従来の技術】従来、ＲＯＭを内蔵するワンチップマイ
クロコンピュータは、製造過程においてあらかじめ定め
られた内容のＲＯＭが作り込まれるため、製造後にその
ＲＯＭの内容を変更することができない。
クロコンピュータは、製造過程においてあらかじめ定め
られた内容のＲＯＭが作り込まれるため、製造後にその
ＲＯＭの内容を変更することができない。
【０００３】
【発明が解決しようとする課題】そのため、ＲＯＭを内
蔵するワンチップマイクロコンピュータにおいては、誤
り等の修正のためにＲＯＭの内容を変更する必要が生じ
た場合、変更したＲＯＭの内容でワンチップマイクロコ
ンピュータを新たに製造しなければならない。すなわ
ち、ＲＯＭの内容を一部でも変更しようとする場合に
は、変更前のＲＯＭの内容が作り込まれたワンチップマ
イクロコンピュータを利用することができない。
蔵するワンチップマイクロコンピュータにおいては、誤
り等の修正のためにＲＯＭの内容を変更する必要が生じ
た場合、変更したＲＯＭの内容でワンチップマイクロコ
ンピュータを新たに製造しなければならない。すなわ
ち、ＲＯＭの内容を一部でも変更しようとする場合に
は、変更前のＲＯＭの内容が作り込まれたワンチップマ
イクロコンピュータを利用することができない。
【０００４】
【課題を解決するための手段】この問題点を解決するた
め、本発明のワンチップマイクロコンピュータはＲＯＭ
の誤り訂正を目的とする処理内容を外部から入力するこ
とが可能な内蔵メモリと、ＲＯＭのデータと内蔵メモリ
のデータとを中央演算処理装置に供与する規制を行う規
制回路を備えている。
め、本発明のワンチップマイクロコンピュータはＲＯＭ
の誤り訂正を目的とする処理内容を外部から入力するこ
とが可能な内蔵メモリと、ＲＯＭのデータと内蔵メモリ
のデータとを中央演算処理装置に供与する規制を行う規
制回路を備えている。
【０００５】
【作用】ＲＯＭまたは内蔵メモリのいずれのデータを中
央演算処理装置に供与するか規制することにより、ＲＯ
Ｍの処理内容を内蔵メモリにて設定される処理内容によ
って変更してＲＯＭの誤り等を修正することができるた
め、ＲＯＭの内容を一部変更する場合にＲＯＭの内容の
確定したワンチップマイクロコンピュータを利用でき
る。
央演算処理装置に供与するか規制することにより、ＲＯ
Ｍの処理内容を内蔵メモリにて設定される処理内容によ
って変更してＲＯＭの誤り等を修正することができるた
め、ＲＯＭの内容を一部変更する場合にＲＯＭの内容の
確定したワンチップマイクロコンピュータを利用でき
る。
【０００６】
【実施例】図１は本発明のワンチップマイクロコンピュ
ータの一実施例を示すブロック図である。図１におい
て、中央演算処理装置１にはデータセレクタ５を介して
ＲＯＭ２のデータ１１及び内蔵メモリ３のデータ１２が
入力し、いずれかのデータが供与される。一方、中央演
算処理装置１からはアドレスフェッチ４を介してＲＯＭ
２及び内蔵メモリ３にアドレス信号１３を出力し、両方
にアドレス信号を供与する。内蔵メモリ３には外部から
データを格納するためのアドレス入力８とデータ入力９
が備えられており、ワンチップマイクロコンピュータの
電源投入後またはリセット後、ワンチップマイクロコン
ピュータが動作を開始する前に外部より内蔵メモリ３に
データが書き込まれ、そのデータに含まれる任意の訂正
指示アドレスが訂正指示アドレス信号１０を通じてアド
レスフェッチ４に指示される。また、中央演算処理装置
１には内蔵メモリ３への切り換え許可を選択する選択入
力７が備えられており、電源投入後またはリセット後あ
る一定期間経過してワンチップマイクロコンピュータが
動作を開始した際、切り換えを許可するか否かを選択す
る。選択入力７が内蔵メモリ３への切り換えを許可する
よう選択すれば、中央演算処理装置１のＲＯＭ２に対す
るアドレス指定において、アドレスフェッチ４が内蔵メ
モリ３により指示された訂正開始アドレスを検出する
と、アドレスフェッチ４はデータセレクタ５に対し選択
信号１４でＲＯＭ２から内蔵メモリ３へのデータ切り換
えを指示し、これ以降中央演算処理装置１にはワンチッ
プマイクロコンピュータの動作開始前に外部より内蔵メ
モリ３に書き込まれたデータが供与される。内蔵メモリ
３には中央演算処理装置１からアドレスフェッチ４を通
じてアドレス信号が供与され、ＲＯＭ２の読み出しと等
しく動作する。中央演算処理装置１が内蔵メモリ３から
データを読み出している間は、割り込み処理のためＲＯ
Ｍ２の読み出しに移行しないようアドレスフェッチ４か
ら割り込み禁止信号１５を中央演算処理装置１に出力
し、割り込み処理を禁止する。内蔵メモリ３からのデー
タ読み出しに移行した後、中央演算処理装置１の内蔵メ
モリ３へのアドレス指定において、アドレスフェッチ４
が内蔵メモリ３により指示された訂正終了アドレスを検
出すると、アドレスフェッチ４はデータセレクタ５に対
し選択信号１４で内蔵メモリ３からＲＯＭ２へのデータ
切り換えを指示し、中央演算処理装置１へのデータ供与
は内蔵メモリ３からＲＯＭ２へ復帰する。また、この時
アドレスフェッチ４から中央演算処理装置１に対し出力
している割り込み禁止信号１５も解除する。一方、選択
入力７が内蔵メモリ３への切り換えを禁止するよう選択
すれば、アドレスフェッチ４からの指示にかかわらず中
央演算処理装置１がデータセレクタ５に対し選択信号１
６でＲＯＭ２のデータを選択するよう指示するため、中
央演算処理装置１はＲＯＭ２からのデータのみ供与され
るので従来のワンチップマイクロコンピュータと同じ動
作をする。
ータの一実施例を示すブロック図である。図１におい
て、中央演算処理装置１にはデータセレクタ５を介して
ＲＯＭ２のデータ１１及び内蔵メモリ３のデータ１２が
入力し、いずれかのデータが供与される。一方、中央演
算処理装置１からはアドレスフェッチ４を介してＲＯＭ
２及び内蔵メモリ３にアドレス信号１３を出力し、両方
にアドレス信号を供与する。内蔵メモリ３には外部から
データを格納するためのアドレス入力８とデータ入力９
が備えられており、ワンチップマイクロコンピュータの
電源投入後またはリセット後、ワンチップマイクロコン
ピュータが動作を開始する前に外部より内蔵メモリ３に
データが書き込まれ、そのデータに含まれる任意の訂正
指示アドレスが訂正指示アドレス信号１０を通じてアド
レスフェッチ４に指示される。また、中央演算処理装置
１には内蔵メモリ３への切り換え許可を選択する選択入
力７が備えられており、電源投入後またはリセット後あ
る一定期間経過してワンチップマイクロコンピュータが
動作を開始した際、切り換えを許可するか否かを選択す
る。選択入力７が内蔵メモリ３への切り換えを許可する
よう選択すれば、中央演算処理装置１のＲＯＭ２に対す
るアドレス指定において、アドレスフェッチ４が内蔵メ
モリ３により指示された訂正開始アドレスを検出する
と、アドレスフェッチ４はデータセレクタ５に対し選択
信号１４でＲＯＭ２から内蔵メモリ３へのデータ切り換
えを指示し、これ以降中央演算処理装置１にはワンチッ
プマイクロコンピュータの動作開始前に外部より内蔵メ
モリ３に書き込まれたデータが供与される。内蔵メモリ
３には中央演算処理装置１からアドレスフェッチ４を通
じてアドレス信号が供与され、ＲＯＭ２の読み出しと等
しく動作する。中央演算処理装置１が内蔵メモリ３から
データを読み出している間は、割り込み処理のためＲＯ
Ｍ２の読み出しに移行しないようアドレスフェッチ４か
ら割り込み禁止信号１５を中央演算処理装置１に出力
し、割り込み処理を禁止する。内蔵メモリ３からのデー
タ読み出しに移行した後、中央演算処理装置１の内蔵メ
モリ３へのアドレス指定において、アドレスフェッチ４
が内蔵メモリ３により指示された訂正終了アドレスを検
出すると、アドレスフェッチ４はデータセレクタ５に対
し選択信号１４で内蔵メモリ３からＲＯＭ２へのデータ
切り換えを指示し、中央演算処理装置１へのデータ供与
は内蔵メモリ３からＲＯＭ２へ復帰する。また、この時
アドレスフェッチ４から中央演算処理装置１に対し出力
している割り込み禁止信号１５も解除する。一方、選択
入力７が内蔵メモリ３への切り換えを禁止するよう選択
すれば、アドレスフェッチ４からの指示にかかわらず中
央演算処理装置１がデータセレクタ５に対し選択信号１
６でＲＯＭ２のデータを選択するよう指示するため、中
央演算処理装置１はＲＯＭ２からのデータのみ供与され
るので従来のワンチップマイクロコンピュータと同じ動
作をする。
【０００７】図２は本発明のワンチップマイクロコンピ
ュータの他の実施例のブロック図である。図２におい
て、中央演算処理装置２１にはＲＯＭ２２のデータ３１
及び内蔵メモリ２３のデータ３２が入力しているが、両
方のデータが重畳しないよう異なるアドレスを割り当て
ている。一方、中央演算処理装置２１からはアドレスフ
ェッチ２４を介してＲＯＭ２２及び内蔵メモリ２３にア
ドレス信号３３を出力し、両方にアドレス信号を供与す
る。内蔵メモリ２３には外部からデータを格納するため
のアドレス入力２８とデータ入力２９が備えられてお
り、ワンチップマイクロコンピュータの電源投入後また
はリセット後、ワンチップマイクロコンピュータが動作
を開始する前に外部より内蔵メモリ２３にデータが書き
込まれ、そのデータに含まれる任意の訂正指示アドレス
が訂正指示アドレス信号３０を通じてアドレスフェッチ
２４に指示される。また、中央演算処理装置２１には内
蔵メモリ２３への切り換え許可を選択する選択入力２７
が備えられており、電源投入後またはリセット後ある一
定期間経過してワンチップマイクロコンピュータが動作
を開始した際、切り換えを許可するか否かを選択する。
選択入力２７が内蔵メモリ２３への切り換えを許可する
よう選択すれば、中央演算処理装置２１のＲＯＭ２２に
対するアドレス指定において内蔵メモリ２３に書き込ま
れた訂正指示アドレスを検出すると、アドレスフェッチ
２４は中央演算処理装置２１に対し割り込み信号３５に
て割り込み要求を発生する。中央演算処理装置２１はこ
の割り込み要求を受理すると全ての割り込みを禁止した
後、アドレス指定を内蔵メモリ２３に設定するので中央
演算処理装置２１にはワンチップマイクロコンピュータ
の動作開始前に外部より内蔵メモリ２３に書き込まれた
データが供与され、割り込み処理に移行する。内蔵メモ
リ２３には中央演算処理装置２１からアドレスフェッチ
２４を通じてアドレス信号が供与され、ＲＯＭ２３の読
み出しと等しく動作する。内蔵メモリ２３のデータ読み
出しに移行した後、中央演算処理装置２１が内蔵メモリ
２３に書き込まれた割り込み復帰命令を読み出すと、中
央演算処理装置２１はアドレス指定を内蔵メモリ２３に
書き込まれた任意の訂正指示アドレスの次のアドレスに
設定して割り込み処理から復帰し、ＲＯＭ２２の処理を
継続する。一方、選択入力２７が内蔵メモリ２３への切
り換えを禁止するよう選択すれば、中央演算処理装置２
１は割り込み禁止信号３７にてアドレスフェッチ２４に
対して内蔵メモリ２３に書き込まれた訂正指示アドレス
による割り込み要求を禁止するか、アドレスフェッチ２
４が内蔵メモリ２３に書き込まれた訂正指示アドレスに
よる割り込み要求を発生しても受理しないようにし、中
央演算処理装置２１はＲＯＭ２２からのデータのみ供与
されるので従来のワンチップマイクロコンピュータと同
じ動作をする。
ュータの他の実施例のブロック図である。図２におい
て、中央演算処理装置２１にはＲＯＭ２２のデータ３１
及び内蔵メモリ２３のデータ３２が入力しているが、両
方のデータが重畳しないよう異なるアドレスを割り当て
ている。一方、中央演算処理装置２１からはアドレスフ
ェッチ２４を介してＲＯＭ２２及び内蔵メモリ２３にア
ドレス信号３３を出力し、両方にアドレス信号を供与す
る。内蔵メモリ２３には外部からデータを格納するため
のアドレス入力２８とデータ入力２９が備えられてお
り、ワンチップマイクロコンピュータの電源投入後また
はリセット後、ワンチップマイクロコンピュータが動作
を開始する前に外部より内蔵メモリ２３にデータが書き
込まれ、そのデータに含まれる任意の訂正指示アドレス
が訂正指示アドレス信号３０を通じてアドレスフェッチ
２４に指示される。また、中央演算処理装置２１には内
蔵メモリ２３への切り換え許可を選択する選択入力２７
が備えられており、電源投入後またはリセット後ある一
定期間経過してワンチップマイクロコンピュータが動作
を開始した際、切り換えを許可するか否かを選択する。
選択入力２７が内蔵メモリ２３への切り換えを許可する
よう選択すれば、中央演算処理装置２１のＲＯＭ２２に
対するアドレス指定において内蔵メモリ２３に書き込ま
れた訂正指示アドレスを検出すると、アドレスフェッチ
２４は中央演算処理装置２１に対し割り込み信号３５に
て割り込み要求を発生する。中央演算処理装置２１はこ
の割り込み要求を受理すると全ての割り込みを禁止した
後、アドレス指定を内蔵メモリ２３に設定するので中央
演算処理装置２１にはワンチップマイクロコンピュータ
の動作開始前に外部より内蔵メモリ２３に書き込まれた
データが供与され、割り込み処理に移行する。内蔵メモ
リ２３には中央演算処理装置２１からアドレスフェッチ
２４を通じてアドレス信号が供与され、ＲＯＭ２３の読
み出しと等しく動作する。内蔵メモリ２３のデータ読み
出しに移行した後、中央演算処理装置２１が内蔵メモリ
２３に書き込まれた割り込み復帰命令を読み出すと、中
央演算処理装置２１はアドレス指定を内蔵メモリ２３に
書き込まれた任意の訂正指示アドレスの次のアドレスに
設定して割り込み処理から復帰し、ＲＯＭ２２の処理を
継続する。一方、選択入力２７が内蔵メモリ２３への切
り換えを禁止するよう選択すれば、中央演算処理装置２
１は割り込み禁止信号３７にてアドレスフェッチ２４に
対して内蔵メモリ２３に書き込まれた訂正指示アドレス
による割り込み要求を禁止するか、アドレスフェッチ２
４が内蔵メモリ２３に書き込まれた訂正指示アドレスに
よる割り込み要求を発生しても受理しないようにし、中
央演算処理装置２１はＲＯＭ２２からのデータのみ供与
されるので従来のワンチップマイクロコンピュータと同
じ動作をする。
【０００８】以上の構成により、ワンチップマイクロコ
ンピュータのＲＯＭの処理内容を外部から任意に設定さ
れた内蔵メモリの処理内容に基づき変更できる。また、
ＲＯＭの処理内容の変更を必要としない場合には、その
ままＲＯＭを内蔵したワンチップマイクロコンピュータ
として使用できる。
ンピュータのＲＯＭの処理内容を外部から任意に設定さ
れた内蔵メモリの処理内容に基づき変更できる。また、
ＲＯＭの処理内容の変更を必要としない場合には、その
ままＲＯＭを内蔵したワンチップマイクロコンピュータ
として使用できる。
【０００９】
【発明の効果】本発明により、ＲＯＭを内蔵したワンチ
ップマイクロコンピュータにおいて、その処理内容を内
蔵メモリにて設定される処理内容によって変更して処理
内容の誤り等を修正することができるため、処理内容を
一部変更する場合に変更前のＲＯＭの内容が作り込まれ
たワンチップマイクロコンピュータが利用できる。
ップマイクロコンピュータにおいて、その処理内容を内
蔵メモリにて設定される処理内容によって変更して処理
内容の誤り等を修正することができるため、処理内容を
一部変更する場合に変更前のＲＯＭの内容が作り込まれ
たワンチップマイクロコンピュータが利用できる。
【図１】本発明の一実施例のワンチップマイクロコンピ
ュータのブロック図
ュータのブロック図
【図２】本発明の他の実施例のワンチップマイクロコン
ピュータのブロック図
ピュータのブロック図
【符号の説明】
１ 中央演算処理装置
２ ＲＯＭ
３ 内蔵メモリ
４ アドレスフェッチ
５ データセレクタ
６ ＲＡＭ
７ 選択入力
８ 内蔵メモリへのアドレス入力
９ 内蔵メモリへのデータ入力
１０ 訂正指示アドレス信号
１１ ＲＯＭからのデータ
１２ 内蔵メモリからのデータ
１３ アドレス信号
１４ 選択信号
１５ 割り込み禁止信号
１６ 選択信号
２１ 中央演算処理装置
２２ ＲＯＭ
２３ 内蔵メモリ
２４ アドレスフェッチ
２６ ＲＡＭ
２７ 選択入力
２８ 内蔵メモリへのアドレス入力
２９ 内蔵メモリへのデータ入力
３０ 訂正指示アドレス信号
３１ ＲＯＭからのデータ
３２ 内蔵メモリからのデータ
３３ アドレス信号
３５ 割り込み信号
３７ 割り込み禁止信号
Claims (3)
- 【請求項１】中央演算処理装置の処理内容を記憶するＲ
ＯＭと、前記ＲＯＭの誤り訂正を目的とする処理内容を
外部から入力することが可能な内蔵メモリと、前記ＲＯ
Ｍのデータと前記内蔵メモリのデータとを前記中央演算
処理装置に供与する規制を行う規制回路とを具備し、ワ
ンチップ内に内蔵されている前記ＲＯＭの処理内容を前
記内蔵メモリにて設定される処理内容によって変更する
機能を有するワンチップマイクロコンピュータ。 - 【請求項２】中央演算処理装置の処理内容を記憶するＲ
ＯＭと、前記ＲＯＭの誤り訂正を目的とする処理内容を
外部から入力することが可能な内蔵メモリと、前記内蔵
メモリにデータを外部から格納するためのアドレス入力
とデータ入力と、前記中央演算処理装置の前記ＲＯＭに
対するアドレス指定において前記内蔵メモリにより指示
される訂正開始アドレスを検出して前記中央演算処理装
置に供与される前記ＲＯＭのデータから前記内蔵メモリ
のデータへ切り換えて前記内蔵メモリのデータの読み出
しを前記ＲＯＭの読み出しと等しく動作させるような前
記内蔵メモリへのアドレス信号を発生し、さらに前記中
央演算処理装置が発生するアドレス指定が前記内蔵メモ
リにより指示される前記ＲＯＭに対する訂正終了アドレ
スに一致したとき前記内蔵メモリのデータから前記ＲＯ
Ｍのデータに切り換えるアドレスコントロール回路とを
具備し、前記ＲＯＭに記憶された処理内容に前記内蔵メ
モリに前記アドレス入力と前記データ入力により任意に
設定可能である処理内容を付加して動作することにより
構成される請求項１に記載のワンチップマイクロコンピ
ュータ。 - 【請求項３】中央演算処理装置の処理内容を記憶するＲ
ＯＭと、前記ＲＯＭの誤り訂正を目的とする処理内容を
外部から入力することが可能な内蔵メモリと、前記内蔵
メモリにデータを外部から格納するためのアドレス入力
とデータ入力と、前記中央演算処理装置の前記ＲＯＭに
対するアドレス指定において前記内蔵メモリにより指示
される訂正指示アドレスに一致すると前記中央演算処理
装置に対し割り込み信号を発生して前記中央演算処理装
置が発生するアドレス指定を前記ＲＯＭから前記内蔵メ
モリに切り換えて前記内蔵メモリのデータを読み出し、
さらに前記中央演算処理装置が前記内蔵メモリのデータ
に書き込まれた割り込み復帰命令を読み出すと前記中央
演算処理装置が発生するアドレス指定を前記内蔵メモリ
から前記ＲＯＭに復帰させる規制回路とを具備し、前記
ＲＯＭに記憶された処理内容に前記内蔵メモリに前記ア
ドレス入力と前記データ入力により任意に設定可能であ
る処理内容を付加して動作することにより構成される請
求項１に記載のワンチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189915A JPH0535457A (ja) | 1991-07-30 | 1991-07-30 | ワンチツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189915A JPH0535457A (ja) | 1991-07-30 | 1991-07-30 | ワンチツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535457A true JPH0535457A (ja) | 1993-02-12 |
Family
ID=16249341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189915A Pending JPH0535457A (ja) | 1991-07-30 | 1991-07-30 | ワンチツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005056546A (ja) * | 2003-08-06 | 2005-03-03 | Samsung Electronics Co Ltd | ワンチップの駆動情報の補償が可能なコンビネーションシステム及びその駆動情報の補償方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59111538A (ja) * | 1982-12-17 | 1984-06-27 | Nec Corp | マイクロプログラム制御装置 |
| JPH0333926A (ja) * | 1989-03-28 | 1991-02-14 | Olympus Optical Co Ltd | ワンチップマイクロコンピュータ |
-
1991
- 1991-07-30 JP JP3189915A patent/JPH0535457A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59111538A (ja) * | 1982-12-17 | 1984-06-27 | Nec Corp | マイクロプログラム制御装置 |
| JPH0333926A (ja) * | 1989-03-28 | 1991-02-14 | Olympus Optical Co Ltd | ワンチップマイクロコンピュータ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005056546A (ja) * | 2003-08-06 | 2005-03-03 | Samsung Electronics Co Ltd | ワンチップの駆動情報の補償が可能なコンビネーションシステム及びその駆動情報の補償方法 |
| US7450829B2 (en) | 2003-08-06 | 2008-11-11 | Samsung Electronics Co., Ltd. | Combination system capable of compensating for driving information of one chip and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| JPH0535457A (ja) | ワンチツプマイクロコンピユータ | |
| JPH0535458A (ja) | ワンチツプマイクロコンピユータ | |
| US6862241B2 (en) | Semiconductor device and method for controlling semiconductor device | |
| JP2710890B2 (ja) | メモリ指定制御装置 | |
| JP4745528B2 (ja) | レジスタの設定方法及び半導体装置 | |
| JPH0786787B2 (ja) | マイクロコンピュータ | |
| JPH05334071A (ja) | ワンチップマイクロコンピュータ | |
| JPS5919955A (ja) | 複写機用複写モ−ド制御装置 | |
| JPS6358536A (ja) | マイクロコンピユ−タシステム | |
| JP2001256061A (ja) | 情報記憶装置 | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JP2004086556A (ja) | マイクロコントローラ | |
| JP3597548B2 (ja) | ディジタルシグナルプロセッサ | |
| JPH0335326A (ja) | マイクロプロセッサ | |
| JP2004287712A (ja) | 電子装置 | |
| JP2006227969A (ja) | 半導体集積回路，及び、情報処理装置 | |
| JPH03255511A (ja) | コンピュータ装置 | |
| JPH02199535A (ja) | マイクロプログラム制御装置 | |
| JPH04246729A (ja) | Ｉ／ｏアダプタにおけるメモリ選択制御方法 | |
| JPS5878234A (ja) | マイクロプログラム制御装置 | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JPH04324566A (ja) | マルチプロセッサシステムのメモリマップ切換制御方式 | |
| JP2000267864A (ja) | マイクロコンピュータ | |
| JPH0689348A (ja) | シングルチップ・マイクロコンピュータ |