JPH02199535A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02199535A JPH02199535A JP1747489A JP1747489A JPH02199535A JP H02199535 A JPH02199535 A JP H02199535A JP 1747489 A JP1747489 A JP 1747489A JP 1747489 A JP1747489 A JP 1747489A JP H02199535 A JPH02199535 A JP H02199535A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- microprogram
- ram
- jump instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims 1
- 230000009191 jumping Effects 0.000 claims 1
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract 1
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 3
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はマイクロプログラム制御装置に関する。
［従来の技術］
従来、マイクロプログラムを格納する制御記憶装置は、
ＲＡＭ又はＲＯＭで構成されそいた。ＲＡＭで構成され
ている場合には、ＲＡＭにセイクロプログラムをロード
する手段を利用してマイクロプログラムの変更を行う事
も可能だった。最近のように集積化が進み、１つのＬＳ
Ｉの中に制御記憶を組み込もうとすると集積度の関係か
ら□（ＲＡＭはＲＯＭの４倍の面積を必要とするといわ
れている＞ＲＯＭで構成する必要がある。
ＲＡＭ又はＲＯＭで構成されそいた。ＲＡＭで構成され
ている場合には、ＲＡＭにセイクロプログラムをロード
する手段を利用してマイクロプログラムの変更を行う事
も可能だった。最近のように集積化が進み、１つのＬＳ
Ｉの中に制御記憶を組み込もうとすると集積度の関係か
ら□（ＲＡＭはＲＯＭの４倍の面積を必要とするといわ
れている＞ＲＯＭで構成する必要がある。
［発明が解決しようとする課題点］
上述した従来のマイクロプログラム制御方式は、記憶素
子をＲＯＭで構成している為に、マイクロプログラムの
変更が容易に行えないという欠点がある。変更する為に
は、ＲＯＭの再作が必要になる。とくに１チツプのＬＳ
Ｉの中に制御記憶も内蔵している場合には、ＬＳＩ全体
の両件になり、期間とコスト・がかかるという欠点があ
る。又、マイクロプログラムの誤りが１点だけでなく、
初めの誤りの中にかくれている場合には、再度修正が必
要となり、デパックの効率が非常に悪くなるという欠点
もある。
子をＲＯＭで構成している為に、マイクロプログラムの
変更が容易に行えないという欠点がある。変更する為に
は、ＲＯＭの再作が必要になる。とくに１チツプのＬＳ
Ｉの中に制御記憶も内蔵している場合には、ＬＳＩ全体
の両件になり、期間とコスト・がかかるという欠点があ
る。又、マイクロプログラムの誤りが１点だけでなく、
初めの誤りの中にかくれている場合には、再度修正が必
要となり、デパックの効率が非常に悪くなるという欠点
もある。
［課題を解決するＬめの□手段］
本発明によるマイクロプログラム制御装置は、マイクロ
プログラムを格納しているＲＯＭ及びＲＡＭを備え、マ
イクロプログラムの制御を変更するアドレスを保持する
アドレスレジスタと、比較するビットを指示するマスク
レジスタと、アドレスレジスタの内容とマイクロプログ
ラムアドレスを比較し、マスクをかける比較手段と、前
記比較手段よりの一致信号により、ＲＯＭより読み出さ
れたマイクロ命令をＲＡＭのエントリにジャンプする命
令に変更する手段とを有している。
プログラムを格納しているＲＯＭ及びＲＡＭを備え、マ
イクロプログラムの制御を変更するアドレスを保持する
アドレスレジスタと、比較するビットを指示するマスク
レジスタと、アドレスレジスタの内容とマイクロプログ
ラムアドレスを比較し、マスクをかける比較手段と、前
記比較手段よりの一致信号により、ＲＯＭより読み出さ
れたマイクロ命令をＲＡＭのエントリにジャンプする命
令に変更する手段とを有している。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例によるマイクロプログラム制
御装置の構成を示すブロック図である。
御装置の構成を示すブロック図である。
１．２は制御記憶で、１はＲＯＭで、又２はＲＡＭで作
られている。４はマイクロ命令レジスタ、６はジャンプ
命令生成回路、７はマイクロアドレス制御回路、９はア
ドレスレジスタ、１０はマスクレジスタ、８は比較回路
である。
られている。４はマイクロ命令レジスタ、６はジャンプ
命令生成回路、７はマイクロアドレス制御回路、９はア
ドレスレジスタ、１０はマスクレジスタ、８は比較回路
である。
以下、詳細に本実施例の動作を説明する。
通常は、マイクロアドレス制御回路７により生成された
マイクロアドレスで、制御記憶ＲＯＭＩの中のマイクロ
命令が読み出される。読み出されたマイクロ命令は、マ
イクロ命令レジスタ４に格納され、マイクロ命令デコー
ダ５の出力で各部の・制御を行う。
マイクロアドレスで、制御記憶ＲＯＭＩの中のマイクロ
命令が読み出される。読み出されたマイクロ命令は、マ
イクロ命令レジスタ４に格納され、マイクロ命令デコー
ダ５の出力で各部の・制御を行う。
次に、ＲＡＭエリヤに入っているマイクロプログラムを
実施させる方法について述べる。
実施させる方法について述べる。
アドレスレジスタ９には、ＲＯＭ１からＲＡＭ２に変更
するアドレスをマスクレジスタ１０には、全ビット比較
するようオール１を入れておく。又、ＲＡＭ２には、変
更したマイクロプログラムを格納しておく。マイクロプ
ログラム制御回路７から出力されたアドレスと、アドレ
スレジスタ９の内容と、マスクレジスタ１０の内容を比
較し、一致するか否か判定する。ここで、一致すると、
一致信号がジャンプ命令生成回路６に入り、ジャンプ命
令が生成される。又、一致信号は、セレクタ３にも入り
、セレクタ３はジャンプ命令生成回路６の出力、を選択
し、ジャンプ命令がマイクロ命令レジスタ４に格納され
る。マイクロ命令レジスタ４に格納されたジャンプ命令
は、マイクロ命令デコーダ５でデコードされ、マイクロ
アドレス制御回路７を操作し、マイクロアドレス制御回
路７はＲＡＭ２のアドレスを生成し、次のマイクロ命令
はＲＡＭ２より読み出される。
するアドレスをマスクレジスタ１０には、全ビット比較
するようオール１を入れておく。又、ＲＡＭ２には、変
更したマイクロプログラムを格納しておく。マイクロプ
ログラム制御回路７から出力されたアドレスと、アドレ
スレジスタ９の内容と、マスクレジスタ１０の内容を比
較し、一致するか否か判定する。ここで、一致すると、
一致信号がジャンプ命令生成回路６に入り、ジャンプ命
令が生成される。又、一致信号は、セレクタ３にも入り
、セレクタ３はジャンプ命令生成回路６の出力、を選択
し、ジャンプ命令がマイクロ命令レジスタ４に格納され
る。マイクロ命令レジスタ４に格納されたジャンプ命令
は、マイクロ命令デコーダ５でデコードされ、マイクロ
アドレス制御回路７を操作し、マイクロアドレス制御回
路７はＲＡＭ２のアドレスを生成し、次のマイクロ命令
はＲＡＭ２より読み出される。
［発明の効果］ ′
以上説明したように本発明は、比較用のアドレスレジス
タ、マスクレジスタ、アドレス比較手段を備え、アドレ
スが一致した時に読み出された命令をジャンプ命令に置
き換える事により、容易にマイクロプログラムの修正が
行えるという効果がある。又、ＲＯＭから読み出した命
令をジャンプ命令に置き換えるという事から、通常動作
のタイミングよりセレクタ１段分の遅延ですみ、性能の
低下も少なくてすむという利点がある。
タ、マスクレジスタ、アドレス比較手段を備え、アドレ
スが一致した時に読み出された命令をジャンプ命令に置
き換える事により、容易にマイクロプログラムの修正が
行えるという効果がある。又、ＲＯＭから読み出した命
令をジャンプ命令に置き換えるという事から、通常動作
のタイミングよりセレクタ１段分の遅延ですみ、性能の
低下も少なくてすむという利点がある。
第１図は本発明の一実施例によるマイクロプログラム制
御装置の構成を示すブロック図である。 １・・・制御記憶ＲＯＭ、２・・・制御記憶ＲＡＭ、４
・・・マイクロ命令レジスタ、５・・・マイクロ命令デ
コーダ、６・・・ジャンプ命令生成回路、７・・・マイ
クロアドレス制御回路、８・・・アドレス比較回路。
御装置の構成を示すブロック図である。 １・・・制御記憶ＲＯＭ、２・・・制御記憶ＲＡＭ、４
・・・マイクロ命令レジスタ、５・・・マイクロ命令デ
コーダ、６・・・ジャンプ命令生成回路、７・・・マイ
クロアドレス制御回路、８・・・アドレス比較回路。
Claims (1)
- 【特許請求の範囲】 １、マイクロプログラムにより制御される情報処理装置
において、 前記マイクロプログラムを格納しているＲＯＭ及びＲＡ
Ｍを備え、 前記マイクロプログラムの制御を変更するアドレスを保
持するアドレスレジスタと、 比較するビットを指示するマスクレジスタと、前記アド
レスレジスタの内容とマイクロプログラムアドレスを比
較し、マスクをかける比較手段と、 前記比較手段よりの一致信号により、前記ＲＯＭより読
み出されたマイクロ命令を前記ＲＡＭのエントリにジャ
ンプする命令に変更する手段とを有することを特徴とす
るマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1747489A JPH02199535A (ja) | 1989-01-30 | 1989-01-30 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1747489A JPH02199535A (ja) | 1989-01-30 | 1989-01-30 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02199535A true JPH02199535A (ja) | 1990-08-07 |
Family
ID=11945003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1747489A Pending JPH02199535A (ja) | 1989-01-30 | 1989-01-30 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02199535A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04140837A (ja) * | 1990-10-02 | 1992-05-14 | Nec Corp | 情報処理装置 |
| US5345570A (en) * | 1991-04-02 | 1994-09-06 | Mitsubishi Denki Kabushiki Kaisha | Microprogram control circuit |
| US5481682A (en) * | 1991-04-08 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Microcommand function switching circuit |
-
1989
- 1989-01-30 JP JP1747489A patent/JPH02199535A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04140837A (ja) * | 1990-10-02 | 1992-05-14 | Nec Corp | 情報処理装置 |
| US5345570A (en) * | 1991-04-02 | 1994-09-06 | Mitsubishi Denki Kabushiki Kaisha | Microprogram control circuit |
| US5481682A (en) * | 1991-04-08 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Microcommand function switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821183A (en) | A microsequencer circuit with plural microprogrom instruction counters | |
| KR940003695B1 (ko) | 데이터 처리장치 | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| JPH02199535A (ja) | マイクロプログラム制御装置 | |
| JPH0619711B2 (ja) | 優先ブランチ機構を備えたデータ処理システム | |
| JPH0333926A (ja) | ワンチップマイクロコンピュータ | |
| JP3190945B2 (ja) | マイクロプログラム制御回路 | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| KR100488536B1 (ko) | 마이크로프로세서제어회로 | |
| JP2506874B2 (ja) | マイクロプログラム制御装置 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH02280231A (ja) | マイクロプログラム制御装置 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPH04369723A (ja) | マイクロプログラム制御装置 | |
| JPH08161219A (ja) | フラッシュメモリデバイスの制御装置 | |
| JPH0212426A (ja) | 中央演算処理装置 | |
| JPH04355832A (ja) | マイクロプログラム制御装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS5952348A (ja) | マイクロプログラム制御装置 | |
| JPH0490032A (ja) | マイクロコンピュータ | |
| JPH0226252B2 (ja) | ||
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPS6122820B2 (ja) |