JPH0536343A - 回路遮断スイツチ及びその製造法 - Google Patents
回路遮断スイツチ及びその製造法Info
- Publication number
- JPH0536343A JPH0536343A JP3190326A JP19032691A JPH0536343A JP H0536343 A JPH0536343 A JP H0536343A JP 3190326 A JP3190326 A JP 3190326A JP 19032691 A JP19032691 A JP 19032691A JP H0536343 A JPH0536343 A JP H0536343A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- shape memory
- memory alloy
- semiconductor substrate
- alloy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thermally Actuated Switches (AREA)
- Fuses (AREA)
Abstract
(57)【要約】
【目的】 半導体回路を構成する半導体基板上に構成で
きる微細な過熱防止用の感熱式スイッチを提供する。 【構成】 金属配線が形成されるべき半導体基板領域
に、トレンチを形設し、このトレンチ内に特定の形状記
憶合金層を偏位内設して機械的感熱スイッチを構成す
る。
きる微細な過熱防止用の感熱式スイッチを提供する。 【構成】 金属配線が形成されるべき半導体基板領域
に、トレンチを形設し、このトレンチ内に特定の形状記
憶合金層を偏位内設して機械的感熱スイッチを構成す
る。
Description
【０００１】
【産業上の利用分野】この発明は、回路遮断スイッチ及
びその製造方法に関する。さらに詳しくは、各種半導体
集積回路における感熱式の回路遮断スイッチ及びその製
造法に関する。
びその製造方法に関する。さらに詳しくは、各種半導体
集積回路における感熱式の回路遮断スイッチ及びその製
造法に関する。
【０００２】
【従来の技術】各種半導体記憶素子、ＣＰＵチップ、イ
ンターフェイス素子等を構成する半導体集積回路は、極
めて微細で複雑な回路からなり、外的衝撃や内部の物理
的故障等によりしばしば破損を生じやすい。そして、こ
のように半導体集積回路中の一部に破損が生じた場合
に、負荷のバランスがくずれて部分的に過電流が流れ加
熱を生じ、それにより、他の隣接素子の動作に悪影響を
及ぼしたり、場合によっては、発火事故を引き起こすと
いう問題があった。
ンターフェイス素子等を構成する半導体集積回路は、極
めて微細で複雑な回路からなり、外的衝撃や内部の物理
的故障等によりしばしば破損を生じやすい。そして、こ
のように半導体集積回路中の一部に破損が生じた場合
に、負荷のバランスがくずれて部分的に過電流が流れ加
熱を生じ、それにより、他の隣接素子の動作に悪影響を
及ぼしたり、場合によっては、発火事故を引き起こすと
いう問題があった。
【０００３】そこで、従来から、これらの半導体集積回
路を使用するに際し、過電流を防止するための電流供給
遮断装置（リレー回路等）を組合わせることが行われて
いる。
路を使用するに際し、過電流を防止するための電流供給
遮断装置（リレー回路等）を組合わせることが行われて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
電流供給遮断装置は、組合せる半導体集積回路本体の数
倍以上の専有面積を必要とするものであり、これらの組
合せた半導体素子製品の小型化の支障となるものであっ
た。この発明はかかる状況下なされたものであり、こと
に半導体製品の小型化を可能とすべく、半導体回路を構
成する半導体基板上に構成できる微細な感熱式スイッチ
素子を提供しようとするものである。
電流供給遮断装置は、組合せる半導体集積回路本体の数
倍以上の専有面積を必要とするものであり、これらの組
合せた半導体素子製品の小型化の支障となるものであっ
た。この発明はかかる状況下なされたものであり、こと
に半導体製品の小型化を可能とすべく、半導体回路を構
成する半導体基板上に構成できる微細な感熱式スイッチ
素子を提供しようとするものである。
【０００５】
【課題を解決するための手段】かくしてこの発明によれ
ば、上部が屈曲変位された形状記憶合金層が、半導体基
板に穿設されたトレンチの一側面側に沿って、かつ上記
屈曲部位が該トレンチの開口部を閉鎖するように、偏位
内設されてなり、このトレンチ形成領域を含む半導体基
板上に金属配線が形成されてなる回路遮断スイッチが提
供される。
ば、上部が屈曲変位された形状記憶合金層が、半導体基
板に穿設されたトレンチの一側面側に沿って、かつ上記
屈曲部位が該トレンチの開口部を閉鎖するように、偏位
内設されてなり、このトレンチ形成領域を含む半導体基
板上に金属配線が形成されてなる回路遮断スイッチが提
供される。
【０００６】この発明は前記目的を達成すべく、金属配
線が形成されるべき半導体基板領域にトレンチを形設
し、このトレンチ内に特定の形状記憶合金層を偏位内設
して機械的感熱スイッチを構成するという手段を講じた
ものである。この発明の回路遮断スイッチは、例えば、
シリコン半導体基板にトレンチを形設し、このトレンチ
内に形状記憶合金を埋設した後、このトレンチの一側面
側の埋設層を縦方向にエッチング除去して、当該トレン
チの他側面側に形状記憶合金層を残存形成し、この形状
記憶合金層の形状を記憶させた後、当該形状記憶合金層
に隣接する領域を選択的に酸化処理して厚い酸化膜を成
長させることにより該形状記憶合金層の上部を屈曲変位
させ、次いで上記厚い酸化膜を除去した後、このトレン
チ形成領域を含む半導体基板上に金属配線の形成処理を
行うことにより、製造することができる。
線が形成されるべき半導体基板領域にトレンチを形設
し、このトレンチ内に特定の形状記憶合金層を偏位内設
して機械的感熱スイッチを構成するという手段を講じた
ものである。この発明の回路遮断スイッチは、例えば、
シリコン半導体基板にトレンチを形設し、このトレンチ
内に形状記憶合金を埋設した後、このトレンチの一側面
側の埋設層を縦方向にエッチング除去して、当該トレン
チの他側面側に形状記憶合金層を残存形成し、この形状
記憶合金層の形状を記憶させた後、当該形状記憶合金層
に隣接する領域を選択的に酸化処理して厚い酸化膜を成
長させることにより該形状記憶合金層の上部を屈曲変位
させ、次いで上記厚い酸化膜を除去した後、このトレン
チ形成領域を含む半導体基板上に金属配線の形成処理を
行うことにより、製造することができる。
【０００７】上記トレンチの形成は、いわゆるトレンチ
キャパシタ等を形成する方法に準じて行うことができ
る。また、選択的な基板の酸化処理は、いわゆるＬＯＣ
ＯＳ法に準じて、ＳｉＮ系保護膜をマスクとして行うこ
とができる。
キャパシタ等を形成する方法に準じて行うことができ
る。また、選択的な基板の酸化処理は、いわゆるＬＯＣ
ＯＳ法に準じて、ＳｉＮ系保護膜をマスクとして行うこ
とができる。
【０００８】
【作用】金属配線に過電流が流れて基板が過熱し、形状
記憶合金の変態温度以上になると、形状記憶合金層の上
部が変位前の状態に戻るため、この上面に形成されてい
る金属配線に亀裂が生じてラインが切断され、電流が遮
断されて過熱が防止されることとなる。
記憶合金の変態温度以上になると、形状記憶合金層の上
部が変位前の状態に戻るため、この上面に形成されてい
る金属配線に亀裂が生じてラインが切断され、電流が遮
断されて過熱が防止されることとなる。
【０００９】
【実施例】以下、添付の図面を参照して、この発明の一
実施例の回路遮断スイッチの製造工程について説明す
る。まず、図１に示すように、シリコン半導体基板１の
電源回路領域に公知のフォトリソグラフィによって口径
約３μｍ、深さ約５μｍのトレンチ２を形成した後、全
面に形状記憶合金材料を堆積しエッチバックすることに
より、トレンチ２内に形状記憶合金の埋設層３Ａを形成
した。この形状記憶材料としては、例えば、Ｔｉ−Ｎｉ
系合金、Ｔｉ−Ｗ合金等が挙げられ、例えば、ＣＶＤ法
で堆積成長することができる。
実施例の回路遮断スイッチの製造工程について説明す
る。まず、図１に示すように、シリコン半導体基板１の
電源回路領域に公知のフォトリソグラフィによって口径
約３μｍ、深さ約５μｍのトレンチ２を形成した後、全
面に形状記憶合金材料を堆積しエッチバックすることに
より、トレンチ２内に形状記憶合金の埋設層３Ａを形成
した。この形状記憶材料としては、例えば、Ｔｉ−Ｎｉ
系合金、Ｔｉ−Ｗ合金等が挙げられ、例えば、ＣＶＤ法
で堆積成長することができる。
【００１０】次いで上記堆積層３Ａの上面の左半分がマ
スクされるようにレジスト層をパターン形成した後、異
方性エッチングによって堆積層３Ａの右半分を除去する
ことにより、図２に示す如く、トレンチ２の左側面側
に、形状記憶合金層３を残存形成させた。次いで、図３
に示すように、形状記憶合金層３の隣接する半導体基板
表面領域を除く全面に、ＣＶＤ法及びリソグラフィによ
ってＳｉＮ系保護膜４を形成した後、不活性ガス（Ａｒ
ガス）中で形状記憶合金の変態開始点（この実施例では
約７２０℃）以上の温度（この実施例では約８００℃）
で１時間アニーリングを行うことにより、形状記憶合金
層３の当該形状の記憶処理を行った。
スクされるようにレジスト層をパターン形成した後、異
方性エッチングによって堆積層３Ａの右半分を除去する
ことにより、図２に示す如く、トレンチ２の左側面側
に、形状記憶合金層３を残存形成させた。次いで、図３
に示すように、形状記憶合金層３の隣接する半導体基板
表面領域を除く全面に、ＣＶＤ法及びリソグラフィによ
ってＳｉＮ系保護膜４を形成した後、不活性ガス（Ａｒ
ガス）中で形状記憶合金の変態開始点（この実施例では
約７２０℃）以上の温度（この実施例では約８００℃）
で１時間アニーリングを行うことにより、形状記憶合金
層３の当該形状の記憶処理を行った。
【００１１】この後、上記変態開始点以下の温度（７０
０℃）で酸化処理することにより、図４に示すごとき厚
い酸化層５（２μｍ）を成長させることにより、トレン
チ内の形状記憶合金層３の上部を当該トレンチの開口部
が閉鎖するように屈曲変位させた。この後、酸化層５を
エッチング除去し、配線（例えば、Ａｌ、Ａｌ−Ｓｉ
等）用の金属配線パターン６の形成を行って、図５に示
すこの発明の回路遮断スイッチを得た。
０℃）で酸化処理することにより、図４に示すごとき厚
い酸化層５（２μｍ）を成長させることにより、トレン
チ内の形状記憶合金層３の上部を当該トレンチの開口部
が閉鎖するように屈曲変位させた。この後、酸化層５を
エッチング除去し、配線（例えば、Ａｌ、Ａｌ−Ｓｉ
等）用の金属配線パターン６の形成を行って、図５に示
すこの発明の回路遮断スイッチを得た。
【００１２】かかる回路遮断スイッチは、過電流等によ
って前記変態開始点以上の温度になると、形状記憶合金
層３の上部が元の形状に復元するため、図６に示すよう
にトレンチ開口部上の金属配線パターン６が破断して断
線状態となり、それにより、電流が遮断されて過熱が自
動的に防止されう超小型スイッチとして機能するもので
あった。
って前記変態開始点以上の温度になると、形状記憶合金
層３の上部が元の形状に復元するため、図６に示すよう
にトレンチ開口部上の金属配線パターン６が破断して断
線状態となり、それにより、電流が遮断されて過熱が自
動的に防止されう超小型スイッチとして機能するもので
あった。
【００１３】なお、上記実施例では、半導体集積回路を
構成する同一の半導体基板上に回路遮断スイッチを構成
した例を示したが、別の基板に構成した独立したスイッ
チ素子として、集積回路基板とボンディングワイヤー等
で接続して構成してもよい。
構成する同一の半導体基板上に回路遮断スイッチを構成
した例を示したが、別の基板に構成した独立したスイッ
チ素子として、集積回路基板とボンディングワイヤー等
で接続して構成してもよい。
【００１４】
【発明の効果】この発明によれば、微小なトレンチと形
状記憶合金層との組合せによる超小型の感熱式回路遮断
スイッチが提供されることとなる。従って各種半導体集
積回路に付設することにより、装置の大型化を招くこと
なく、安全な集積回路素子を提供することが可能とな
る。
状記憶合金層との組合せによる超小型の感熱式回路遮断
スイッチが提供されることとなる。従って各種半導体集
積回路に付設することにより、装置の大型化を招くこと
なく、安全な集積回路素子を提供することが可能とな
る。
【図１】この発明の回路遮断スイッチの製造工程の一工
程を示す構成説明図である。
程を示す構成説明図である。
【図２】同じく図１の次工程を示す説明図である。
【図３】同じく図２の次工程を示す説明図である。
【図４】同じく図３の次工程を示す説明図である。
【図５】この発明の回路遮断スイッチの一実施例を示す
構成説明図である。
構成説明図である。
【図６】同じく動作を示す説明図である。
１ シリコン基板 ２ トレンチ ３ 形状記憶合金層 ３Ａ 埋設層 ４ ＳｉＮ系保護膜 ５ 酸化層 ６ 金属配線パターン
Claims (2)
- 【請求項１】 上部が屈曲変位された形状記憶合金層
が、半導体基板に穿設されたトレンチの一側面側に沿っ
て、かつ上記屈曲部位が該トレンチの開口部を閉鎖する
ように、偏位内設されてなり、このトレンチ形成領域を
含む半導体基板上に金属配線が形成されてなる回路遮断
スイッチ。 - 【請求項２】 半導体基板にトレンチを形設し、このト
レンチ内に形状記憶合金を埋設した後、このトレンチの
一側面側の埋設層を縦方向にエッチング除去して当該ト
レンチの他側面側に形状記憶合金層を残存形成し、この
形状記憶金層の形状を記憶させた後、当該形状記憶合金
層に隣接する領域を選択的に酸化処理して厚い酸化膜を
成長させることにより該形状記憶合金層の上部を屈曲変
位させ、次いで上記厚い酸化膜を除去した後、このトレ
ンチ形成領域を含む半導体基板上に金属配線の形成処理
を行うことからなる回路遮断スイッチの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190326A JPH0536343A (ja) | 1991-07-30 | 1991-07-30 | 回路遮断スイツチ及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190326A JPH0536343A (ja) | 1991-07-30 | 1991-07-30 | 回路遮断スイツチ及びその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536343A true JPH0536343A (ja) | 1993-02-12 |
Family
ID=16256324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190326A Pending JPH0536343A (ja) | 1991-07-30 | 1991-07-30 | 回路遮断スイツチ及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5813005A (en) * | 1993-11-16 | 1998-09-22 | Hitachi, Ltd. | Method and system of database divisional management for parallel database system |
| US6101495A (en) * | 1994-11-16 | 2000-08-08 | Hitachi, Ltd. | Method of executing partition operations in a parallel database system |
| US6510428B2 (en) | 1993-11-16 | 2003-01-21 | Hitachi, Ltd. | Method and system of database divisional management for parallel database system |
-
1991
- 1991-07-30 JP JP3190326A patent/JPH0536343A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5813005A (en) * | 1993-11-16 | 1998-09-22 | Hitachi, Ltd. | Method and system of database divisional management for parallel database system |
| US6192359B1 (en) | 1993-11-16 | 2001-02-20 | Hitachi, Ltd. | Method and system of database divisional management for parallel database system |
| US6510428B2 (en) | 1993-11-16 | 2003-01-21 | Hitachi, Ltd. | Method and system of database divisional management for parallel database system |
| US7599910B1 (en) | 1993-11-16 | 2009-10-06 | Hitachi, Ltd. | Method and system of database divisional management for parallel database system |
| US6101495A (en) * | 1994-11-16 | 2000-08-08 | Hitachi, Ltd. | Method of executing partition operations in a parallel database system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330598B2 (ja) | アンチヒューズを備えたプラグコンタクトおよびその製造方法 | |
| US4824803A (en) | Multilayer metallization method for integrated circuits | |
| KR100440651B1 (ko) | 집적된표면마이크로머신구조들을갖는모놀리식반도체장치를제조하기위한방법 | |
| US5465004A (en) | Programmable semiconductor integrated circuits having fusible links | |
| JPH0536343A (ja) | 回路遮断スイツチ及びその製造法 | |
| JP3239596B2 (ja) | 半導体装置 | |
| JPH01295440A (ja) | 半導体装置 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JP2940448B2 (ja) | 半導体集積回路 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JP2765059B2 (ja) | 半導体装置の製造方法 | |
| JPH0316169A (ja) | プラズマメタルエッチングを可能とする書込み可能リンク構成体 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPH0212872A (ja) | 半導体装置 | |
| JPH11121814A (ja) | サーモパイルセンサー | |
| TW439242B (en) | Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage | |
| JPH056345B2 (ja) | ||
| JPS60186038A (ja) | 半導体装置 | |
| JPS60954B2 (ja) | 多結晶シリコン・フユ−ズ・メモリとその製造方法 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JP2000150782A (ja) | 半導体装置 | |
| JPH01120065A (ja) | 半導体装置の製造方法 | |
| JPS643068B2 (ja) | ||
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 |