JPH0536651U - リードエラー検出装置 - Google Patents

リードエラー検出装置

Info

Publication number
JPH0536651U
JPH0536651U JP8298591U JP8298591U JPH0536651U JP H0536651 U JPH0536651 U JP H0536651U JP 8298591 U JP8298591 U JP 8298591U JP 8298591 U JP8298591 U JP 8298591U JP H0536651 U JPH0536651 U JP H0536651U
Authority
JP
Japan
Prior art keywords
error
data
read
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8298591U
Other languages
English (en)
Inventor
勝教 永松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8298591U priority Critical patent/JPH0536651U/ja
Publication of JPH0536651U publication Critical patent/JPH0536651U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【構成】ハードディスクドライブ９に書き込むデータを
格納するライトデータメモリ２と、ハードディスクドラ
イブ９から読み出したデータとライトデータメモリ２の
データとが不一致のとき不一致信号ｅを出力する比較回
路３と、不一致信号ｅをリードタイミング信号ｄによっ
て所定時間保持するラッチ回路５と、リードタイミング
信号ｄを計数するアドレスカウンタ回路４と、誤りが発
生したデータのアドレスを格納するエラーアドレスメモ
リ８と、読み出した誤りデータを格納するエラーデータ
メモリ６と、誤りの個数を計数するエラーカウンタ回路
１１と、エラーアドレスメモリ８とエラーデータメモリ
６とエラーカウンタ回路４とにより誤りデータの位置と
個数と内容とを検出するＣＰＵ１とを有する。 【効果】ハードディスクドライブから読み出されたデー
タのエラー検出の処理時間が短縮できる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案はハードディスクドライブのライトリード試験におけるデータのリード エラーの検出を行うリードエラー検出装置に関する。
【０００２】
【従来の技術】
従来のリードエラー検出装置は図３に示すように、ハードディスクドライブ９ に書き込むデータを格納したライトデータメモリ２と、ハードディスクドライブ ９から読み出したデータを格納するリードデータメモリ１０と、ライトデータメ モリ２とリードデータメモリ２とのデータを比較して不一致のとき不一致信号ｅ を発生する比較回路３と、リードタイミング信号ｄで不一致信号ｅを保持し、リ ードエラー信号ｉを発生させる不一致信号ラッチ回路５とを有して構成され、Ｃ ＰＵ１がリードエラー信号ｉを検知し、データの読み出し誤りが発生したことを 認識し、リードデータメモリ１０とライトデータメモリ２の内容を全部調べるこ とにより、誤ったデータの位置と内容と個数とを検出していた。
【０００３】
【考案が解決しようとする課題】
この従来のリードエラー検出装置では、ＣＰＵが読み出したデータの誤りを認 識した後に全てのリードデータとライトデータを調べてエラーの位置とエラーの データ内容とエラーの個数を検出しているので、記憶するデータ量が多くなると データ誤りを検出する処理に多くの時間を費やしてしまうという欠点がある。
【０００４】
【課題を解決するための手段】
本考案のリードデータ検出装置は、ハードディスクドライブに書き込むデータ を格納するライトデータメモリと、前記ハードディスクドライブから読み出した データと前記ライトデータメモリのデータとが不一致のとき不一致信号を出力す る比較回路と、前記不一致信号をリードタイミング信号によって所定時間保持す るラッチ回路と、前記リードタイミング信号を計数するアドレスカウンタ回路と 、誤りが発生したデータのアドレスを格納するエラーアドレスメモリと、読み出 した誤りデータを格納するエラーデータメモリと、誤りの個数を計数するエラー カウンタ回路と、前記エラーアドレスメモリとエラーデータメモリとエラーカウ ンタ回路とにより前記誤りデータの位置と個数と内容とを検出するＣＰＵとを有 する。
【０００５】
【実施例】
次に、本考案について図面を参照して説明する。図１は本考案の一実施例のブ ロック図、図２は本実施例の動作説明のためのタイムチャートである。
【０００６】 本実施例の構成は、ハードディスクドライブ９に書き込むデータを格納するラ イトデータメモリ２と、ハードディスクドライブ９から読み出したデータとライ トデータメモリ２のデータとが不一致のとき不一致信号ｅを出力する比較回路３ と、不一致信号ｅをリードタイミング信号ｄによって所定時間保持するラッチ回 路５と、リードタイミング信号ｄを計数するアドレスカウンタ回路４と、誤りが 発生したデータのアドレスを格納するエラーアドレスメモリ８と、読み出した誤 りデータを格納するエラーデータメモリ６と、誤りの個数を計数するエラーカウ ンタ回路１１と、エラーアドレスメモリ８とエラーデータメモリ６とエラーカウ ンタ回路４とにより誤りデータの位置と個数と内容とを検出するＣＰＵ１とを有 する。
【０００７】 次に本実施例の動作について説明する。図２のｎ番目のデータにおいて書き込 んだデータｂが“４４”であり読み出したデータｃが“４５”であった場合に比 較回路３が不一致信号ｅを発生し、リードエラー信号ｆがリードタイミング信号 ｄによりラッチ回路５にラッチされる。リードエラー信号ｆは、リードタイミン グ信号ｄをｔ時間遅延した信号ｇによりリセットされ、その結果リードエラー信 号ｆはパルス波形となる。このリードエラー信号ｆに同期してエラーデータ“４ ５”をエラーデータメモリ６に、エラーアドレス“ｎ”をエラーアドレスメモリ ８に格納し、またリードエラー信号ｆのパルス数をエラーカウンタ回路１１でカ ウントする。ＣＰＵ１はエラーカウンタ回路１１のエラー数を調べエラーが発生 したことを認識し、エラーデータメモリ６と、エラーアドレスメモリ８を調べる ことによりリードエラーを検出する。
【０００８】
【考案の効果】
以上説明した様に本考案はハードディスクドライブから読み出したデータにリ ードエラーが発生したとき、エラーのデータ内容とエラーの位置とがそれぞれメ モリに格納されることにより、ライトおよびリードのデータ量に関わらずエラー 検出ができ、処理時間が短縮できるという効果がある。
【図面の簡単な説明】
【図１】本考案の一実施例のブロック図である。
【図２】本実施例の動作説明のためのタイムチャートで
ある。
【図３】従来のリードエラー検出装置の一例のブロック
図である。
【符号の説明】
１ ＣＰＵ（中央処理装置） ２ ライトデータメモリ ３ 比較回路 ４ アドレスカウンタ回路 ５ 不一致信号ラッチ回路 ６ エラーデータメモリ ７ 遅延回路 ８ エラーアドレスメモリ ９ ＨＤＤ（ハードディスクドライブ） １０ リードデータメモリ １１ エラーカウンタ回路

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ハードディスクドライブに書き込むデー
    タを格納するライトデータメモリと、前記ハードディス
    クドライブから読み出したデータと前記ライトデータメ
    モリのデータとが不一致のとき不一致信号を出力する比
    較回路と、前記不一致信号をリードタイミング信号によ
    って所定時間保持するラッチ回路と、前記リードタイミ
    ング信号を計数するアドレスカウンタ回路と、誤りが発
    生したデータのアドレスを格納するエラーアドレスメモ
    リと、読み出した誤りデータを格納するエラーデータメ
    モリと、誤りの個数を計数するエラーカウンタ回路と、
    前記エラーアドレスメモリとエラーデータメモリとエラ
    ーカウンタ回路とにより前記誤りデータの位置と個数と
    内容とを検出するＣＰＵとを有することを特徴とするリ
    ードエラー検出装置。
JP8298591U 1991-10-14 1991-10-14 リードエラー検出装置 Pending JPH0536651U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8298591U JPH0536651U (ja) 1991-10-14 1991-10-14 リードエラー検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8298591U JPH0536651U (ja) 1991-10-14 1991-10-14 リードエラー検出装置

Publications (1)

Publication Number Publication Date
JPH0536651U true JPH0536651U (ja) 1993-05-18

Family

ID=13789514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8298591U Pending JPH0536651U (ja) 1991-10-14 1991-10-14 リードエラー検出装置

Country Status (1)

Country Link
JP (1) JPH0536651U (ja)

Similar Documents

Publication Publication Date Title
RU2421782C2 (ru) Схема управления сигналами шины и схема обработки сигналов, имеющая схему управления сигналами шины
JPS5840772B2 (ja) デ−タ比較一致表示方式
JP2853555B2 (ja) 記憶制御装置
JPH1153267A (ja) メモリデータ誤り自動訂正回路
SU1478210A1 (ru) Устройство дл сортировки информации
JPS6121060U (ja) デイスク型記録媒体検査装置におけるエラ−位置検出装置
JPS63163555A (ja) 高速メモリ装置
JPH0368039A (ja) プログラム通過アドレストレース装置
JPH01201735A (ja) マイクロプロセッサ装置
JPH0553929A (ja) 障害情報保存機能付き中央処理装置
SU1280458A1 (ru) Буферное запоминающее устройство
SU1080161A1 (ru) Устройство дл считывани информации с перфоносител
JP2601038B2 (ja) マイクロプログラムのエラー検出・訂正装置
JPS63303448A (ja) デ−タ記憶回路
JPS63163559A (ja) 共通バスモニタ
JPH038040A (ja) １ビット誤リ情報記憶装置
JPS6128191B2 (ja)
JPS588080B2 (ja) エラ−チエツク方式
JPH01286061A (ja) バス監視装置
JPH03157744A (ja) エラー訂正再書き込み方式
JPS61206058A (ja) メモリ制御装置
JPH01241621A (ja) データ処理装置
JPH0465712A (ja) 情報処理装置
JPH02191043A (ja) ディジタル入力回路のチェック方法
JPS6252649A (ja) メモリ素子用ハ−ドエラ−検出装置