JPH01286061A - バス監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 バストレーサに係り、１バスサイクルの各種に、データ
をパストレーサの１メモリに収納する場合、アドレス・
データなど多数の信号を記憶する場合に、高信頼性を低
下することなく収集するものに関する。

〔従来の技術〕

デジタルロジックアナライザー（測定器）のように、外
部又は内部高速クロックにて、被測定点の変化をサンプ
ルして、そのデータをＣＲＴ等の表示器に加工表示する
ものの説明書、パンフレット等はあるが、バスアナライ
ザー等は、現在まだ、市販品が少なく各メーカ内で、製
品の評価等に使用している場合が多く、公知例としての
資料は少なく、特許も本発明に関連なるものはなかった
。

〔発明が解決しようとする課題〕

上記従来技術は、１バスサイクル毎に、複数点のデータ
を記憶することにより、データの異常を検出していた。

このため、データを記憶するメモリの容量が不足し、収
納データが少なく、現象解析が、困難であった。

本発明の目的は、１バスサイクル毎に、複数点のデータ
を記憶するのではなく、１点でのデータを記憶し、もと
のデータとデータが、バス上に有効な間比較することに
より、バスの異常を検出することにある。

〔課題を解決するための手段〕

データバスの監視においては、データのラッチ回路とラ
ッチしたデータとデータバス上のデータとのコンペアを
行う回路とコンペアの結果を検出する回路で構成し、ア
ドレスバスの監視においても同様の回路を構成すること
により、本発明の目的は、達成される。

〔作用〕

くデータ〉 ラッチ回路は、データ転送応答信号アサート時点でのデ
ータのラッチを行う、コンペア回路は、ＤＳが、ネゲー
トされるまでの間、ラッチしたデータとデータバス上の
データとのコンペアを行う。

そして、コンペアの結果を検出回路により検出する。

くアドレス〉 ラッチ回路は、ＡＳが、アサートされた時点でのアドレ
スのラッチを行い、コンペア回路によりＡＳが、ネゲー
トされるまでの間、ラッチしたアドレスとアドレスバス
上のアドレスとのコンペアを行う、そして、コンペアの
結果を検出回路により検出する。

これにより、バス上のデータとアドレスに異常が、生じ
た場合に、それを検出することができる。

〔実施例〕

第１図は、本発明の一実施例を示すブロック図である。

ここで、信号が、アクティブが真（ｔｒｕｅ）であるこ
とをアサート、インアクティブが偽であることをネゲー
トとする。

１ニアドレスラッチ回路、２：デークラッチ回路、３ニ
アドレスコンペア回路、４：データコンペア回路、５ニ
アドレスのコンペア結果の検出回路、６：データのコン
ペア結果の検出回路、７：マスタ、８ニスレープ、１ｏ
：ラッチされたアドレス、１１：ラッチされたデータ、
１２：データバス、１３ニアドレスバス、１４：コント
ロールバス、２０ニアドレスストロ一ブ信号、２１：デ
ータストローブ信号、２２：データ転送応答信号、２３
ニアドレスコンペア結果の出力信号、２４：データコン
ペア結果の出力信号である。一般的なリード／ライトサ
イクルのタイミングチャートを第２図、第３図に示す。

くリードサイクル（第２図）〉 リードサイクルにおいて、まずマスタ７は、リード／ラ
イト信号２７をリードにセットする。そして、アドレス
バス１３上に、アドレス２５を送出し、ＡＳ２０とＤＳ
２１をアサートする。スレーブ８は、アドレス２５をデ
コードし、自分が、選ばれたか否かを判断する。マスタ
７に選ばれたスレーブ８は、データバス１２上にデータ
２６を送出し、データ転送応答信号２２をアサートする
。

マスタ７は、データ転送応答信号２２が、アサートされ
たことを確認すると、データバス１２上からデータ２６
を読み込みアドレス２５の送出を停止し、ＡＳ２０とＤ
Ｓ２１をネゲートする。スレーブは、ＡＳ２０又は、Ｄ
Ｓ２１のネゲート検出後データ２６の出力を停止する。

そして、データ転送応答信号２２をネゲートして、一連
のリードサイクルを終了する。

くライトサイクル（第３図）〉 ライトサイクルにおいては、まずマスタ７は、リード／
ライト信号２７をライトにセットする。

そして、アドレスバス１３上に、アドレス２５を送出し
、データバス１２上にデータ２６を送出する。そして、
ＡＳ２０とＤＳ２１をアサートする。

スレーブ８は、アドレス２５をデコードし、自分が、選
ばれたか否かを判断する。マスタフに選ばれたスレーブ
８は、データバス１２上のデータ２６をストアし、デー
タ転送応答信号２２をアサートする。マスタ７は、デー
タ転送応答信号２２が、アサートされたことを確認する
と、アドレス２５の送出を停止し、ＡＳ２０とＤＳ２１
をネゲｍ８する。そして、データバス１２上への出力を
停止し、スレーブは、データ転送応答信号２２をネゲー
トし、一連のライトサイクルが、終了する。

以下、第１図を用いて、本発明の詳細な説明する。

くデータバス監視について〉 まずリードサイクルにおいて、マスタ７は、リード／ラ
イト信号２７をリードにセットする。そしてアドレスバ
ス１３上にアドレス２５を送出し、ＡＳ２０とＤＳ２１
をアサートする。スレーブは、アドレスバスからアドレ
スをデコードし、自分が、選ばれたか否かを判断する。

マスタフにより選択されたスレーブ８は、データバス８
上にデータ２６を送出し、データ転送応答信号２２をア
サートする。データラッチ回路２は、データ転送応答信
号２２が、アサートされた点く第４図Ｘ点〉でのデータ
２６をラッチする。ラッチされたデータ１１は、データ
コンペア回路４の入力Ａとして出力される。データコン
ペア回路４は、ＤＳ２１とデータ転送応答信号２２を受
信し、ともにアサートされている間（第４図Ｘ点−Ｙ点
間）、データバス１２上のデータ２６を入力Ｂとして、
ラッチされデータ１１人力Ａとのコンペアを行う。そし
て、コンペアの結果を検出回路６により検出する。

マスタ７が、データ２６の読み込みを終了すると、アド
レス２５の送出を停止し、ＡＳ２０とＤｓ２１をネゲー
トする。そして、データコンペア回路４は、ＤＳ２１の
ネゲート（第４図Ｙ点）を確認すると、データのコンペ
アを終了し、一連のデータバスの監視を終了する。

ライトサイクルにおいてもリードサイクルと同様な動作
をして、データのコンペアを行いその結果を検出回路５
により検出する。

くアドレスバス監視について〉 アドレス２５のラッチは、マスタ７が、アドレスバス１
３上に、アドレス２５を送出し、ＡＳ２０をアサートし
た点（第５図Ｐ点）でのアドレス２５を、アドレスラッ
チ回路１によりラッチする。

ラッチしたアドレス１ｏは、アドレスコンペア回路３の
入力Ａとして出力する。アドレスコンペア回路３は、Ａ
Ｓ２０がネゲートされるまでの間（第５図Ｐ点−Ｑ点間
）アドレスバス１３上のアドレス２５を入力Ｂとして、
ラッチしたアドレス１０人力Ａとのコンペアを行う。そ
して、コンペアの結果を検出回路５により検出する。

〔発明の効果〕

本発明によれば、データ及びアドレスのラッチを１バス
サイクル毎に、複数アドレスで記憶するのではなく、１
アドレスで、記憶することができるので、同一容量のメ
モリの場合、多量のトレースデータを記憶することが、
可能となり、現象の解析が容易になる。又、データが、
有効である期間確実に保証することになり、内部、外部
よりの雑音等の外乱に対しても、データが、有効である
べき期間変化しなかったとの保証が持たれ、データの信
頼性が向上する。

【図面の簡単な説明】

第１図は本発明の一実施例のデータ及びアドレスバス監
視装置のブロック図、第２図、第３図は一般的なリード
／ライトサイクルのタイミングチャート、第４図、第５
図はデータ転送サイクルのタイミングチャートの詳細図
である。 １・・・アドレスラッチ回路、２・・・データラッチ回
路、３、・・アドレスコンペア回路、４・・・データコ
ンペア回路、５・・・アドレス側検出回路、６・・・デ
ータ側検出回路、１０・・・ラッチアドレス、１１・・
・ラッチデータ。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. １、複数のマスタ（ＣＰＵ）と複数のスレーブ（メモリ
   ）間のデータ転送バスにより構成された計算機システム
   のバスサイクルデータを、リアルタイムで記憶するバス
   監視装置において、マスタとスレーブ間のデータ転送の
   際、スレーブがデータ転送応答信号をアクティブにした
   時点でのデータのラッチを行う回路と、データ転送応答
   信号がアクティブになつてからＤＳ（データストローブ
   ）がインアクティブになるまでの間、データバス上のデ
   ータとラッチしたデータとのコンペアを行いその結果を
   検出する回路と、マスタがＡＳ（アドレスストローブ）
   をアクティブにした時点でのアドレスのラッチを行う回
   路と、ＡＳがインアクティブにするまでの間、ラッチし
   たアドレスとアドレスバス上のアドレスとのコンペアを
   行い、その結果を検出する回路を設けたことを特徴とす
   るバス監視装置。