JPH0536713A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH0536713A JPH0536713A JP3193129A JP19312991A JPH0536713A JP H0536713 A JPH0536713 A JP H0536713A JP 3193129 A JP3193129 A JP 3193129A JP 19312991 A JP19312991 A JP 19312991A JP H0536713 A JPH0536713 A JP H0536713A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- emitter
- region
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ヘテロバイポーラトランジスタ（ＨＢＴ）の
エミッタ島領域形成工程の不安定性を改善し、ＨＢＴの
歩留まり向上と性能向上を図る。 【構成】 ｐ型ＧａＡｓベース層４上に薄層のＮ型Ｉｎ
xＧａ1-xＰエミッタ層５とＮ型ＡｌyＧａ1-yＡｓエミッ
タ層６を形成し、選択エッチングによりＮ型ＡｌyＧａ
1-yＡｓエミッタ層６のエミッタ島領域を形成後、エミ
ッタ島領域側面に絶縁膜１０３の側壁を形成する。次に
Ｎ型ＩｎxＧａ1ーxＰの選択エッチングを行って真性ベー
ス領域の周辺近傍のベース層が、空乏化したＮ型Ｉｎx
Ｇａ1ーxＰで覆われた構造を形成し、低コレクタ電流領
域における電流増幅率の低下の少ない高性能なＨＢＴを
高い歩留まりで製造する。
エミッタ島領域形成工程の不安定性を改善し、ＨＢＴの
歩留まり向上と性能向上を図る。 【構成】 ｐ型ＧａＡｓベース層４上に薄層のＮ型Ｉｎ
xＧａ1-xＰエミッタ層５とＮ型ＡｌyＧａ1-yＡｓエミッ
タ層６を形成し、選択エッチングによりＮ型ＡｌyＧａ
1-yＡｓエミッタ層６のエミッタ島領域を形成後、エミ
ッタ島領域側面に絶縁膜１０３の側壁を形成する。次に
Ｎ型ＩｎxＧａ1ーxＰの選択エッチングを行って真性ベー
ス領域の周辺近傍のベース層が、空乏化したＮ型Ｉｎx
Ｇａ1ーxＰで覆われた構造を形成し、低コレクタ電流領
域における電流増幅率の低下の少ない高性能なＨＢＴを
高い歩留まりで製造する。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合バイポーラ
トランジスタおよびその製造方法に関するものである。
トランジスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓ／ＡｌＧａＡｓなどのヘテロ接
合を用いたバイポーラトランジスタは高速スイッチング
素子・高周波アナログ素子として注目されている。ヘテ
ロ接合バイポーラトランジスタ（以下ＨＢＴと略す）を
製造する上で、その歩留まりに大きく影響を与える要因
の一つにエミッタの島領域をエッチングにより形成する
工程の不安定さがある。図３を用いてこれを説明する。
合を用いたバイポーラトランジスタは高速スイッチング
素子・高周波アナログ素子として注目されている。ヘテ
ロ接合バイポーラトランジスタ（以下ＨＢＴと略す）を
製造する上で、その歩留まりに大きく影響を与える要因
の一つにエミッタの島領域をエッチングにより形成する
工程の不安定さがある。図３を用いてこれを説明する。
【０００３】図３（ａ）において、１は半絶縁性ＧａＡ
ｓ基板、２はｎ型不純物を高濃度に添加したｎ+型Ｇａ
Ａｓコレクタ層、３は低不純物濃度のｎ型ＧａＡｓコレ
クタ層、４はｐ型ＧａＡｓのベース層、５０はｎ型Ａｌ
ＧａＡｓのエミッタ層、１０１はＳｉＯ2などの絶縁膜
でエミッタの島領域を形成するために選択的に形成され
エッチングマスクとして用いられている。。次に、図３
（ｂ）に示すように硫酸と過酸化水素水と水の混合溶液
で湿式エッチングを行い、ｎ型ＡｌＧａＡｓ５０をｐ型
ＧａＡｓのベース層４が現れるまで表面より除去する。
こうしてエミッタの島領域が形成される。ｐ型ＧａＡｓ
ベース層４とｎ型ＧａＡｓコレクタ層３を順次選択的に
エッチング除去し、メサを形成する工程と、ＳｉＯ2や
ＳｉＮの絶縁膜１０２を堆積し、エミッタ・ベース・コ
レクタの各電極７、８、９に対応するコンタクトの窓開
けと電極金属の形成をそれぞれの電極について行い図３
（ｃ）に示すＨＢＴができあがる。
ｓ基板、２はｎ型不純物を高濃度に添加したｎ+型Ｇａ
Ａｓコレクタ層、３は低不純物濃度のｎ型ＧａＡｓコレ
クタ層、４はｐ型ＧａＡｓのベース層、５０はｎ型Ａｌ
ＧａＡｓのエミッタ層、１０１はＳｉＯ2などの絶縁膜
でエミッタの島領域を形成するために選択的に形成され
エッチングマスクとして用いられている。。次に、図３
（ｂ）に示すように硫酸と過酸化水素水と水の混合溶液
で湿式エッチングを行い、ｎ型ＡｌＧａＡｓ５０をｐ型
ＧａＡｓのベース層４が現れるまで表面より除去する。
こうしてエミッタの島領域が形成される。ｐ型ＧａＡｓ
ベース層４とｎ型ＧａＡｓコレクタ層３を順次選択的に
エッチング除去し、メサを形成する工程と、ＳｉＯ2や
ＳｉＮの絶縁膜１０２を堆積し、エミッタ・ベース・コ
レクタの各電極７、８、９に対応するコンタクトの窓開
けと電極金属の形成をそれぞれの電極について行い図３
（ｃ）に示すＨＢＴができあがる。
【０００４】
【発明が解決しようとする課題】従来のＨＢＴ構造で
は、ｎ型ＡｌＧａＡｓ５０の厚さが４００ｎｍから５０
０ｎｍと厚いのに対してｐ型ＧａＡｓのベース層４の厚
さが通常１００ｎｍ以下と薄い事と、ＡｌＧａＡｓとＧ
ａＡｓのエッチングが同程度の速度で進むことのため
に、エッチング量を時間により制御する事が非常に難し
くエッチング不足やエッチングのしすぎなどがしばしば
生じ、ＨＢＴの歩留まりを低下させる要因となってい
る。
は、ｎ型ＡｌＧａＡｓ５０の厚さが４００ｎｍから５０
０ｎｍと厚いのに対してｐ型ＧａＡｓのベース層４の厚
さが通常１００ｎｍ以下と薄い事と、ＡｌＧａＡｓとＧ
ａＡｓのエッチングが同程度の速度で進むことのため
に、エッチング量を時間により制御する事が非常に難し
くエッチング不足やエッチングのしすぎなどがしばしば
生じ、ＨＢＴの歩留まりを低下させる要因となってい
る。
【０００５】また、従来のＧａＡｓ系のＨＢＴでは、Ｉ
ｎＧａＡｓ／ＩｎＡｌＡｓ系のＨＢＴに比べてキャリア
の表面再結合速度が大きいためコレクタ電流の小さい領
域における電流増幅率が小さくなるという問題点があっ
た。このキャリアの表面再結合によるリーク電流は図３
の１０４で示すエミッタ・ベースｎｐ接合の周辺部分で
発生し、このリーク電流を低減する方法として、Ｎ型Ａ
ｌＧａＡｓエミッタ層の薄層により真性ベース領域の周
辺近傍を覆った構造が提案されている。
ｎＧａＡｓ／ＩｎＡｌＡｓ系のＨＢＴに比べてキャリア
の表面再結合速度が大きいためコレクタ電流の小さい領
域における電流増幅率が小さくなるという問題点があっ
た。このキャリアの表面再結合によるリーク電流は図３
の１０４で示すエミッタ・ベースｎｐ接合の周辺部分で
発生し、このリーク電流を低減する方法として、Ｎ型Ａ
ｌＧａＡｓエミッタ層の薄層により真性ベース領域の周
辺近傍を覆った構造が提案されている。
【０００６】図４はそのような提案によるＨＢＴの断面
構造図を示す。図４の１０５で示した部分が真性ベース
領域周辺近傍を覆う薄層のＮ型ＡｌＧａＡｓを示すが、
この部分のＡｌＧａＡｓ層の電子は空乏化している必要
があり、通常３０ｎｍ程度の厚さに設定する必要があ
る。しかしながら、この膜厚を制御性良くエッチングに
より実現することは困難であり、再びＨＢＴの歩留まり
を低下させることになる。
構造図を示す。図４の１０５で示した部分が真性ベース
領域周辺近傍を覆う薄層のＮ型ＡｌＧａＡｓを示すが、
この部分のＡｌＧａＡｓ層の電子は空乏化している必要
があり、通常３０ｎｍ程度の厚さに設定する必要があ
る。しかしながら、この膜厚を制御性良くエッチングに
より実現することは困難であり、再びＨＢＴの歩留まり
を低下させることになる。
【０００７】本発明は、エミッタの島領域形成時におけ
る従来のこのようなエッチングの不安定性の少ないＨＢ
Ｔとその製造方法を提供することを目的とする。また、
低コレクタ電流領域においても、電流増幅率の低下が少
ない高性能なＨＢＴを提供することを目的とする。
る従来のこのようなエッチングの不安定性の少ないＨＢ
Ｔとその製造方法を提供することを目的とする。また、
低コレクタ電流領域においても、電流増幅率の低下が少
ない高性能なＨＢＴを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するために、エミッタの島領域形成時におけるエッチ
ングの不安定性を解決する方法として、エミッタ層に薄
い膜厚のＮ型のＩｎxＧａ1ーxＰとＮ型のＡｌyＧａ1ーyＡ
ｓをベース層上に順次形成したヘテロ構造を用いる。エ
ミッタの島領域を形成する方法として、硫酸・過酸化水
素・水の混合溶液によるＡｌyＧａ1ーyＡｓの選択エッチ
ングと塩酸・水の混合溶液によるＩｎ xＧａ1ーxＰの選択
エッチングを用いる。さらに、低コレクタ電流領域にお
ける電流増幅率の低下を防止するための方法として、真
性ベース領域の周辺近傍のベース層が、空乏化したＮ型
ＩｎxＧａ1ーxＰで覆われた構造を用いる。
決するために、エミッタの島領域形成時におけるエッチ
ングの不安定性を解決する方法として、エミッタ層に薄
い膜厚のＮ型のＩｎxＧａ1ーxＰとＮ型のＡｌyＧａ1ーyＡ
ｓをベース層上に順次形成したヘテロ構造を用いる。エ
ミッタの島領域を形成する方法として、硫酸・過酸化水
素・水の混合溶液によるＡｌyＧａ1ーyＡｓの選択エッチ
ングと塩酸・水の混合溶液によるＩｎ xＧａ1ーxＰの選択
エッチングを用いる。さらに、低コレクタ電流領域にお
ける電流増幅率の低下を防止するための方法として、真
性ベース領域の周辺近傍のベース層が、空乏化したＮ型
ＩｎxＧａ1ーxＰで覆われた構造を用いる。
【０００９】
【作用】エミッタ層を薄い膜厚のＮ型のＩｎxＧａ1ーxＰ
とＮ型のＡｌyＧａ1ーyＡｓによるヘテロ構造で形成する
ことによりエミッタ層を湿式エッチングにより選択的に
エッチングすることが可能となる。すなわち、ＧａＡｓ
やＡｌＧａＡｓは薄い濃度の塩酸水溶液では、殆どエッ
チングされないのに対して、ＩｎＧａＰはかなりのエッ
チング速度でエッチングを行える。またＧａＡｓやＡｌ
ＧａＡｓは硫酸・過酸化水素・水の溶液でエッチングさ
れるのに対して、ＩｎＧａＰはこの溶液では、殆どエッ
チングされない。以上のことから、ｐ型ＧａＡｓのベー
ス層上にＮ型のＩｎＧａＰ層とＮ型ＡｌＧａＡｓ層を順
次結晶成長して形成したヘテロ構造のエミッタ層を設け
た構造を用いると、エミッタ島領域形成時におけるエッ
チング深さの精度を著しく向上できる。ただし、エミッ
タ島領域の断面寸法の加工精度を向上するために、エミ
ッタ層の最下層にあるＩｎＧａＰの膜厚はなるべく薄く
するほうがよい。
とＮ型のＡｌyＧａ1ーyＡｓによるヘテロ構造で形成する
ことによりエミッタ層を湿式エッチングにより選択的に
エッチングすることが可能となる。すなわち、ＧａＡｓ
やＡｌＧａＡｓは薄い濃度の塩酸水溶液では、殆どエッ
チングされないのに対して、ＩｎＧａＰはかなりのエッ
チング速度でエッチングを行える。またＧａＡｓやＡｌ
ＧａＡｓは硫酸・過酸化水素・水の溶液でエッチングさ
れるのに対して、ＩｎＧａＰはこの溶液では、殆どエッ
チングされない。以上のことから、ｐ型ＧａＡｓのベー
ス層上にＮ型のＩｎＧａＰ層とＮ型ＡｌＧａＡｓ層を順
次結晶成長して形成したヘテロ構造のエミッタ層を設け
た構造を用いると、エミッタ島領域形成時におけるエッ
チング深さの精度を著しく向上できる。ただし、エミッ
タ島領域の断面寸法の加工精度を向上するために、エミ
ッタ層の最下層にあるＩｎＧａＰの膜厚はなるべく薄く
するほうがよい。
【００１０】また、ＩｎxＧａ1ーxＰは、ＡｌＧａＡｓと
同様にベース層のＧａＡｓよりもエネルギーバンドギャ
ップが大きく、特に価電子帯のエネルギー不連続値を
０．４ｅＶ以上とＡｌＧａＡｓ／ＧａＡｓヘテロ接合の
場合よりも大きく取れるという特徴がある。このため、
真性ベース領域の周辺近傍のベース層が、空乏化したＮ
型ＩｎxＧａ1ーxＰで覆われた構造を用いると、この領域
においてＩｎxＧａ1ーxＰはベース層の正孔に対してはＡ
ｌＧａＡｓよりも高いエネルギー障壁となり、その結果
表面再結合に起因するリーク電流をより減少させること
ができる。この効果により、低コレクタ電流領域におけ
る電流増幅率の低下が生じにくくなる。またすでに述べ
たように空乏化したＮ型ＩｎxＧａ1ーxＰを真性ベース領
域の周辺近傍に形成する場合、この領域のＩｎxＧａ1ーx
Ｐの膜厚をエッチングにより精密に制御する必要がある
が、結晶成長の段階であらかじめＮ型ＩｎxＧａ1ーxＰを
所望の厚さに設定することと選択エッチングを用いるこ
とにより、その膜厚の制御性は著しく改善される。
同様にベース層のＧａＡｓよりもエネルギーバンドギャ
ップが大きく、特に価電子帯のエネルギー不連続値を
０．４ｅＶ以上とＡｌＧａＡｓ／ＧａＡｓヘテロ接合の
場合よりも大きく取れるという特徴がある。このため、
真性ベース領域の周辺近傍のベース層が、空乏化したＮ
型ＩｎxＧａ1ーxＰで覆われた構造を用いると、この領域
においてＩｎxＧａ1ーxＰはベース層の正孔に対してはＡ
ｌＧａＡｓよりも高いエネルギー障壁となり、その結果
表面再結合に起因するリーク電流をより減少させること
ができる。この効果により、低コレクタ電流領域におけ
る電流増幅率の低下が生じにくくなる。またすでに述べ
たように空乏化したＮ型ＩｎxＧａ1ーxＰを真性ベース領
域の周辺近傍に形成する場合、この領域のＩｎxＧａ1ーx
Ｐの膜厚をエッチングにより精密に制御する必要がある
が、結晶成長の段階であらかじめＮ型ＩｎxＧａ1ーxＰを
所望の厚さに設定することと選択エッチングを用いるこ
とにより、その膜厚の制御性は著しく改善される。
【００１１】以上述べたように、本発明によれば、エミ
ッタ島領域をエッチングにより形成する工程の安定性を
を著しく高められることができ、この工程によるＨＢＴ
の歩留り低下を著しく改善できる。さらに、真性ベース
領域の周辺近傍のベース層が、空乏化したＮ型ＩｎxＧ
ａ1ーxＰで覆われた構造を再現性良く形成できるので、
低コレクタ電流領域における電流増幅率の低下の少ない
高性能なＨＢＴを高い歩留まりで製造することが可能と
なる。
ッタ島領域をエッチングにより形成する工程の安定性を
を著しく高められることができ、この工程によるＨＢＴ
の歩留り低下を著しく改善できる。さらに、真性ベース
領域の周辺近傍のベース層が、空乏化したＮ型ＩｎxＧ
ａ1ーxＰで覆われた構造を再現性良く形成できるので、
低コレクタ電流領域における電流増幅率の低下の少ない
高性能なＨＢＴを高い歩留まりで製造することが可能と
なる。
【００１２】
【実施例】本発明を実施例を用いてより詳細に説明す
る。本発明の第１の実施例を図１に従って説明する。
る。本発明の第１の実施例を図１に従って説明する。
【００１３】図１（ａ）において１は半絶縁性ＧａＡｓ
基板、２はｎ型不純物を高濃度に添加したｎ+型ＧａＡ
ｓコレクタ層、３は低不純物濃度のｎ型ＧａＡｓコレク
タ層、４は高濃度にｐ型不純物（例えばＢｅ）を添加し
たｐ型ＧａＡｓベース層、５はＩｎ組成が約５０％のＮ
型ＩｎxＧａ1ーxＰエミッタ層、６はＡｌ組成が約１０％
から１５％のＮ型ＡｌyＧａ1-yＡｓエミッタ層を示し、
これらＮ型ＩｎxＧａ1 ーxＰ、Ｎ型ＡｌyＧａ1-yＡｓでエ
ミッタ層が構成されている。このような構造は、通常Ｍ
ＯＣＶＤ法などの結晶成長法により形成される。このよ
うなヘテロ構造基板上にＳｉＯ2などの絶縁膜１０１を
全面に堆積し、エミッタ形成領域の絶縁膜を残して、他
の領域の絶縁膜をエッチングし除去する。さらに、硫酸
・過酸化水素・水の混合溶液でＮ型ＡｌyＧａ1-yＡｓ６
を絶縁膜１０１をエッチングマスクとして選択的に除去
しＮ型ＡｌyＧａ1-yＡｓ６のエミッタ島領域を形成する
（図１（ｂ））。このとき、Ｎ型ＩｎxＧａ1ーxＰエミッ
タ層５は殆どエッチングされない。しかる後、全面を水
で希釈した塩酸によりエッチングすると、Ｎ型Ｉｎ xＧ
ａ1ーxＰエミッタ層５のみが選択的にエッチングされ、
Ｎ型ＡｌyＧａ1-yＡｓ６のエミッタ島領域直下のＮ型Ｉ
ｎxＧａ1ーxＰエミッタ層５が形成される（図１
（ｃ））。以降の工程は公知であり、詳細な説明はしな
いが、ベース領域を残してｐ型ＧａＡｓ層４とｎ型Ｇａ
Ａｓコレクタ層３をを選択的にエッチング除去する工程
と、コレクタ領域以外のｎ+ＧａＡｓコレクタ層２を選
択的にエッチング除去する工程と全面にＳｉＯ2やＳｉ
Ｎの絶縁膜１０２を堆積し、エミッタ・ベース・コレク
タの各電極７、８、９に対応するコンタクトの窓開けと
電極金属の形成をそれぞれの電極について行い図１
（ｄ）に示すＨＢＴができあがる。本実施例は、エミッ
タ層にＮ型ＡｌyＧａ1-yＡｓとＮ型ＩｎxＧａ1ーxＰのヘ
テロ構造を用い、それぞれの材料を選択的にエッチング
する方法を採用したものであるが、これによりエミッタ
島領域の形成工程の安定性が従来法に比べ著しく改善さ
れる。 図２に本発明の第２の実施例を示す。図２
（ａ）において、１から６は、第１の実施例で用いたヘ
テロ構造基板と同じものである。ただし、Ｎ型ＩｎxＧ
ａ1ーxＰエミッタ層は３０ｎｍ程度の薄層としている。
このヘテロ構造基板上にＳｉＯ2などの絶縁膜１０１を
全面に堆積し、エミッタ形成領域の絶縁膜を残して、他
の領域の絶縁膜をエッチングし除去する（図２
（ａ））。次に、第１の実施例と同様に、硫酸・過酸化
水素・水の混合溶液でＮ型ＡｌyＧａ1-yＡｓ６を絶縁膜
１０１をエッチングマスクとして選択的に除去しＮ型Ａ
ｌyＧａ1-yＡｓ６のエミッタ島領域を形成する。この
時、エミッタ島領域以外の領域の表面は、Ｎ型ＩｎxＧ
ａ1ーxＰエミッタ層が露出している。その後、全面にＳ
ｉＮなどの絶縁膜１０３を堆積し、さらにＣＦ４などの
ガスを用いた反応性イオンエッチング（ＲＩＥ）によ
り、全面をエッチングするとＮ型ＡｌyＧａ1-yＡｓのエ
ミッタ島領域の側面に絶縁膜１０３が残り側壁が形成さ
れる（図１（ｂ））。しかる後、全面を水で希釈した塩
酸によりエッチングをおこなうと、エミッタ島領域およ
び絶縁膜１０３の側壁直下のＮ型ＩｎxＧａ1ーxＰエミッ
タ層５を残してＮ型ＩｎxＧａ1 ーxＰ層を選択的に除去で
きる。以上の工程により、真性ベース領域の周辺近傍の
ベース層が、空乏化したＮ型ＩｎxＧａ1ーxＰで覆われた
構造を形成することができる（図２（ｃ））。その後、
第１の実施例において簡単に述べた公知の製造工程を経
て、図２（ｄ）のＨＢＴが完成する。本実施例では、真
性ベース領域の周辺近傍のベース層が、空乏化したＮ型
ＩｎxＧａ1ーxＰで覆われた構造を再現性良く形成できる
ので、低コレクタ電流領域における電流増幅率の低下の
少ない高性能なＨＢＴを高い歩留まりで製造することが
可能となる。
基板、２はｎ型不純物を高濃度に添加したｎ+型ＧａＡ
ｓコレクタ層、３は低不純物濃度のｎ型ＧａＡｓコレク
タ層、４は高濃度にｐ型不純物（例えばＢｅ）を添加し
たｐ型ＧａＡｓベース層、５はＩｎ組成が約５０％のＮ
型ＩｎxＧａ1ーxＰエミッタ層、６はＡｌ組成が約１０％
から１５％のＮ型ＡｌyＧａ1-yＡｓエミッタ層を示し、
これらＮ型ＩｎxＧａ1 ーxＰ、Ｎ型ＡｌyＧａ1-yＡｓでエ
ミッタ層が構成されている。このような構造は、通常Ｍ
ＯＣＶＤ法などの結晶成長法により形成される。このよ
うなヘテロ構造基板上にＳｉＯ2などの絶縁膜１０１を
全面に堆積し、エミッタ形成領域の絶縁膜を残して、他
の領域の絶縁膜をエッチングし除去する。さらに、硫酸
・過酸化水素・水の混合溶液でＮ型ＡｌyＧａ1-yＡｓ６
を絶縁膜１０１をエッチングマスクとして選択的に除去
しＮ型ＡｌyＧａ1-yＡｓ６のエミッタ島領域を形成する
（図１（ｂ））。このとき、Ｎ型ＩｎxＧａ1ーxＰエミッ
タ層５は殆どエッチングされない。しかる後、全面を水
で希釈した塩酸によりエッチングすると、Ｎ型Ｉｎ xＧ
ａ1ーxＰエミッタ層５のみが選択的にエッチングされ、
Ｎ型ＡｌyＧａ1-yＡｓ６のエミッタ島領域直下のＮ型Ｉ
ｎxＧａ1ーxＰエミッタ層５が形成される（図１
（ｃ））。以降の工程は公知であり、詳細な説明はしな
いが、ベース領域を残してｐ型ＧａＡｓ層４とｎ型Ｇａ
Ａｓコレクタ層３をを選択的にエッチング除去する工程
と、コレクタ領域以外のｎ+ＧａＡｓコレクタ層２を選
択的にエッチング除去する工程と全面にＳｉＯ2やＳｉ
Ｎの絶縁膜１０２を堆積し、エミッタ・ベース・コレク
タの各電極７、８、９に対応するコンタクトの窓開けと
電極金属の形成をそれぞれの電極について行い図１
（ｄ）に示すＨＢＴができあがる。本実施例は、エミッ
タ層にＮ型ＡｌyＧａ1-yＡｓとＮ型ＩｎxＧａ1ーxＰのヘ
テロ構造を用い、それぞれの材料を選択的にエッチング
する方法を採用したものであるが、これによりエミッタ
島領域の形成工程の安定性が従来法に比べ著しく改善さ
れる。 図２に本発明の第２の実施例を示す。図２
（ａ）において、１から６は、第１の実施例で用いたヘ
テロ構造基板と同じものである。ただし、Ｎ型ＩｎxＧ
ａ1ーxＰエミッタ層は３０ｎｍ程度の薄層としている。
このヘテロ構造基板上にＳｉＯ2などの絶縁膜１０１を
全面に堆積し、エミッタ形成領域の絶縁膜を残して、他
の領域の絶縁膜をエッチングし除去する（図２
（ａ））。次に、第１の実施例と同様に、硫酸・過酸化
水素・水の混合溶液でＮ型ＡｌyＧａ1-yＡｓ６を絶縁膜
１０１をエッチングマスクとして選択的に除去しＮ型Ａ
ｌyＧａ1-yＡｓ６のエミッタ島領域を形成する。この
時、エミッタ島領域以外の領域の表面は、Ｎ型ＩｎxＧ
ａ1ーxＰエミッタ層が露出している。その後、全面にＳ
ｉＮなどの絶縁膜１０３を堆積し、さらにＣＦ４などの
ガスを用いた反応性イオンエッチング（ＲＩＥ）によ
り、全面をエッチングするとＮ型ＡｌyＧａ1-yＡｓのエ
ミッタ島領域の側面に絶縁膜１０３が残り側壁が形成さ
れる（図１（ｂ））。しかる後、全面を水で希釈した塩
酸によりエッチングをおこなうと、エミッタ島領域およ
び絶縁膜１０３の側壁直下のＮ型ＩｎxＧａ1ーxＰエミッ
タ層５を残してＮ型ＩｎxＧａ1 ーxＰ層を選択的に除去で
きる。以上の工程により、真性ベース領域の周辺近傍の
ベース層が、空乏化したＮ型ＩｎxＧａ1ーxＰで覆われた
構造を形成することができる（図２（ｃ））。その後、
第１の実施例において簡単に述べた公知の製造工程を経
て、図２（ｄ）のＨＢＴが完成する。本実施例では、真
性ベース領域の周辺近傍のベース層が、空乏化したＮ型
ＩｎxＧａ1ーxＰで覆われた構造を再現性良く形成できる
ので、低コレクタ電流領域における電流増幅率の低下の
少ない高性能なＨＢＴを高い歩留まりで製造することが
可能となる。
【００１４】
【発明の効果】以上述べたように、本発明によれば、エ
ミッタ島領域をエッチングにより形成する工程の安定性
をを著しく高められることができ、この工程によるＨＢ
Ｔの歩留り低下を著しく改善できる。さらに、真性ベー
ス領域の周辺近傍のベース層が、空乏化したＮ型Ｉｎx
Ｇａ1ーxＰで覆われた構造を再現性良く形成できるの
で、低コレクタ電流領域における電流増幅率の低下の少
ない高性能なＨＢＴを高い歩留まりで製造することが可
能となり、本発明の効果は非常に大きい。
ミッタ島領域をエッチングにより形成する工程の安定性
をを著しく高められることができ、この工程によるＨＢ
Ｔの歩留り低下を著しく改善できる。さらに、真性ベー
ス領域の周辺近傍のベース層が、空乏化したＮ型Ｉｎx
Ｇａ1ーxＰで覆われた構造を再現性良く形成できるの
で、低コレクタ電流領域における電流増幅率の低下の少
ない高性能なＨＢＴを高い歩留まりで製造することが可
能となり、本発明の効果は非常に大きい。
【図１】本発明第１の実施例のＨＢＴの製造工程断面図
【図２】本発明第２の実施例のＨＢＴの製造工程断面図
【図３】従来のＨＢＴの製造工程断面図
【図４】従来のＨＢＴの構造断面図
１ 半絶縁性ＧａＡｓ基板
２ ｎ+型ＧａＡｓコレクタ層
３ ｎ型ＧａＡｓコレクタ層
４ ｐ型ＧａＡｓベース層
５ Ｎ型ＩｎxＧａ1-xエミッタ層
６ Ｎ型ＡｌyＧａ1-yＡｓエミッタ層
７ エミッタ電極
８ ベース電極
９ コレクタ電極
５０ Ｎ型ＡｌＧａＡｓエミッタ層
１０１ 絶縁膜
１０２ 絶縁膜
１０３ 絶縁膜
１０４ エミッタ・ベースＮｐ接合の周辺部分
１０５ 真性ベース領域周辺近傍を覆う薄層のＮ型Ａｌ
ＧａＡｓ
ＧａＡｓ
Claims (4)
- 【請求項１】ｎ型ＧａＡｓのコレクタ層上にｐ型ＧａＡ
ｓのベース層が設けられ、前記ベース層上にＮ型の薄い
ＩｎxＧａ1-xＰとＮ型のＡｌyＧａ1ーyＡｓが順次形成さ
れて成るエミッタ層が設けられた構造を少なくとも含む
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 【請求項２】ｎ型ＧａＡｓのコレクタ層上にｐ型ＧａＡ
ｓのベース層が設けられ、前記ベース層上にＮ型の薄い
ＩｎxＧａ1-xＰとＮ型のＡｌyＧａ1ーyＡｓが順次形成さ
れてなるエミッタ層が設けられ、かつ前記ＩｎxＧａ1-x
Ｐの薄層が真性ベース領域周辺近傍の外部ベース領域を
覆うように形成された構造を少なくとも含むことを特徴
とするヘテロ接合バイポーラトランジスタ。 - 【請求項３】ｎ型ＧａＡｓのコレクタ層上にｐ型ＧａＡ
ｓのベース層が設けられ、前記ベース層上にＮ型の薄い
ＩｎxＧａ1-xＰとＮ型のＡｌyＧａ1ーyＡｓよりなるエミ
ッタ層が順次設けられた構造を少なくとも有するヘテロ
構造基板を用いて、前記Ｎ型のＡｌyＧａ1ーyＡｓを選択
的にエッチング除去してＮ型のＡｌyＧａ1ーyＡｓの島領
域を形成する工程と、前記島領域をエッチングマスクと
して前記Ｎ型のＩｎxＧａ1-xＰを選択的にエッチング除
去する工程を含むことを特徴とするヘテロ接合バイポー
ラトランジスタの製造方法。 - 【請求項４】ｎ型ＧａＡｓのコレクタ層上にｐ型ＧａＡ
ｓのベース層が設けられ、前記ベース層上にＮ型の薄い
ＩｎxＧａ1-xＰとＮ型のＡｌyＧａ1ーyＡｓよりなるエミ
ッタ層が順次設けられた構造を少なくとも有するヘテロ
構造基板を用いて、前記Ｎ型のＡｌyＧａ1ーyＡｓを選択
的にエッチング除去してＮ型のＡｌyＧａ1ーyＡｓの島領
域を形成する工程と、前記島領域の側面に第２の絶縁膜
の側壁を形成する工程と、前記島領域と前記第２の絶縁
膜の側壁とをエッチングマスクとして前記Ｎ型のＩｎx
Ｇａ1-xＰを選択的にエッチング除去する工程を含むこ
とを特徴とするヘテロ接合バイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193129A JP2990875B2 (ja) | 1991-08-01 | 1991-08-01 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193129A JP2990875B2 (ja) | 1991-08-01 | 1991-08-01 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536713A true JPH0536713A (ja) | 1993-02-12 |
| JP2990875B2 JP2990875B2 (ja) | 1999-12-13 |
Family
ID=16302754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193129A Expired - Fee Related JP2990875B2 (ja) | 1991-08-01 | 1991-08-01 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990875B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355947B1 (en) | 1998-08-20 | 2002-03-12 | Nec Corporation | Heterojunction bipolar transistor with band gap graded emitter |
| JP2006310519A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| US7301181B2 (en) | 2004-03-09 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum |
| US9679996B2 (en) | 2015-04-02 | 2017-06-13 | Sumitomo Electric Industries, Ltd. | Semiconductor device having buried region beneath electrode and method to form the same |
| US10121761B2 (en) | 2014-11-18 | 2018-11-06 | Sumitomo Electric Industries, Ltd. | Hetero-bipolar transistor and method for producing the same |
-
1991
- 1991-08-01 JP JP3193129A patent/JP2990875B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355947B1 (en) | 1998-08-20 | 2002-03-12 | Nec Corporation | Heterojunction bipolar transistor with band gap graded emitter |
| US7301181B2 (en) | 2004-03-09 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum |
| JP2006310519A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| US10121761B2 (en) | 2014-11-18 | 2018-11-06 | Sumitomo Electric Industries, Ltd. | Hetero-bipolar transistor and method for producing the same |
| US9679996B2 (en) | 2015-04-02 | 2017-06-13 | Sumitomo Electric Industries, Ltd. | Semiconductor device having buried region beneath electrode and method to form the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2990875B2 (ja) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| JPH11312685A (ja) | 半導体装置及びその製造方法 | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| US6653714B2 (en) | Lateral bipolar transistor | |
| JPH0536713A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JP2770587B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JPH0492434A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3323368B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH10178021A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH098055A (ja) | ヘテロバイポーラ型半導体装置及びその製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH05243253A (ja) | 半導体装置 | |
| JP2953958B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |