JPH0536736A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0536736A JPH0536736A JP3188863A JP18886391A JPH0536736A JP H0536736 A JPH0536736 A JP H0536736A JP 3188863 A JP3188863 A JP 3188863A JP 18886391 A JP18886391 A JP 18886391A JP H0536736 A JPH0536736 A JP H0536736A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- insulating resin
- substrate
- chip
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 大出力回路と小出力回路とが形成された大出
力用の混成集積回路の大出力用回路の熱放散を向上させ
且つ小出力回路を形成するチップ部品の半田接合部にお
ける温度サイクルによる半田接合部へのクラック発生を
防止し、且つチップ部品の熱放散性を向上させる。 【構成】 基板（１）の一主面上に低熱抵抗の第１の絶
縁樹脂層（２）と所定位置に孔（７Ｂ）を有した延性特
性を有する第２の絶縁樹脂層（５）を設け、第１の絶縁
樹脂層（２）上にパワー半導体素子（６）を搭載し、チ
ップ部品（４）を孔（７Ｂ）領域内に配置した接着剤層
（１２）で基板（１）上に固定されるように第２の絶縁
樹脂層（５）上に搭載する。
力用の混成集積回路の大出力用回路の熱放散を向上させ
且つ小出力回路を形成するチップ部品の半田接合部にお
ける温度サイクルによる半田接合部へのクラック発生を
防止し、且つチップ部品の熱放散性を向上させる。 【構成】 基板（１）の一主面上に低熱抵抗の第１の絶
縁樹脂層（２）と所定位置に孔（７Ｂ）を有した延性特
性を有する第２の絶縁樹脂層（５）を設け、第１の絶縁
樹脂層（２）上にパワー半導体素子（６）を搭載し、チ
ップ部品（４）を孔（７Ｂ）領域内に配置した接着剤層
（１２）で基板（１）上に固定されるように第２の絶縁
樹脂層（５）上に搭載する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路に関し、特
にパワー素子が搭載された混成集積回路の改良に関す
る。
にパワー素子が搭載された混成集積回路の改良に関す
る。
【０００２】
【従来の技術】従来の混成集積回路を図５に示す。混成
集積回路基板（２１）は表面をアルマイト処理したアル
ミニウム基板を用い、基板（２１）上に絶縁樹脂層を介
して所望形状の導電路（２２）が形成されている。かか
る導電路（２２）上あるいは導電路（２２）間に半導体
チップ、チップコンデンサー及び印刷抵抗体等の回路素
子（２３）が搭載され、導電路（２２）を介して相互接
続されている。尚、図示されないが導電路（２２）は基
板（２１）に貼着されたエポキシ樹脂等の絶縁性接着剤
層を介して形成されている。
集積回路基板（２１）は表面をアルマイト処理したアル
ミニウム基板を用い、基板（２１）上に絶縁樹脂層を介
して所望形状の導電路（２２）が形成されている。かか
る導電路（２２）上あるいは導電路（２２）間に半導体
チップ、チップコンデンサー及び印刷抵抗体等の回路素
子（２３）が搭載され、導電路（２２）を介して相互接
続されている。尚、図示されないが導電路（２２）は基
板（２１）に貼着されたエポキシ樹脂等の絶縁性接着剤
層を介して形成されている。
【０００３】上述した混成集積回路は一般的に小電力用
に用いられる。これは、基板（２１）上に絶縁樹脂層
（図示しない）を介して回路形成されるため熱抵抗が大
きくなるからである。そこで、かかる混成集積回路構造
の絶縁樹脂層中にアルミナ、シリカ、ボロン等のフィラ
ーを含有させて熱抵抗を小さくした混成集積回路が種々
提案されている。従って、大出力用あるいは大出力回路
とその周辺の小信号回路を有する混成集積回路にあって
は、一般的に熱抵抗を優先させたフィラー入り樹脂層を
有した基板上にそれらの回路が形成される。
に用いられる。これは、基板（２１）上に絶縁樹脂層
（図示しない）を介して回路形成されるため熱抵抗が大
きくなるからである。そこで、かかる混成集積回路構造
の絶縁樹脂層中にアルミナ、シリカ、ボロン等のフィラ
ーを含有させて熱抵抗を小さくした混成集積回路が種々
提案されている。従って、大出力用あるいは大出力回路
とその周辺の小信号回路を有する混成集積回路にあって
は、一般的に熱抵抗を優先させたフィラー入り樹脂層を
有した基板上にそれらの回路が形成される。
【０００４】
【発明が解決しようとする課題】斯上した混成集積回路
上に搭載されるチップ抵抗、チップコンデンサー等のチ
ップ部品は一般に半田で導電路上に接続されているため
に以下の問題が発生する。即ち、アルミニウム基板をベ
ース基板とした基板の熱膨張係数αが２３×１０ -6／℃
であり、上記したチップ部品、例えばチップ抵抗の熱膨
張係数αが７×１０-6／℃、チップコンデンサーの熱膨
張係数αが１０×１０-6／℃であるため両者の膨張係数
αが著しく異なるために温度サイクルによってチップ部
品と導電路を接続する半田固着部分に温度サイクルによ
るストレスが加わり、半田固着部分にクラックが発生し
接続不良となる問題がある。
上に搭載されるチップ抵抗、チップコンデンサー等のチ
ップ部品は一般に半田で導電路上に接続されているため
に以下の問題が発生する。即ち、アルミニウム基板をベ
ース基板とした基板の熱膨張係数αが２３×１０ -6／℃
であり、上記したチップ部品、例えばチップ抵抗の熱膨
張係数αが７×１０-6／℃、チップコンデンサーの熱膨
張係数αが１０×１０-6／℃であるため両者の膨張係数
αが著しく異なるために温度サイクルによってチップ部
品と導電路を接続する半田固着部分に温度サイクルによ
るストレスが加わり、半田固着部分にクラックが発生し
接続不良となる問題がある。
【０００５】次にクラックが発生するメカニズムについ
て説明する。上記したようにアルミニウム基板の膨張係
数αが２３×１０-6／℃、チップ部品の膨張係数αが７
〜１０×１０-6／℃であり、チップ部品を接合する半田
の膨張係数αが約２３×１０ -6／℃であるため、室温状
態では図６のＡの如く、基板、半田、チップ部に応力が
加わらない。しかし、高温状態では図６のＢの如く、基
板と半田のαがチップ部品より大きいため矢印方向に引
張られ、その結果、接合半田は矢印の方向にのみすそが
広がるように変形する。又、低温状態では図６のＣに示
す如く、反対の矢印方向に圧縮力が加えられその結果、
接合半田は矢印方向にのみすそが広がる。例えば、−５
０〜＋１５０℃の条件の厳しい温度サイクル条件で数十
〜数百サイクルくり返すことにより、上述したようにα
の著しく異なるチップ部品と半田の接合面にクラックが
発生する。何故なら、温度サイクルにより微結晶状態に
ある半田成分のスズと鉛成分が分離し凝集して半田内に
連続的な鉛層を形成するため機械的強度を低下させるか
らである。
て説明する。上記したようにアルミニウム基板の膨張係
数αが２３×１０-6／℃、チップ部品の膨張係数αが７
〜１０×１０-6／℃であり、チップ部品を接合する半田
の膨張係数αが約２３×１０ -6／℃であるため、室温状
態では図６のＡの如く、基板、半田、チップ部に応力が
加わらない。しかし、高温状態では図６のＢの如く、基
板と半田のαがチップ部品より大きいため矢印方向に引
張られ、その結果、接合半田は矢印の方向にのみすそが
広がるように変形する。又、低温状態では図６のＣに示
す如く、反対の矢印方向に圧縮力が加えられその結果、
接合半田は矢印方向にのみすそが広がる。例えば、−５
０〜＋１５０℃の条件の厳しい温度サイクル条件で数十
〜数百サイクルくり返すことにより、上述したようにα
の著しく異なるチップ部品と半田の接合面にクラックが
発生する。何故なら、温度サイクルにより微結晶状態に
ある半田成分のスズと鉛成分が分離し凝集して半田内に
連続的な鉛層を形成するため機械的強度を低下させるか
らである。
【０００６】上述した問題は金属基板、特にアルミニウ
ム基板をベースとした集積回路特有の問題であり、プリ
ント基板等の他の基板をベースとした集積回路では問題
にならない。何故なら、そのようなベース基板であって
はチップ部品あるいは印刷抵抗体の膨張係数αと基板の
膨張係数αの差による上述した問題が発生しないからで
ある。
ム基板をベースとした集積回路特有の問題であり、プリ
ント基板等の他の基板をベースとした集積回路では問題
にならない。何故なら、そのようなベース基板であって
はチップ部品あるいは印刷抵抗体の膨張係数αと基板の
膨張係数αの差による上述した問題が発生しないからで
ある。
【０００７】
【課題を解決するための手段】本発明は、上述した課題
に鑑みて為されたものであり、金属基板の同一主面に低
熱抵抗樹脂層と延性特性を有する絶縁樹脂層が存在し、
前記両樹脂層上に所望形状の導電路が形成され、前記低
熱抵抗樹脂層上にパワー半導体素子を固着搭載し前記絶
縁樹脂層上にチップ抵抗等の回路素子を固着搭載した混
成集積回路において、前記回路素子は前記絶縁樹脂層に
設けられた孔をまたぎ、前記孔内に配置されたフィラー
入りの接着樹脂層を介して基板上に搭載したことを特徴
とする。
に鑑みて為されたものであり、金属基板の同一主面に低
熱抵抗樹脂層と延性特性を有する絶縁樹脂層が存在し、
前記両樹脂層上に所望形状の導電路が形成され、前記低
熱抵抗樹脂層上にパワー半導体素子を固着搭載し前記絶
縁樹脂層上にチップ抵抗等の回路素子を固着搭載した混
成集積回路において、前記回路素子は前記絶縁樹脂層に
設けられた孔をまたぎ、前記孔内に配置されたフィラー
入りの接着樹脂層を介して基板上に搭載したことを特徴
とする。
【０００８】また、前記延性特性を有した絶縁樹脂層と
してポリイミド樹脂を用いたことを特徴とする。
してポリイミド樹脂を用いたことを特徴とする。
【０００９】
【作用】以上のように構成される混成集積回路において
は、パワー半導体素子が低熱抵抗樹脂層上に搭載され、
それ以外の他の回路素子、例えばチップ抵抗、チップコ
ンデンサー等のチップ部分は延性特性を有する絶縁樹脂
層上に搭載された構造となるために、混成集積回路の使
用等により、厳しい条件下の温度サイクルが生じたとし
ても延性特性を有する絶縁樹脂層上に搭載されたチップ
抵抗、チップコンデンサー等のチップ部品状の回路素子
にあっては、温度サイクルにより生じるチップ部品の半
田接合部のストレスは延性特性を有する絶縁樹脂層によ
って緩和することができるとともにチップ部品がフィラ
ー入りの接着樹脂層を介して基板上に仮接着されるため
チップ部品の熱放散性を向上することができる。
は、パワー半導体素子が低熱抵抗樹脂層上に搭載され、
それ以外の他の回路素子、例えばチップ抵抗、チップコ
ンデンサー等のチップ部分は延性特性を有する絶縁樹脂
層上に搭載された構造となるために、混成集積回路の使
用等により、厳しい条件下の温度サイクルが生じたとし
ても延性特性を有する絶縁樹脂層上に搭載されたチップ
抵抗、チップコンデンサー等のチップ部品状の回路素子
にあっては、温度サイクルにより生じるチップ部品の半
田接合部のストレスは延性特性を有する絶縁樹脂層によ
って緩和することができるとともにチップ部品がフィラ
ー入りの接着樹脂層を介して基板上に仮接着されるため
チップ部品の熱放散性を向上することができる。
【００１０】
【実施例】以下に図１に示した実施例に基づいて本発明
の混成集積回路を説明する。図１は本発明の混成集積回
路を示す要部拡大断面図であり、（１）は金属基板、
（２）は第１の絶縁樹脂層、（３）は導電路、（４）は
チップ抵抗、チップコンデンサー等のチップ部品、（１
２）はチップ部品を仮接着する仮接着剤層、（５）は第
２の絶縁樹脂層、（６）はパワー半導体素子である。
の混成集積回路を説明する。図１は本発明の混成集積回
路を示す要部拡大断面図であり、（１）は金属基板、
（２）は第１の絶縁樹脂層、（３）は導電路、（４）は
チップ抵抗、チップコンデンサー等のチップ部品、（１
２）はチップ部品を仮接着する仮接着剤層、（５）は第
２の絶縁樹脂層、（６）はパワー半導体素子である。
【００１１】金属基板（１）としては、例えば、アルミ
ニウム基板あるいはアルミニウム基板表面をアルマイト
処理したものを用い、ここでは後者のアルミニウム基板
を用いるものとする。その基板（１）の一主面上には絶
縁樹脂層を介して所望形状の導電路が形成され、その導
電路上に種々の回路素子が固着搭載される。さて、本発
明においては基板（１）上に材質の異なる二種類の絶縁
樹脂層（２）（５）が存在する。即ち、パワートランジ
スタ等のパワー半導体素子（６）が搭載される第１の絶
縁樹脂層（２）とパワー半導体素子（６）以外の回路素
子（４）が搭載される第２の絶縁樹脂層（５）を有す
る。
ニウム基板あるいはアルミニウム基板表面をアルマイト
処理したものを用い、ここでは後者のアルミニウム基板
を用いるものとする。その基板（１）の一主面上には絶
縁樹脂層を介して所望形状の導電路が形成され、その導
電路上に種々の回路素子が固着搭載される。さて、本発
明においては基板（１）上に材質の異なる二種類の絶縁
樹脂層（２）（５）が存在する。即ち、パワートランジ
スタ等のパワー半導体素子（６）が搭載される第１の絶
縁樹脂層（２）とパワー半導体素子（６）以外の回路素
子（４）が搭載される第２の絶縁樹脂層（５）を有す
る。
【００１２】第１の絶縁樹脂層（２）はパワー半導体素
子（６）の熱放散を向上させるために低熱抵抗タイプの
絶縁樹脂層が用いられている。かかる第１の絶縁樹脂層
（２）は、例えばエポキシ樹脂、フェノール樹脂、キシ
レン樹脂等の樹脂中に、所定重量比、例えば３０〜８０
％の割合のＢｅＯ，ＭｇＯ，Ａｌ2Ｏ3等の酸化物セラミ
ックス，ＡＩＮ，ＢＮ等の窒化物セラミックスの所定粒
径のフィラーが混入されており、第１の絶縁樹脂層
（２）の熱抵抗を低く設定している。
子（６）の熱放散を向上させるために低熱抵抗タイプの
絶縁樹脂層が用いられている。かかる第１の絶縁樹脂層
（２）は、例えばエポキシ樹脂、フェノール樹脂、キシ
レン樹脂等の樹脂中に、所定重量比、例えば３０〜８０
％の割合のＢｅＯ，ＭｇＯ，Ａｌ2Ｏ3等の酸化物セラミ
ックス，ＡＩＮ，ＢＮ等の窒化物セラミックスの所定粒
径のフィラーが混入されており、第１の絶縁樹脂層
（２）の熱抵抗を低く設定している。
【００１３】一方、第２の絶縁樹脂層（５）はヒートサ
イクル時に基板（１）と第２の絶縁樹脂層（５）上に搭
載する回路素子（４）の熱膨張率αの差によるストレス
を吸収緩和できる延性特性を有する絶縁樹脂層が用いら
れる。第２の絶縁樹脂層（５）としてカプトン（商品
名）等のポリイミド樹脂が用いられる。かかるポリイミ
ド樹脂の延性特性は約８０〜８５％位有し、十分にヒー
トサイクルによるストレスを吸収緩和できるものであ
る。
イクル時に基板（１）と第２の絶縁樹脂層（５）上に搭
載する回路素子（４）の熱膨張率αの差によるストレス
を吸収緩和できる延性特性を有する絶縁樹脂層が用いら
れる。第２の絶縁樹脂層（５）としてカプトン（商品
名）等のポリイミド樹脂が用いられる。かかるポリイミ
ド樹脂の延性特性は約８０〜８５％位有し、十分にヒー
トサイクルによるストレスを吸収緩和できるものであ
る。
【００１４】ところで、パワー半導体素子（６）が搭載
される第１の絶縁樹脂層（２）は基板（１）の全面に貼
着される。このとき、第１の絶縁樹脂層（２）のパワー
半導体素子（６）の固着領域には、あらかじめ銅箔が一
体化されている。そして、その銅箔をエッチングしてパ
ワー半導体素子（６）が固着される固着パッド（３）と
その固着パッド（３）から延在されたパワー用導電路
（図示しない）が形成される。
される第１の絶縁樹脂層（２）は基板（１）の全面に貼
着される。このとき、第１の絶縁樹脂層（２）のパワー
半導体素子（６）の固着領域には、あらかじめ銅箔が一
体化されている。そして、その銅箔をエッチングしてパ
ワー半導体素子（６）が固着される固着パッド（３）と
その固着パッド（３）から延在されたパワー用導電路
（図示しない）が形成される。
【００１５】パワー半導体素子（６）の固着領域以外の
第１の絶縁樹脂層（２）上に接着剤層（６Ａ）を介して
上記した第２の絶縁樹脂層（５）が貼着される。第２の
絶縁樹脂層（５）上にはあらかじめ接着剤層（６Ｂ）を
介して銅箔が一体化され、上述した、パワー半導体素子
（６）の固着領域を囲むような孔（７Ａ）とチップ部品
（４）を仮接着するための孔（７Ｂ）が設けられてい
る。この孔（７）により先に形成した固着パッド（３）
及びパワー用導電路及び第１の絶縁樹脂層（２）の一部
が露出されることになる。第１の絶縁樹脂層（２）上に
第２の絶縁樹脂層（５）を貼着した後、第２の絶縁樹脂
層（５）上の銅箔をエッチングして所望形状の導電路
（３）が形成される。このとき、第１の絶縁樹脂層
（２）の露出部分、即ち、パワー半導体固着パッド
（３）及びパワー用導電路上には保護用のレジストイン
クが塗布されているために何んら悪影響は発生しない。
第１の絶縁樹脂層（２）上に接着剤層（６Ａ）を介して
上記した第２の絶縁樹脂層（５）が貼着される。第２の
絶縁樹脂層（５）上にはあらかじめ接着剤層（６Ｂ）を
介して銅箔が一体化され、上述した、パワー半導体素子
（６）の固着領域を囲むような孔（７Ａ）とチップ部品
（４）を仮接着するための孔（７Ｂ）が設けられてい
る。この孔（７）により先に形成した固着パッド（３）
及びパワー用導電路及び第１の絶縁樹脂層（２）の一部
が露出されることになる。第１の絶縁樹脂層（２）上に
第２の絶縁樹脂層（５）を貼着した後、第２の絶縁樹脂
層（５）上の銅箔をエッチングして所望形状の導電路
（３）が形成される。このとき、第１の絶縁樹脂層
（２）の露出部分、即ち、パワー半導体固着パッド
（３）及びパワー用導電路上には保護用のレジストイン
クが塗布されているために何んら悪影響は発生しない。
【００１６】基板（１）上に第１の絶縁樹脂層（２）及
び第２の絶縁樹脂層（５）を貼着し、夫々の樹脂層
（２）（５）上に所定の導電路（３）（３）を形成した
後、かかる導電路（３）（３）上に所定の回路素子が搭
載される。即ち、第１の絶縁樹脂層（２）上の固着パッ
ド（３）にはろう材により固着された銅片等のヒートシ
ンク（８）を介してパワー半導体素子（６）が搭載接続
される。一方、第２の絶縁樹脂層（５）上の導電路
（３）にはチップ抵抗、チップコンデンサー等のチップ
部品（４）及び図示はされないがその他の小信号系の半
導体素子が半田等のろう材により固着搭載されている。
び第２の絶縁樹脂層（５）を貼着し、夫々の樹脂層
（２）（５）上に所定の導電路（３）（３）を形成した
後、かかる導電路（３）（３）上に所定の回路素子が搭
載される。即ち、第１の絶縁樹脂層（２）上の固着パッ
ド（３）にはろう材により固着された銅片等のヒートシ
ンク（８）を介してパワー半導体素子（６）が搭載接続
される。一方、第２の絶縁樹脂層（５）上の導電路
（３）にはチップ抵抗、チップコンデンサー等のチップ
部品（４）及び図示はされないがその他の小信号系の半
導体素子が半田等のろう材により固着搭載されている。
【００１７】ところで、本発明にあっては、チップコン
デンサー、チップ抵抗のチップ部品（４）を導電路
（３）上に接続する場合、上述したようにそれらのチッ
プ部品（４）が搭載される領域の第２の絶縁樹脂層
（５）の孔（７Ｂ）によって露出された第１の絶縁樹脂
層（２）とチップ部品（４）とが固定されている。即
ち、チップ部品（４）の接続電極と導電路とを半田接合
する前に基板（１）上にチップ部品（４）を仮接着する
仮接着剤（１２）によって低熱抵抗の第１の絶縁樹脂層
（２）とチップ部品（４）とが仮接着される。仮接着剤
（１２）はチップ部品（４）を仮接着するだけでなく、
チップ部品（４）の発熱を効果的に放熱させるためにア
クリル樹脂、シリコン樹脂等の接着剤中に所望重量比の
フィラーが混入されている。この構造によれば、チップ
部品（４）を基板（１）上に仮接着できるとともにチッ
プ部品（４）が発熱したとしてもその熱を効果的に外部
へ放出することができる。
デンサー、チップ抵抗のチップ部品（４）を導電路
（３）上に接続する場合、上述したようにそれらのチッ
プ部品（４）が搭載される領域の第２の絶縁樹脂層
（５）の孔（７Ｂ）によって露出された第１の絶縁樹脂
層（２）とチップ部品（４）とが固定されている。即
ち、チップ部品（４）の接続電極と導電路とを半田接合
する前に基板（１）上にチップ部品（４）を仮接着する
仮接着剤（１２）によって低熱抵抗の第１の絶縁樹脂層
（２）とチップ部品（４）とが仮接着される。仮接着剤
（１２）はチップ部品（４）を仮接着するだけでなく、
チップ部品（４）の発熱を効果的に放熱させるためにア
クリル樹脂、シリコン樹脂等の接着剤中に所望重量比の
フィラーが混入されている。この構造によれば、チップ
部品（４）を基板（１）上に仮接着できるとともにチッ
プ部品（４）が発熱したとしてもその熱を効果的に外部
へ放出することができる。
【００１８】また、パワー半導体素子（６）は第２の絶
縁樹脂層（５）の孔（７）の周端部に延材された導電路
（３）とワイヤ線（９）により接続され、パワー半導体
素子（６）と他の回路素子（４）とが相互に電気接続さ
れることになる。このとき、導電路（３）上にはワイヤ
ボンディングを容易にするためにＮｉメッキ（１０）処
理が施されている。
縁樹脂層（５）の孔（７）の周端部に延材された導電路
（３）とワイヤ線（９）により接続され、パワー半導体
素子（６）と他の回路素子（４）とが相互に電気接続さ
れることになる。このとき、導電路（３）上にはワイヤ
ボンディングを容易にするためにＮｉメッキ（１０）処
理が施されている。
【００１９】本発明の構造に依れば、基板（１）上に上
述したように低熱抵抗樹脂層の第１の絶縁樹脂層（２）
と延性特性を有する第２の絶縁樹脂層（５）とを備えて
いるために発熱を有するパワー半導体素子の熱量を十分
に放散できると共に厳しい温度サイクル、例えば−５０
〜＋１５０℃範囲であってもαの差によるチップ抵抗、
チップコンデンサー等のチップ部品（４）の半田接合部
に生ずるストレスは第２の絶縁樹脂層（５）によって吸
収されるため、従来の如き、半田接合部のクラック発生
を著しく抑制することができる。
述したように低熱抵抗樹脂層の第１の絶縁樹脂層（２）
と延性特性を有する第２の絶縁樹脂層（５）とを備えて
いるために発熱を有するパワー半導体素子の熱量を十分
に放散できると共に厳しい温度サイクル、例えば−５０
〜＋１５０℃範囲であってもαの差によるチップ抵抗、
チップコンデンサー等のチップ部品（４）の半田接合部
に生ずるストレスは第２の絶縁樹脂層（５）によって吸
収されるため、従来の如き、半田接合部のクラック発生
を著しく抑制することができる。
【００２０】それでは、本発明構造を用いると何故チッ
プコンデンサー、チップ抵抗等のチップ部品（４）の半
田接合部にクラックが生じにくくなることを図２を示し
て説明する。チップ部品（４）を固着した基板（１）を
約１５０℃の高温状態に放置すると基板（１）のαが２
３×１０-6／℃と大きいために基板（１）には矢印に示
す大きな応力が生じる。そして、第１の絶縁樹脂層
（２）も所定含有量のフィラーが混入されているために
αが約２３×１０-6／℃と大きくなるため基板（１）と
同様に大きな応力が生じる。この第１の絶縁樹脂層
（２）に生じる応力は、膜厚が約数十μと薄いため実質
的には基板（１）の応力がそのまま第１の絶縁樹脂層
（２）に伝達される。しかし、チップ部品（４）は延性
特性を有する第２の絶縁樹脂層（５）上に搭載されてい
るため、基板（１）で生じた大きな応力は第２の絶縁樹
脂層（５）内で厚み方向に従って矢印の如く吸収緩和さ
れ、半田接合部（１１）には基板（１）で生じた大きな
応力が加わらないことになる。このとき、第２の絶縁樹
脂層（５）の膜厚が約１０μ以下だと基板（１）で生じ
た応力を有効に緩和することができないために、第２の
絶縁樹脂層（５）の膜厚を約１０μ以上に設定すると十
分に基板（１）で発生した応力を緩和することができ
る。以上に述べたように基板（１）で発生した応力は第
２の絶縁樹脂層（５）内で緩和されるために、半田接合
部（１１）の半田成分の微結晶状態が保持され半田接合
部とコンデンサー等のチップ部品（４）の界面にクラッ
クが発生しないものである。
プコンデンサー、チップ抵抗等のチップ部品（４）の半
田接合部にクラックが生じにくくなることを図２を示し
て説明する。チップ部品（４）を固着した基板（１）を
約１５０℃の高温状態に放置すると基板（１）のαが２
３×１０-6／℃と大きいために基板（１）には矢印に示
す大きな応力が生じる。そして、第１の絶縁樹脂層
（２）も所定含有量のフィラーが混入されているために
αが約２３×１０-6／℃と大きくなるため基板（１）と
同様に大きな応力が生じる。この第１の絶縁樹脂層
（２）に生じる応力は、膜厚が約数十μと薄いため実質
的には基板（１）の応力がそのまま第１の絶縁樹脂層
（２）に伝達される。しかし、チップ部品（４）は延性
特性を有する第２の絶縁樹脂層（５）上に搭載されてい
るため、基板（１）で生じた大きな応力は第２の絶縁樹
脂層（５）内で厚み方向に従って矢印の如く吸収緩和さ
れ、半田接合部（１１）には基板（１）で生じた大きな
応力が加わらないことになる。このとき、第２の絶縁樹
脂層（５）の膜厚が約１０μ以下だと基板（１）で生じ
た応力を有効に緩和することができないために、第２の
絶縁樹脂層（５）の膜厚を約１０μ以上に設定すると十
分に基板（１）で発生した応力を緩和することができ
る。以上に述べたように基板（１）で発生した応力は第
２の絶縁樹脂層（５）内で緩和されるために、半田接合
部（１１）の半田成分の微結晶状態が保持され半田接合
部とコンデンサー等のチップ部品（４）の界面にクラッ
クが発生しないものである。
【００２１】一方、図３は本発明の構造（Ａ）と従来の
構造（Ｂ）上にチップコンデンサー（４）を搭載したと
きの温度サイクル試験での半田接合部へのクラック発生
不良率を示した特性図である。尚、温度サイクル条件は
−４０℃（３０分）〜＋１２５℃（３０分）で行い、ア
ルミニウム基板上に３．２×１．６ｍｍのチップコンデ
ンサーを搭載した。図から明らかな如く、従来の（Ｂ）
では６７０サイクルで不良が発生し始め、１０００サイ
クルでは試験サンプル数８個中全てのサンプルで半田ク
ラックによる接続不良が発生した。それに対して、本発
明の（Ａ）では１５００サイクルにおいても半田接合部
のクラックの発生が全くないことが確認された。
構造（Ｂ）上にチップコンデンサー（４）を搭載したと
きの温度サイクル試験での半田接合部へのクラック発生
不良率を示した特性図である。尚、温度サイクル条件は
−４０℃（３０分）〜＋１２５℃（３０分）で行い、ア
ルミニウム基板上に３．２×１．６ｍｍのチップコンデ
ンサーを搭載した。図から明らかな如く、従来の（Ｂ）
では６７０サイクルで不良が発生し始め、１０００サイ
クルでは試験サンプル数８個中全てのサンプルで半田ク
ラックによる接続不良が発生した。それに対して、本発
明の（Ａ）では１５００サイクルにおいても半田接合部
のクラックの発生が全くないことが確認された。
【００２２】図４は他の実施例を示す断面図であり、基
板（１）の同一主面の同一層に略同一膜厚の第１の絶縁
樹脂層（２）と第２の絶縁樹脂層（５）とを形成したも
のである。かかる構造によれば第２の絶縁樹脂層（５）
に孔（７Ｂ）を設けると基板（１）のアルマイト層が露
出され放熱作用は向上するものの耐圧を考慮すれば先に
述べた実施例の方が好ましい。
板（１）の同一主面の同一層に略同一膜厚の第１の絶縁
樹脂層（２）と第２の絶縁樹脂層（５）とを形成したも
のである。かかる構造によれば第２の絶縁樹脂層（５）
に孔（７Ｂ）を設けると基板（１）のアルマイト層が露
出され放熱作用は向上するものの耐圧を考慮すれば先に
述べた実施例の方が好ましい。
【００２３】
【発明の効果】以上に詳述した如く、本発明に依れば、
厳い条件下の温度サイクルにおいても、チップコンデン
サー、チップ抵抗等のチップ部品の半田接合部に生じて
いたクラック発生を略完全に防止することができる。そ
の結果、パワー半導体素子の熱放散性に優れかつ極めて
厳い温度サイクル条件下に適合した高信頼性の大出力用
の混成集積回路を実現することができる。
厳い条件下の温度サイクルにおいても、チップコンデン
サー、チップ抵抗等のチップ部品の半田接合部に生じて
いたクラック発生を略完全に防止することができる。そ
の結果、パワー半導体素子の熱放散性に優れかつ極めて
厳い温度サイクル条件下に適合した高信頼性の大出力用
の混成集積回路を実現することができる。
【００２４】また、本発明によれば、延性特性を有する
第１の絶縁樹脂層上に搭載されるチップ部品は第１の絶
縁樹脂層に設けられた孔領域内に配置された熱伝性の優
れた接着剤を介して基板と固定されることにより、チッ
プ部品が発熱したとしてもその熱を効率よく放出するこ
とができる。
第１の絶縁樹脂層上に搭載されるチップ部品は第１の絶
縁樹脂層に設けられた孔領域内に配置された熱伝性の優
れた接着剤を介して基板と固定されることにより、チッ
プ部品が発熱したとしてもその熱を効率よく放出するこ
とができる。
【図１】図１は本発明の一の実施例を示す要部拡大断面
図である。
図である。
【図２】図２は本発明の実施例の半田接合部における応
力を説明する図である。
力を説明する図である。
【図３】図３は温度サイクル試験における半田接合部の
クラック発生不良率を示す特性図である。
クラック発生不良率を示す特性図である。
【図４】図４は他の実施例を示す要部拡大断面図であ
る。
る。
【図５】図５は従来の混成集積回路を示す断面図であ
る。
る。
【図６】図６は従来の半田接合部における応力を説明す
る図である。
る図である。
（１） 金属基板
（２） 第１の絶縁樹脂層
（３） 導電路
（４） チップ部品
（５） 第２の絶縁樹脂層
（６） パワー半導体素子
（１２） 仮接着剤層
Claims (2)
- 【請求項１】 金属基板の同一主面に低熱抵抗樹脂層と
延性特性を有する絶縁樹脂層が存在し、前記両樹脂層上
に所望形状の導電路が形成され、前記低熱抵抗樹脂層上
にパワー半導体素子を固着搭載し前記絶縁樹脂層上にチ
ップ抵抗等の回路素子を固着搭載した混成集積回路にお
いて、 前記回路素子は前記絶縁樹脂層に設けられた孔をまた
ぎ、前記孔内に配置されたフィラー入りの接着樹脂層を
介して基板上に搭載固定したことを特徴とする混成集積
回路。 - 【請求項２】 前記延性特性を有した絶縁樹脂層として
ポリイミド樹脂を用いたことを特徴とする請求項１記載
の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188863A JPH0536736A (ja) | 1991-07-29 | 1991-07-29 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188863A JPH0536736A (ja) | 1991-07-29 | 1991-07-29 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536736A true JPH0536736A (ja) | 1993-02-12 |
Family
ID=16231186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188863A Pending JPH0536736A (ja) | 1991-07-29 | 1991-07-29 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536736A (ja) |
-
1991
- 1991-07-29 JP JP3188863A patent/JPH0536736A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100444356C (zh) | 功率组件 | |
| JPH04162756A (ja) | 半導体モジュール | |
| JPH09275170A (ja) | 半導体装置 | |
| JP2803603B2 (ja) | マルチチップパッケージ構造 | |
| JP2919651B2 (ja) | 混成集積回路 | |
| CN115136297A (zh) | 功率模块及其制造方法 | |
| JPH06334286A (ja) | 回路基板 | |
| JPH0536736A (ja) | 混成集積回路 | |
| JPH1117081A (ja) | 電力用半導体モジュール | |
| JPH0537106A (ja) | 混成集積回路 | |
| JPH06310564A (ja) | 半導体装置 | |
| JP2005285885A (ja) | 半導体装置 | |
| JPS61156754A (ja) | 高熱伝導性金属ベ−スプリント基板 | |
| JP2884872B2 (ja) | 半導体装置の実装構造 | |
| JPS63173348A (ja) | 半導体装置 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP2804765B2 (ja) | 電子部品塔載用基板 | |
| JP3170004B2 (ja) | セラミック回路基板 | |
| JPH0864711A (ja) | 半導体用パッケージ | |
| JPS60250655A (ja) | 集積回路パツケ−ジ |