JPH0536739A - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置

Info

Publication number
JPH0536739A
JPH0536739A JP3193362A JP19336291A JPH0536739A JP H0536739 A JPH0536739 A JP H0536739A JP 3193362 A JP3193362 A JP 3193362A JP 19336291 A JP19336291 A JP 19336291A JP H0536739 A JPH0536739 A JP H0536739A
Authority
JP
Japan
Prior art keywords
marking
island
history
back surface
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3193362A
Other languages
English (en)
Other versions
JP2702321B2 (ja
Inventor
Tsumoru Takado
積 高堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP3193362A priority Critical patent/JP2702321B2/ja
Publication of JPH0536739A publication Critical patent/JPH0536739A/ja
Application granted granted Critical
Publication of JP2702321B2 publication Critical patent/JP2702321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates

Landscapes

  • Labeling Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】製品履歴を封止樹脂内に残すことによって、樹
脂面の捺印が消えて履歴がわからなくなる事を防止す
る。 【構成】ダイボンディング装置に、ペレット４のダイボ
ンディング後リードフレーム１のアイランド２の裏面に
捺印を行なうための捺印部６を有している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造装置に
関し、特にダイボンディング装置に関する。
【０００２】
【従来の技術】従来のダイボンディング装置は、１ピッ
チずつ送られるリードフレームのアイランド部へ接着材
料を供給又は転写し、その上に吸着治具を用いてペレッ
トを接着するという機能を有している。
【０００３】
【発明が解決しようとする課題】従来、ダイボンディン
グされたペレットの履歴やロット番号等は、樹脂封止
後、樹脂の外面に捺印により印字している。しかし、外
面の捺印は擦れて消えることがあり、樹脂内に封止され
ているペレットの履歴がわからなくなるという問題があ
った。
【０００４】
【課題を解決するための手段】本発明のダイボンディン
グ装置は、ペレットをダイボンディングした後、リード
フレームのアイランド裏面に対しそのペレットの履歴や
型名を捺印する機能を付加した構造を有している。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
【０００６】図１は本発明の一実施例の装置構成図であ
る。本実施例では、ダイボンディング後に、そのアイラ
ンド裏面にペレットの履歴を捺印する捺印部を設けてい
る。リードフレームを１ピッチずつ送り、まず接着材供
給部において、リードフレーム１が有しているペレット
を接着する位置であるアイランド２に、接着材料３を塗
布または転写し、次いでダイボンディング部において、
位置決めされたペレット４を吸着治具５にて吸着し、ア
イランド２へ接着する。その後、捺印位置において、捺
印インクを表面に有する捺印部６がリードフレーム裏面
へ接触し捺印を行う。
【０００７】図２はアイランド裏面へ捺印されたＩＣの
裏面側から見た斜視図である。アイランド２に接着され
たペレット４は、金属細線７にて外部リード８と電気的
に接続されている。そのアイランド２の裏面には捺印部
６によって捺印されたロット記号９ａやシリアル番号９
ｂ等が有る。そして、それ全体を封止樹脂１０で封止し
ている。
【０００８】
【発明の効果】以上説明したように本発明は、ダイボン
ディング時にダイボンディングされたペレットの履歴等
をアイランド裏面に捺印することにより、封止樹脂へ捺
印された履歴が消えた場合においても、内部のペレット
の履歴を知ることが出来るという効果が有る。
【図面の簡単な説明】
【図１】本発明の一実施例の装置構成図である。
【図２】捺印されたＩＣを裏面側から見た切欠き斜視図
である。
【符号の説明】
１ リードフレーム ２ アイランド ３ 接着材料 ４ ペレット ５ 吸着治具 ６ 捺印部 ７ 金属細線 ８ 外部リード ９ａ ロット記号 ９ｂ シリアル番号 １０ 封止樹脂

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 リードフレームへ半導体ペレットを接着
    する半導体装置の製造装置において、ダイボンディング
    後リードフレームのアイランド部裏面にボンディングさ
    れたペレットの履歴を捺印する捺印部を有する事を特徴
    とする半導体装置の製造装置
JP3193362A 1991-08-02 1991-08-02 半導体装置の製造装置 Expired - Fee Related JP2702321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3193362A JP2702321B2 (ja) 1991-08-02 1991-08-02 半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3193362A JP2702321B2 (ja) 1991-08-02 1991-08-02 半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JPH0536739A true JPH0536739A (ja) 1993-02-12
JP2702321B2 JP2702321B2 (ja) 1998-01-21

Family

ID=16306652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3193362A Expired - Fee Related JP2702321B2 (ja) 1991-08-02 1991-08-02 半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2702321B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552542B2 (en) 2011-09-21 2013-10-08 Renesas Electronics Corporation Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device
US11239176B2 (en) * 2019-04-17 2022-02-01 Infineon Technologies Ag Package comprising identifier on and/or in carrier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552542B2 (en) 2011-09-21 2013-10-08 Renesas Electronics Corporation Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device
US11239176B2 (en) * 2019-04-17 2022-02-01 Infineon Technologies Ag Package comprising identifier on and/or in carrier

Also Published As

Publication number Publication date
JP2702321B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
US8236612B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US9966326B2 (en) Lead frames with wettable flanks
US7859090B2 (en) Die attach method and leadframe structure
US7351612B2 (en) Method for fabricating quad flat non-leaded package
JPH0536739A (ja) 半導体装置の製造装置
JP3008470B2 (ja) リードフレーム
CN101584044B (zh) 集成电路封装体和用于在集成电路封装体中散热的方法
JP4243178B2 (ja) 半導体装置の製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004022981A (ja) 半導体装置およびその製造方法
JPS6344998Y2 (ja)
JP2924254B2 (ja) ダイボンディング方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH05243448A (ja) 集積回路用パッケージ
JP4388165B2 (ja) 半導体装置の製造方法
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JPH0745780A (ja) 半導体装置用クワッドフラットパッケージ
JPS6214698Y2 (ja)
JPS63236353A (ja) 半導体装置
JP2954066B2 (ja) 樹脂封止型半導体装置
JPH0650749B2 (ja) 半導体装置及びその製造方法
JPH07169905A (ja) 半導体装置
TW201138047A (en) Circuit board structure, packaging structure and method for making the same
JPH02229460A (ja) リードフレームとそれを用いた半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970819

LAPS Cancellation because of no payment of annual fees