JPH02229460A - リードフレームとそれを用いた半導体装置 - Google Patents
リードフレームとそれを用いた半導体装置Info
- Publication number
- JPH02229460A JPH02229460A JP1050756A JP5075689A JPH02229460A JP H02229460 A JPH02229460 A JP H02229460A JP 1050756 A JP1050756 A JP 1050756A JP 5075689 A JP5075689 A JP 5075689A JP H02229460 A JPH02229460 A JP H02229460A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- film
- semiconductor device
- inner leads
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導佑チップを実装するために使用されるリ
ードフレームとそれを用いて構成した半導体装置に関す
る． （従来の技術） 近年、リードフレームのインナーリード部分が多ピン化
するに伴って、搬送時や工程中等にリードフレームが変
形し、インナーリード同志が接触したり、インナーリー
ドの先端が上下にばらついたりすることがある． そこで、絶縁フィルムでテーピングを行い、リードフレ
ームのインナーリード部分の変形を防ぐ手段が採られて
いる。
ードフレームとそれを用いて構成した半導体装置に関す
る． （従来の技術） 近年、リードフレームのインナーリード部分が多ピン化
するに伴って、搬送時や工程中等にリードフレームが変
形し、インナーリード同志が接触したり、インナーリー
ドの先端が上下にばらついたりすることがある． そこで、絶縁フィルムでテーピングを行い、リードフレ
ームのインナーリード部分の変形を防ぐ手段が採られて
いる。
第４図は、リードフレーム（ａ）を示すものである．
そして，従来はかかるリードフレーム（ａ）のインナー
リード（２０）の変形を防ぐため、第５図のようにイン
ナーリード（２０）の中央部分に互って絶縁テープ（２
１）を接着している。
リード（２０）の変形を防ぐため、第５図のようにイン
ナーリード（２０）の中央部分に互って絶縁テープ（２
１）を接着している。
そして、第６図のように半導体チップ（２２）をリード
フレーム（ａ）のダイパッド部（２３）上Ｃこダイボン
ドし、半導体チップ（２２）の電極部とインナーリード
（２０）とをそれぞれワイヤ（２４）で接続し、半導体
装置を構成している（実開昭５４−８８２６８号公報参
照）。
フレーム（ａ）のダイパッド部（２３）上Ｃこダイボン
ドし、半導体チップ（２２）の電極部とインナーリード
（２０）とをそれぞれワイヤ（２４）で接続し、半導体
装置を構成している（実開昭５４−８８２６８号公報参
照）。
（発明が解決しようとする課ｌ！）
しかし、以上のような従来のテーピングは、インナーリ
ードの変形を防ぐだけであって、半導体装置と他の電子
部品の接続は半導体装置を実装した後で，例えばプリン
ト配線基板上で別途行わなければならず、手間がかかる
． （課題を解決するための手段） そこで，以上の技術的課題を解決するために、インナー
リードを絶縁物質で接続し、その絶縁物質に配線パター
ンを形成するようにしてリードフレームを構成した． そしてまた、このリードフレームを用いて半導体装置構
成したものである。
ードの変形を防ぐだけであって、半導体装置と他の電子
部品の接続は半導体装置を実装した後で，例えばプリン
ト配線基板上で別途行わなければならず、手間がかかる
． （課題を解決するための手段） そこで，以上の技術的課題を解決するために、インナー
リードを絶縁物質で接続し、その絶縁物質に配線パター
ンを形成するようにしてリードフレームを構成した． そしてまた、このリードフレームを用いて半導体装置構
成したものである。
（作用）
以上のように構成された本発明リードフレームによれば
、ＩＣ化できない電子部品でもパッケージ内の配線パタ
ーンに搭載できる。
、ＩＣ化できない電子部品でもパッケージ内の配線パタ
ーンに搭載できる。
なお、従来同様、インナーリード部分はしっかりと保持
され、変形しない。
され、変形しない。
（実施例）
以下、図面を基にして本発明の実施例を説明する．
第１図は、本発明にかかるリードフレーム（ａ＞を示し
ている． リードフレーム（ａ）は、銅合金、４２アロイ゛などの
金属からなるものである。
ている． リードフレーム（ａ）は、銅合金、４２アロイ゛などの
金属からなるものである。
（ｆ）はフィルムであって、このフイルム（ｆ）は絶縁
材質からなるベースフイルム（１）と、ペースフィルム
（１）の下面に塗布された接着剤層（２）と、ベースフ
ィルム（１）の上面に形成されな配線パターン（３）で
構成されている。
材質からなるベースフイルム（１）と、ペースフィルム
（１）の下面に塗布された接着剤層（２）と、ベースフ
ィルム（１）の上面に形成されな配線パターン（３）で
構成されている。
ベースフィルム（１）には接着剤付きの、ポリイミド、
ＰＥＴ等からなるプラスチック製フィルムなどが好適に
使用される． ベースフィルム（１）の下面に塗布された接着剤層（２
）によって、リードフレーム（ａ）のインナーリード（
４）・・・同志は短絡することなく接着固定されている
。
ＰＥＴ等からなるプラスチック製フィルムなどが好適に
使用される． ベースフィルム（１）の下面に塗布された接着剤層（２
）によって、リードフレーム（ａ）のインナーリード（
４）・・・同志は短絡することなく接着固定されている
。
フィルム（ｆ）中央の窓孔（ｆ′）からは、ダイバッド
部分（５）上面が露呈しており，ここに半導体チップ（
６）がダイボンドされている．半導体チップ（６）はワ
イヤー（７）・・・によってインナーリード（４）・・
・の先端に適宜接続されている． なお、半導体チップ（６）を接続する方法としては，ワ
イヤボンディング法が一般であり、ワイヤボンディング
法には，金線を主体とした熱圧着法、アルミニウム線を
主体とした超音波ボンディング法，両者を組み合わせた
サーモソニック法などがある， フィルム（ｆ）には配線パターン（３）が形成されてい
るので、ここに電子部品を搭載できるようになっている
。
部分（５）上面が露呈しており，ここに半導体チップ（
６）がダイボンドされている．半導体チップ（６）はワ
イヤー（７）・・・によってインナーリード（４）・・
・の先端に適宜接続されている． なお、半導体チップ（６）を接続する方法としては，ワ
イヤボンディング法が一般であり、ワイヤボンディング
法には，金線を主体とした熱圧着法、アルミニウム線を
主体とした超音波ボンディング法，両者を組み合わせた
サーモソニック法などがある， フィルム（ｆ）には配線パターン（３）が形成されてい
るので、ここに電子部品を搭載できるようになっている
。
実施例に示したものは、配線パターン（３）上に電子部
品（１０）（１１）を装着し、ワイヤー（１２）によっ
て、リードフレーム（ａ）のインナーリード（４）と配
線パターン（３）を適宜接続したものである。
品（１０）（１１）を装着し、ワイヤー（１２）によっ
て、リードフレーム（ａ）のインナーリード（４）と配
線パターン（３）を適宜接続したものである。
その他、（１３）は半導体装置を形成するパッケージで
ある。
ある。
以上のようにして構成された半導体装置にあっては、フ
ィルム（ｆ）の上に電子部品として薄膜あるいは厚膜の
抵抗、コンデンサ、トランジスタ等や、これらのチップ
部品を装着して、インナーリード（４）とワイヤー（１
２）で接続することができ、複合機能を持った半導体装
置とすることができる。
ィルム（ｆ）の上に電子部品として薄膜あるいは厚膜の
抵抗、コンデンサ、トランジスタ等や、これらのチップ
部品を装着して、インナーリード（４）とワイヤー（１
２）で接続することができ、複合機能を持った半導体装
置とすることができる。
なお、本発明は以上の実施例に限定されるものでないこ
とは勿論であり、例えば第３図に示すように、フィルム
（ｆ）上の配線パターン（３）にボンディングパッド（
ｌ５）・・・を配設し、このボンディングパッド（１５
）とインナーリード（４）をワイヤー（１２）で接続す
るようにしても良く、さらにまた、このボンディングパ
ッド（１５）と、グイパッド部分（５）上面にグイボン
ドされている半導体チップ（６）とを直接ワイヤー（ｌ
６）で接続するようなこともできる． （発明の効果） 以上何れにしても本発明によれば、リードフレームに簡
単に回路基板機能を持たせることができる。
とは勿論であり、例えば第３図に示すように、フィルム
（ｆ）上の配線パターン（３）にボンディングパッド（
ｌ５）・・・を配設し、このボンディングパッド（１５
）とインナーリード（４）をワイヤー（１２）で接続す
るようにしても良く、さらにまた、このボンディングパ
ッド（１５）と、グイパッド部分（５）上面にグイボン
ドされている半導体チップ（６）とを直接ワイヤー（ｌ
６）で接続するようなこともできる． （発明の効果） 以上何れにしても本発明によれば、リードフレームに簡
単に回路基板機能を持たせることができる。
特に、同一パッケージ内にＩＣ化できない電子部品など
も搭載できるので、従来はプリント配線基板上でのディ
スクリート部品であったチップコンデンサやチップ抵抗
などを具備した、複合機能を持った半導体装置を提供で
きる。
も搭載できるので、従来はプリント配線基板上でのディ
スクリート部品であったチップコンデンサやチップ抵抗
などを具備した、複合機能を持った半導体装置を提供で
きる。
従って，プリント配線基板上で他の電子部品と接続する
手間も少なくなる。
手間も少なくなる。
なお、インナーリード同志はフィルムでしっかりと保持
され、搬送時や半導体装置を組み立てる工程などにおい
ても変形したり接触し合ったりすることがない．
され、搬送時や半導体装置を組み立てる工程などにおい
ても変形したり接触し合ったりすることがない．
第１図は本発明にかかるリードフレームの平面図、
第２図は第１図のリードフレームで構成された半導体装
置の縦断面図、 第３図はリードフレームの一部拡大平面図、第４図はリ
ードフレームの平面図 第５図は従来技術にかかるリードフレームの平面図、 第６図は第５図のリードフレームで構成した半導体装置
の縦断面図を表す． ａ・・・リードフレーム ｆ・・・フィルム ｌ・・・ベースフィルム ２・・・接着剤層 ３・・・配線パターン ４・・・インナーリード ５・・・グイパッド部分 ６・・・半導体チップ ７、１２、１６・・・ワイヤー １０、１１・・・電子部品
置の縦断面図、 第３図はリードフレームの一部拡大平面図、第４図はリ
ードフレームの平面図 第５図は従来技術にかかるリードフレームの平面図、 第６図は第５図のリードフレームで構成した半導体装置
の縦断面図を表す． ａ・・・リードフレーム ｆ・・・フィルム ｌ・・・ベースフィルム ２・・・接着剤層 ３・・・配線パターン ４・・・インナーリード ５・・・グイパッド部分 ６・・・半導体チップ ７、１２、１６・・・ワイヤー １０、１１・・・電子部品
Claims (9)
- （１）インナーリードを絶縁物質で接続し、該絶縁物質
に配線パターンを形成したリードフレーム - （２）上記絶縁物質は接着剤層を備えたフィルム状のも
のである請求項１記載のリードフレーム - （３）上記配線パターンに電子部品を搭載した請求項１
または２記載のリードフレーム - （４）上記電子部品は表面実装型のものを含む請求項３
記載のリードフレーム - （５）上記電子部品は厚膜形成によってなるものを含む
請求項３または４記載のリードフレーム - （６）上記配線パターンにボンディングパッドを配設し
た請求項１記載のリードフレーム - （７）ワイヤーボンディングにより上記ボンディングパ
ッドとリードフレームを接続した請求項６記載のリード
フレーム - （８）ワイヤーボンディングにより上記ボンディングパ
ッドと半導体チップを直接接続したものを含む請求項６
または７記載のリードフレーム - （９）請求項１乃至８記載のリードフレームの何れかを
用いて構成した半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050756A JPH02229460A (ja) | 1989-03-02 | 1989-03-02 | リードフレームとそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050756A JPH02229460A (ja) | 1989-03-02 | 1989-03-02 | リードフレームとそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02229460A true JPH02229460A (ja) | 1990-09-12 |
Family
ID=12867686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050756A Pending JPH02229460A (ja) | 1989-03-02 | 1989-03-02 | リードフレームとそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02229460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504370A (en) * | 1994-09-15 | 1996-04-02 | National Semiconductor Corporation | Electronic system circuit package directly supporting components on isolated subsegments |
| JP2008205467A (ja) * | 2007-02-16 | 2008-09-04 | Cree Inc | 低減されたオン抵抗を有するダイオード、および関連する製造方法 |
-
1989
- 1989-03-02 JP JP1050756A patent/JPH02229460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504370A (en) * | 1994-09-15 | 1996-04-02 | National Semiconductor Corporation | Electronic system circuit package directly supporting components on isolated subsegments |
| JP2008205467A (ja) * | 2007-02-16 | 2008-09-04 | Cree Inc | 低減されたオン抵抗を有するダイオード、および関連する製造方法 |
| US8138583B2 (en) | 2007-02-16 | 2012-03-20 | Cree, Inc. | Diode having reduced on-resistance and associated method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02229460A (ja) | リードフレームとそれを用いた半導体装置 | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JPS58178544A (ja) | リ−ドフレ−ム | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JP2002158309A (ja) | 半導体装置およびその製造方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH054279Y2 (ja) | ||
| JPS6030105B2 (ja) | 表面処理方法 | |
| JPH02275655A (ja) | 混成集積回路 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPH0513011Y2 (ja) | ||
| JPS62219532A (ja) | 半導体集積回路装置 | |
| JPS6398678U (ja) | ||
| JPH03196558A (ja) | 集積回路装置 |