JP2017514319A - 高ブレークダウンｎ型埋め込み層 - Google Patents

高ブレークダウンｎ型埋め込み層 Download PDF

Info

Publication number
JP2017514319A
JP2017514319A JP2017507937A JP2017507937A JP2017514319A JP 2017514319 A JP2017514319 A JP 2017514319A JP 2017507937 A JP2017507937 A JP 2017507937A JP 2017507937 A JP2017507937 A JP 2017507937A JP 2017514319 A JP2017514319 A JP 2017514319A
Authority
JP
Japan
Prior art keywords
layer
type
substrate
semiconductor device
type buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017507937A
Other languages
English (en)
Other versions
JP2017514319A5 (ja
JP6657183B2 (ja
Inventor
ピー ペンハルカル サミール
ピー ペンハルカル サミール
フー ビンホワ
フー ビンホワ
リッツマン エドワーズ ヘンリー
リッツマン エドワーズ ヘンリー
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2017514319A publication Critical patent/JP2017514319A/ja
Publication of JP2017514319A5 publication Critical patent/JP2017514319A5/ja
Application granted granted Critical
Publication of JP6657183B2 publication Critical patent/JP6657183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

記載される例において、半導体デバイス（１００）が、アンチモン及び／又はヒ素をｐ型の第１のエピタキシャル層（１０４）に高ドーズ量及び低エネルギーで注入すること、及びリンを低ドーズ量及び高エネルギーで注入することによって形成されるｎ型埋め込み層（１０８）を有する。熱駆動プロセスが、重いドーパント及びリン両方を拡散及び活性化する。アンチモン及びヒ素は著しく拡散せず、埋め込み層（１０８）のメイン層（１１４）のための狭いプロファイルを維持する。リンは、メイン層（１１４）の下に数ミクロン厚みの軽くドープされた層（１２０）を提供するように拡散する。エピタキシャルｐ型層（１０６）が埋め込み層（１０８）の上に成長される。

Description

本願は、概して半導体デバイスに関し、更に特定して言えば、半導体デバイスにおける埋め込み層に関連する。
例示の半導体デバイスは、ｐ型基板におけるｎ型埋め込み層を含む。埋め込み層は、埋め込み層の上の基板における構成要素のための高電圧での隔離されたオペレーションを提供するために、８０ボルトを超える高電圧にバイアスされる。埋め込み層の底部表面において、ｐｎ接合が、好ましくない漏れ電流及び低ブレークダウンを示す。
記載される例において、半導体デバイスが、ｐ型の第１のエピタキシャル層の上であり、ｐ型の第２のエピタキシャル層の下の、ｎ型埋め込み層を有する。ｎ型埋め込み層は、重いｎ型ドーパントであるアンチモン及び／又はヒ素を、ｐ型の第１のエピタキシャル層に高ドーズ量及び低エネルギーで注入すること、及びより軽いｎ型ドーパントであるリンを、低ドーズ量及び高エネルギーで注入することにより形成される。熱駆動プロセスが、重いドーパント及びリン両方を拡散及び活性化する。重いドーパントは著しく拡散せず、埋め込み層のメイン層のための狭いプロファイルを有利に維持する。リンは、軽くドープされた層を、メイン層より下に数ミクロンの厚みに効果的に提供するように拡散する。
高電圧ｎ型埋め込み層を含む例示の半導体デバイスの断面である。
製造の連続的段階で示される、図１の半導体デバイスに類似する半導体デバイスの断面図である。 製造の連続的段階で示される、図１の半導体デバイスに類似する半導体デバイスの断面図である。 製造の連続的段階で示される、図１の半導体デバイスに類似する半導体デバイスの断面図である。 製造の連続的段階で示される、図１の半導体デバイスに類似する半導体デバイスの断面図である。 製造の連続的段階で示される、図１の半導体デバイスに類似する半導体デバイスの断面図である。 製造の連続的段階で示される、図１の半導体デバイスに類似する半導体デバイスの断面図である。
製造の連続的段階で示される、高電圧局地化ｎ型埋め込み層を含む別の例示の半導体デバイスの断面図である。 製造の連続的段階で示される、高電圧局地化ｎ型埋め込み層を含む別の例示の半導体デバイスの断面図である。 製造の連続的段階で示される、高電圧局地化ｎ型埋め込み層を含む別の例示の半導体デバイスの断面図である。 製造の連続的段階で示される、高電圧局地化ｎ型埋め込み層を含む別の例示の半導体デバイスの断面図である。 製造の連続的段階で示される、高電圧局地化ｎ型埋め込み層を含む別の例示の半導体デバイスの断面図である。 製造の連続的段階で示される、高電圧局地化ｎ型埋め込み層を含む別の例示の半導体デバイスの断面図である。
高電圧ｎ型埋め込み層を含む代替の例示の半導体デバイスの断面である。
下記の同時継続中の特許出願は、参照により本願に組み込まれる。
米国特許出願番号ＵＳ１４／５５５，２０９ 米国特許出願番号ＵＳ１４／５５５，３００ 米国特許出願番号ＵＳ１４／５５５，３５９
図１は、高電圧ｎ型埋め込み層を含む例示の半導体デバイスの断面である。半導体デバイス１００が基板１０２を有し、基板１０２は、単結晶シリコンなどの半導体材料の第１のエピタキシャル層１０４を含む。基板１０２はまた、第１のエピタキシャル層１０４上に配置される第２のエピタキシャル層１０６を含む。第２のエピタキシャル層１０６は、第１のエピタキシャル層１０４と同じ組成を有し得る半導体材料を含む。ｎ型埋め込み層１０８が、第１のエピタキシャル層１０４及び第２のエピタキシャル層１０６内へ延在して、第１のエピタキシャル層１０４と第２のエピタキシャル層１０６との間の境界において基板１０２内に配置される。ｎ型埋め込み層１０８のすぐ下の第１のエピタキシャル層１０４は、下部層１１０と称される。下部層１１０は、ｐ型であり、５Ωｃｍ〜１０Ωｃｍの抵抗率を有する。ｎ型埋め込み層１０８の上の第２のエピタキシャル層１０６は、上部層１１２と称される。上部層１１２は、ｐ型であり、５Ωｃｍ〜１０Ωｃｍの抵抗率を有する。
ｎ型埋め込み層１０８はメイン層１１４を含み、メイン層１１４は、第１のエピタキシャル層１０４内へ少なくとも１ミクロン及び第２のエピタキシャル層１０６内へ少なくとも１ミクロン延在して、第１のエピタキシャル層１０４と第２のエピタキシャル層１０６との間の境界に跨る。メイン層１１４は、５×１０１８ｃｍ−３より大きい平均ドーピング密度を有する。メイン層１１４におけるｎ型ドーパントの少なくとも５０パーセントがヒ素及び／又はアンチモンである。メイン層１１４の頂部表面１１６が、基板１０２の頂部表面１１８より少なくとも５ミクロン下である。メイン層１１４の頂部表面１１６は、基板１０２の頂部表面１１８より８ミクロン〜１２ミクロン下であってもよい。
ｎ型埋め込み層１０８は、メイン層１１４より下に少なくとも２ミクロン延在する軽くドープされた層１２０を含む。軽くドープされた層１２０は、下部層１１０の上の第１のエピタキシャル層１０４に配置される。軽くドープされた層１２０は、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３の平均ドーピング密度を有する。軽くドープされた層１２０におけるｎ型ドーパントの少なくとも９０パーセントがリンである。ｎ型埋め込み層１０８は、図１に示すように実質的に半導体デバイス１００全体に延在し得る。
半導体デバイス１００のオペレーションの間、ｎ型埋め込み層１０８は、下部層１１０より８０ボルト〜１１０ボルト高くバイアスされ得る。軽くドープされた層１２０を備えたｎ型埋め込み層１０８の構造は、ｎ型埋め込み層１０８と下部層１１０との間のｐｎ接合のブレークダウンを有利に避け得、所望の低レベルの漏れ電流を有利に提供し得る。また、メイン層１１４を備えたｎ型埋め込み層１０８の構造は、ｎ型埋め込み層１０８の上の上部層１１２における構成要素のための均一なバイアスを維持するために低シート抵抗を有利に提供する。
半導体デバイス１００はディープトレンチ構造１２２を含み得、ディープトレンチ構造１２２は、上部層１１２を介し、ｎ型埋め込み層１０８を介し、下部層１１０内へ延在する。ディープトレンチ構造１２２は、基板１０２の半導体材料に接する二酸化シリコンを含む誘電体ライナー１２４を含む。ディープトレンチ構造１２２はまた、誘電体ライナー１２４上の多結晶シリコン（ポリシリコンと称される）などの導電性充填材料１２６を含み得る。軽くドープされた層１２０を備えたｎ型埋め込み層１０８の構造は、誘電体ライナー１２４におけるｎ型埋め込み層１０８と下部層１１０との間のｐｎ接合のブレークダウンを避けるために特に有利である。ディープトレンチ構造１２２は、上部層１１２の部分１２８が、残りの上部層１１２からディープトレンチ構造１２２により電気的に隔離され、下部層１１０からｎ型埋め込み層１０８により電気的に隔離されるように、図１に示したような閉ループ構成を有し得る。上部層１１２の部分１２８における構成要素は、ディープトレンチ構造１２２の外側の残りの上部層１１２における構成要素に関連して有利に８５ボルト〜１１０ボルトで動作され得る。
図２Ａ〜図２Ｆは、製造の連続的段階で示される、図１の半導体デバイスに類似する半導体デバイスの断面図である。図２Ａを参照すると、半導体デバイス１００の製造が、第１のエピタキシャル層１０４で開始する。例えば、第１のエピタキシャル層１０４は、重くドープされた単結晶シリコンウエハ上のエピタキシャル層のスタックの頂部であり得る。第１のエピタキシャル層１０４は、５Ωｃｍ〜１０Ωｃｍの抵抗率を有するｐ型である。パッド酸化物１３０の層が、熱酸化などにより第１のエピタキシャル層１０４の上に形成される。
ｎ型ドーパント１３２が、第１の注入された層１３４を形成するために第１のエピタキシャル層１０４に注入される。ｎ型ドーパントは、ヒ素及び／又はアンチモンを少なくとも５０パーセント含む。この例の一つのバージョンにおいて、ｎ型ドーパント１３２は、図２Ａに示すように実質的に全てアンチモンであり得る。ｎ型ドーパント１３２は、１×１０１５ｃｍ−２〜５×１０１５ｃｍ−２など、５×１０１４ｃｍ−２より大きいドーズ量で注入される。ｎ型ドーパント１３２におけるアンチモンは、５０ｋｅＶ未満のエネルギーで注入され得る。ｎ型ドーパント１３２におけるヒ素は、４０ｋｅＶ未満のエネルギーで注入され得る。
図２Ｂを参照すると、第１の注入された層１３４の下の第２の注入された層１３８を形成するために、リン１３６が第１のエピタキシャル層１０４に注入される。リン１３６は、１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２のドーズ量で及び１００ｋｅＶを超えるエネルギーで注入される。
図２Ｃを参照すると、第１の熱駆動プロセス１４０が、第１のエピタキシャル層１０４を少なくとも３０分間１１５０℃〜１２２５℃の温度まで加熱する。第１の熱駆動プロセス１４０は、酸化雰囲気を備えたファーネスにおいて実施され得、これによりパッド酸化物１３０の層の厚みが増大される。第１の熱駆動プロセス１４０は、第１の注入された層１３４における注入されたｎ型ドーパント及び第２の注入された層１３８における注入されたリンを、第１のエピタキシャル層１０４内へ一層深く拡散させる。第２の注入された層１３８におけるリンは、第１の注入された層１３４におけるヒ素及びアンチモンより遠くまで第１のエピタキシャル層１０４内に拡散する。パッド酸化物１３０の層はその後、緩衝フッ化水素酸の希釈水溶液を用いるウェットエッチングになどにより取り除かれる。
図２Ｄを参照すると、エピタキシャルプロセスが、第１のエピタキシャル層１０４上に第２のエピタキシャル層１０６を成長させる。エピタキシャルプロセスは、シラン、ジクロロシラン、又はその他のシリコン含有反応物を用い得る。エピタキシャルプロセスの間、図２Ｃの第１の注入された層１３４におけるｎ型ドーパントは、第２のエピタキシャル層１０６に拡散して、ｎ型埋め込み層１０８のメイン層１１４を形成する。メイン層１１４は、第１のエピタキシャル層１０４と第２のエピタキシャル層１０６との間の境界に跨る。図２Ｃの第２の注入された層１３８におけるリンは、ｎ型埋め込み層１０８の軽くドープされた層１２０を形成する。エピタキシャルプロセスは、第２のエピタキシャル層１０６におけるｐ型ドーピングを提供するために、ボロン含有反応物（ジボランなど）を用い得る。代替として、エピタキシャルプロセスが完了した後、ｐ型ドーパント（ボロンなど）が、第２のエピタキシャル層１０６内に注入されてもよい。第１のエピタキシャル層１０４及び第２のエピタキシャル層１０６は、基板１０２の頂部を提供する。
図２Ｅを参照すると、第２の熱駆動プロセス１４２が、基板１０２を少なくとも１２０分間１１２５℃〜１２００℃の温度まで加熱する。第２の熱駆動プロセス１４２は、僅かな酸化雰囲気を備えたファーネスにおいて実施され得る。第２の熱駆動が完了すると、ｎ型埋め込み層１０８のメイン層１１４は、第１のエピタキシャル層１０４内へ少なくとも１ミクロン及び第２のエピタキシャル層１０６内へ少なくとも１ミクロン延在し、軽くドープされた層１２０は、メイン層１１４より下に少なくとも２ミクロン延在する。メイン層１１４における平均ドーピングは５×１０１８ｃｍ−３より大きい。軽くドープされた層１２０における平均ドーピングは、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３である。
図２Ｆを参照すると、図２Ｅの第２の熱駆動プロセス１４２の後、基板１０２においてディープトレンチをエッチングすることによりディープトレンチ構造１２２が形成され得る。誘電体ライナー１２４が、熱酸化、及びその後続く準大気圧（sub-atmospheric）化学気相成長（ＳＡＣＶＤ）プロセスによる二酸化シリコンの堆積により形成され得る。導電性充填材料１２６が、ポリシリコンのコンフォーマル層を堆積すること、及びその後、化学機械研磨（ＣＭＰ）プロセスなどによって基板の頂部表面の上からポリシリコンを取り除くことによって形成され得る。任意選択のｎ型の自己整合されたシンカー１４４が、ディープトレンチが部分的にエッチングされた後、第２のエピタキシャル層１０６にｎ型ドーパントを注入することにより、ディープトレンチ構造に隣接する第２のエピタキシャル層１０６において形成され得る。ｎ型の自己整合されたシンカー１４４は、ｎ型埋め込み層１０８への電気的接続を提供する。
図３Ａ〜図３Ｆは、製造の連続的段階で示される、高電圧局地化ｎ型埋め込み層を含む別の例示の半導体デバイスの断面図である。局地化ｎ型埋め込み層が、半導体デバイスの一部のみにわたって延在する。図３Ａを参照すると、半導体デバイス３００が、単結晶シリコンなどの半導体材料を含む第１のエピタキシャル層３０４上に形成される。第１のエピタキシャル層３０４は、５Ωｃｍ〜１０Ωｃｍの抵抗率を有するｐ型である。パッド酸化物３３０の層が、第１のエピタキシャル層３０４の上に形成される。この例では、局地化ｎ型埋め込み層３０８のためのエリアを露出させるために、パッド酸化物３３０の層の上に注入マスク３４６が形成される。注入マスク３４６は、フォトリソグラフィプロセスによって形成されるフォトレジストを含み得、又は、熱酸化又はプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセスによって形成される二酸化シリコンなどのハードマスク材料を含み得る。注入マスク３４６におけるハードマスク材料は、高エネルギーでリンを注入した後の後続の注入マスク３４６の除去を有利に促進し得る。
第１の注入された層３３４を形成するために、注入マスク３４６により露出されたエリアを介して第１のエピタキシャル層３０４にｎ型ドーパント３３２が注入される。ｎ型ドーパントは、ヒ素及び／又はアンチモンを少なくとも５０パーセント含む。ｎ型ドーパント３３２は、１×１０１５ｃｍ−２〜５×１０１５ｃｍ−２など、５×１０１４ｃｍ−２より大きいドーズ量で注入される。
図３Ｂを参照すると、第１の注入された層３３４の下に第２の注入された層３３８を形成するために、注入マスク３４６により露出されたエリアを介してリン３３６が第１のエピタキシャル層３０４に注入される。リン３３６は、１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２のドーズ量で及び１００ｋｅＶを超えるエネルギーで注入される。フォトレジストなどの、注入マスク３４６における有機材料は、後続の第１の熱駆動プロセスの前に取り除かれる。
図３Ｃを参照すると、第１の熱駆動プロセス３４０が、図２Ｃを参照して説明したように、第１のエピタキシャル層３０４を少なくとも３０分間１１５０℃〜１２２５℃の温度まで加熱する。第１の熱駆動プロセス３４０は、第１の注入された層３３４における注入されたｎ型ドーパント及び第２の注入された層３３８における注入されたリンを、第１のエピタキシャル層３０４内へ一層深く拡散させる。第２の注入された層３３８におけるリンは、第１の注入された層３３４におけるヒ素及びアンチモンよりも第１のエピタキシャル層３０４内へ一層拡散する。注入マスク３４６（ある場合）及びパッド酸化物３３０の層は、その後取り除かれる。
図３Ｄを参照すると、半導体デバイス３００の基板３０２を提供するために、エピタキシャルプロセスが、第１のエピタキシャル層３０４上に第２のエピタキシャル層３０６を成長させる。エピタキシャルプロセスの間、図３Ｃの第１の注入された層３３４におけるｎ型ドーパントは、第２のエピタキシャル層３０６に拡散して、局地化ｎ型埋め込み層３０８のメイン層３１４を形成する。メイン層３１４は、第１のエピタキシャル層３０４と第２のエピタキシャル層３０６との間の境界に跨る。図３Ｃの第２の注入された層３３８におけるリンは、メイン層３１４の下に局地化ｎ型埋め込み層３０８の軽くドープされた層３２０を形成する。第２のエピタキシャル層３０６は、５Ωｃｍ〜１０Ωｃｍの抵抗率を有するｐ型である。ｎ型埋め込み層３０８のすぐ下の第１のエピタキシャル層３０４は、下部層３１０と称される。同様に、ｎ型埋め込み層３０８の上の第２のエピタキシャル層３０６は上部層３１２と称される。
図３Ｅを参照すると、第２の熱駆動プロセス３４２が、基板３０２を少なくとも１２０分間１１２５℃〜１２００℃の温度まで加熱する。第２の熱駆動が完了すると、局地化ｎ型埋め込み層３０８のメイン層３１４は、第１のエピタキシャル層３０４内に少なくとも１ミクロン及び第２のエピタキシャル層３０６内に少なくとも１ミクロン延在し、軽くドープされた層３２０は、メイン層３１４より下に少なくとも２ミクロン延在する。メイン層３１４の頂部表面３１６が、基板３０２の頂部表面３１８より少なくとも５ミクロン下にある。メイン層３１４の頂部表面３１６は、基板３０２の頂部表面３１８より８ミクロン〜１２ミクロン下とし得る。メイン層３１４における平均ドーピングは、５×１０１８ｃｍ−３より大きい。メイン層３１４におけるｎ型ドーパントの少なくとも５０パーセントが、ヒ素及び／又はアンチモンである。
軽くドープされた層３２０は、メイン層３１４より下に少なくとも２ミクロン延在する。軽くドープされた層３２０における平均ドーピングは、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３である。軽くドープされた層３２０におけるｎ型ドーパントの少なくとも９０パーセントがリンである。
図３Ｆを参照すると、ｎ型シンカー３４８が、局地化ｎ型埋め込み層３０８まで下に延在して、第２のエピタキシャル層３０６に形成される。ｎ型シンカー３４８は、残りの上部層３１２から上部層３１２の部分３２８を隔離するように、閉ループ構成を有し得る。局地化ｎ型埋め込み層３０８は、上部層３１２の部分３２８を下部層３１０から隔離する。メイン層３１４及び軽くドープされた層３２０を備えた局地化ｎ型埋め込み層３０８の構造は、局地化ｎ型埋め込み層３０８における低シート抵抗を有利に提供し得、一方、漏れ電流を低減し、局地化ｎ型埋め込み層３０８と下部層３１０との間のｐｎ接合のブレークダウンを防止する。
図４は、高電圧ｎ型埋め込み層を含む代替の例示の半導体デバイスの断面である。半導体デバイス４００が基板４０２を有し、基板４０２は、単結晶シリコンなどのｐ型半導体材料の第１のエピタキシャル層４０４を含む。基板４０２はまた、第１のエピタキシャル層４０４上に配置される第２のエピタキシャル層４０６を含む。第２のエピタキシャル層４０６は、第１のエピタキシャル層４０４と同じ組成を有し得るｐ型半導体材料を含む。ｎ型埋め込み層４０８が、第１のエピタキシャル層４０４及び第２のエピタキシャル層４０６内へ延在して、第１のエピタキシャル層４０４と第２のエピタキシャル層４０６との間の境界において基板４０２内に配置される。ｎ型埋め込み層４０８のすぐ下の第１のエピタキシャル層４０４は、下部層４１０と称される。下部層４１０は、ｐ型であり、５Ωｃｍ〜１０Ωｃｍの抵抗率を有する。ｎ型埋め込み層４０８の上の第２のエピタキシャル層４０６は、上部層４１２と称される。上部層４１２は、ｐ型であり、５Ωｃｍ〜１０Ωｃｍの抵抗率を有する。
ｎ型埋め込み層４０８は、第１のエピタキシャル層４０４内へ少なくとも１ミクロン及び第２のエピタキシャル層４０６内へ少なくとも１ミクロン延在して、第１のエピタキシャル層４０４と第２のエピタキシャル層４０６との間の境界に跨るメイン層４１４を含む。メイン層４１４は、５×１０１８ｃｍ−３より大きい平均ドーピング密度を有する。メイン層４１４の頂部表面４１６が、基板４０２の頂部表面４１８より少なくとも５ミクロン下にある。メイン層４１４の頂部表面４１６は、基板４０２の頂部表面４１８より８ミクロン〜１２ミクロン下とし得る。ｎ型埋め込み層４０８は、メイン層４１４より少なくとも２ミクロン下に延在する軽くドープされた層４２０を含む。軽くドープされた層４２０は、下部層４１０の上の第１のエピタキシャル層４０４に配置される。軽くドープされた層４２０は、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３の平均ドーピング密度を有する。ｎ型埋め込み層４０８は、本明細書における例の任意のものに記載されるように形成され得る。
一つ又は複数のディープトレンチ構造４２２が、埋め込み層４０８より下に下部層４１０内に延在して、基板４０２内に配置される。ディープトレンチ構造４２２は、基板４０２に接する誘電体ライナー４２４を含む。ディープトレンチ構造４２２は、誘電体ライナー４２４上の導電性トレンチ充填材料４２６を含む。この例では、誘電体ライナー４２４は、ディープトレンチ構造４２２の底部４５０において取り除かれ、トレンチ充填材料４２６は基板４０２まで延在して、ｐ型コンタクト領域４５２を介する基板４０２への電気的接続を成す。コンタクト領域４５２、及び、各ディープトレンチ構造４２２の底部４５０における誘電体ライナー４２４を取り除く方法は、出願番号ＵＳ１４／５５５，３５９に記載されるように成され得、この出願は参照により本願に組み込まれる。
この例では、トレンチ充填材料４２６は、ディープトレンチ構造４２２の底部４５０まで延在する、誘電体ライナー４２４上に配置されるポリシリコン４５４の第１の層を含む。ポリシリコン４５６の第２の層が、ポリシリコン４５４の第１の層上に配置される。ドーパントが、少なくとも１×１０１８ｃｍ−３の平均ドーピング密度で、ポリシリコン４５４の第１の層及びポリシリコン４５６の第２の層に分布される。トレンチ充填材料４２６は出願番号ＵＳ１４／５５５，３００に記載されるように形成され得、この出願は参照により本願に組み込まれる。
ｎ型の自己整合されたシンカー４４４が、ディープトレンチ構造４２２に隣接し、埋め込み層４０８まで延在して、上部層４１２内に配置される。自己整合されたシンカー４４４は、埋め込み層４０８への電気的接続を提供する。自己整合されたシンカー４４４は、参照により本願に組み込まれる出願番号ＵＳ１４／５５５，２０９に記載されるように形成され得る。
図面は一定の縮尺で描いてはいない。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (19)

  1. 半導体デバイスであって、
    ｐ型半導体材料を含む基板、及び
    前記基板に配置されるｎ型埋め込み層、
    を含み、
    前記ｎ型埋め込み層が、
    ５×１０１８ｃｍ−３より大きい平均ドーピング密度を有する、２ミクロン〜１０ミクロンの厚みのメイン層と、
    前記メイン層より下に少なくとも２ミクロン延在する、軽くドープされた層と、
    を含み、
    前記メイン層におけるｎ型ドーパントの少なくとも５０パーセントが、アンチモン及びヒ素から成るグループから選択され、前記メイン層の頂部表面が、前記基板の頂部表面より少なくとも５ミクロン下にあり、
    前記軽くドープされた層が、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３の平均ドーピング密度を有し、前記軽くドープされた層におけるｎ型ドーパントの少なくとも９０パーセントがリンである、
    半導体デバイス。
  2. 請求項１に記載の半導体デバイスであって、前記ｐ型半導体材料が、５Ωｃｍ〜１０Ωｃｍの抵抗率を有する、半導体デバイス。
  3. 請求項１に記載の半導体デバイスであって、前記メイン層における前記ｎ型ドーパントの少なくとも５０パーセントがアンチモンである、半導体デバイス。
  4. 請求項１に記載の半導体デバイスであって、前記ｎ型埋め込み層が、実質的に前記半導体デバイス全体に延在する、半導体デバイス。
  5. 請求項１に記載の半導体デバイスであって、前記ｎ型埋め込み層が、前記半導体デバイスの一部のみにわたって延在する、局地化されたｎ型埋め込み層である、半導体デバイス。
  6. 請求項１に記載の半導体デバイスであって、前記ｎ型埋め込み層を介して延在して、前記基板に配置されるディープトレンチ構造を含み、前記ディープトレンチ構造が、前記基板に接する二酸化シリコンを備えた誘電体ライナーを含む、半導体デバイス。
  7. 請求項６に記載の半導体デバイスであって、前記ディープトレンチ構造が閉ループ構成を含む、半導体デバイス。
  8. 請求項６に記載の半導体デバイスであって、前記ディープトレンチ構造に隣接し、且つ、前記ｎ型埋め込み層まで下に延在する、前記基板に配置されるｎ型の自己整合されたシンカーを含む、半導体デバイス。
  9. 請求項１に記載の半導体デバイスであって、前記ｎ型埋め込み層まで延在して、前記基板に配置されるｎ型シンカーを含み、前記ｎ型シンカーが閉ループ構成を有する、半導体デバイス。
  10. 半導体デバイスを形成する方法であって、前記方法が、
    ｐ型半導体材料を含む基板の第１のエピタキシャル層を提供すること、
    ｎ型ドーパントを５×１０１４ｃｍ−２より大きいドーズ量で前記第１のエピタキシャル層に注入することであって、前記ｎ型ドーパントが、ヒ素及びリンから成るグループから選択されること、
    リンを１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２のドーズ量で及び１００ｋｅＶを上回るエネルギーで前記第１のエピタキシャル層に注入すること、
    前記第１のエピタキシャル層を少なくとも３０分間１１５０℃〜１２２５℃の温度まで加熱する第１の熱駆動プロセスにおいて、前記第１のエピタキシャル層を加熱すること、及び
    前記第１のエピタキシャル層上に前記基板のｐ型エピタキシャル層を形成すること、
    を含み、
    前記注入されたｎ型ドーパントがｎ型埋め込み層のメイン層を形成し、前記メイン層が２ミクロン〜１０ミクロンの厚みであり、前記メイン層におけるｎ型ドーパントの少なくとも５０パーセントが、アンチモン及びヒ素から成るグループから選択され、前記メイン層の頂部表面が、前記基板の頂部表面より少なくとも５ミクロン下にあり、前記注入されたリンが、前記ｎ型埋め込み層の軽くドープされた層を形成し、前記軽くドープされた層が、前記メイン層より下に少なくとも２ミクロン延在し、前記軽くドープされた層が１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３の平均ドーピング密度を有し、前記軽くドープされた層におけるｎ型ドーパントの少なくとも９０パーセントがリンである、
    方法。
  11. 請求項１０に記載の方法であって、前記第１のエピタキシャル層における前記ｐ型半導体材料が、５Ωｃｍ〜１０Ωｃｍの抵抗率を有する、方法。
  12. 請求項１０に記載の方法であって、５×１０１４ｃｍ−２より大きいドーズ量で前記第１のエピタキシャル層に注入された前記ｎ型ドーパントがアンチモンである、方法。
  13. 請求項１０に記載の方法であって、前記ｎ型ドーパント及び前記リンが、前記半導体デバイスにわたって前記第１のエピタキシャル層に注入される、方法。
  14. 請求項１０に記載の方法であって、前記ｎ型埋め込み層が局地化されたｎ型埋め込み層となるように、前記ｎ型ドーパント及び前記リンが、注入マスクにより露出されたエリアを介して前記第１のエピタキシャル層に注入される、方法。
  15. 請求項１０に記載の方法であって、前記エピタキシャル層が形成された後、少なくとも１２０分間１１２５℃〜１２００℃の温度まで前記基板を加熱する第２の熱駆動プロセスにおいて、前記基板を加熱することを含む、方法。
  16. 請求項１０に記載の方法であって、前記ｎ型埋め込み層を介して延在する、前記基板におけるディープトレンチを形成すること、及び前記基板に接する二酸化シリコンを備えた前記ディープトレンチにおける誘電体ライナーを形成することを含む、方法。
  17. 請求項１６に記載の方法であって、前記ディープトレンチが閉ループ構成を含む、方法。
  18. 請求項１６に記載の方法であって、前記ｎ型埋め込み層まで下に延在する、前記基板におけるｎ型の自己整合されたシンカーを形成するように、前記ディープトレンチが形成された後、前記ディープトレンチに近接する前記基板にｎ型ドーパントを注入することを含む、方法。
  19. 請求項１０に記載の方法であって、前記ｎ型埋め込み層まで延在する、前記基板におけるｎ型シンカーを形成することを含み、前記ｎ型シンカーが閉ループ構成を有する、方法。
JP2017507937A 2014-04-25 2015-04-27 高ブレークダウンｎ型埋め込み層 Active JP6657183B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461984205P 2014-04-25 2014-04-25
US61/984,205 2014-04-25
US14/555,330 US9385187B2 (en) 2014-04-25 2014-11-26 High breakdown N-type buried layer
US14/555,330 2014-11-26
PCT/US2015/027699 WO2015164853A1 (en) 2014-04-25 2015-04-27 High breakdown n-type buried layer

Publications (3)

Publication Number Publication Date
JP2017514319A true JP2017514319A (ja) 2017-06-01
JP2017514319A5 JP2017514319A5 (ja) 2018-06-07
JP6657183B2 JP6657183B2 (ja) 2020-03-04

Family

ID=54333345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017507937A Active JP6657183B2 (ja) 2014-04-25 2015-04-27 高ブレークダウンｎ型埋め込み層

Country Status (4)

Country Link
US (2) US9385187B2 (ja)
JP (1) JP6657183B2 (ja)
CN (1) CN106233439B (ja)
WO (1) WO2015164853A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385187B2 (en) * 2014-04-25 2016-07-05 Texas Instruments Incorporated High breakdown N-type buried layer
DE102017103782B4 (de) * 2017-02-23 2021-03-25 Infineon Technologies Ag Halbleitervorrichtung mit einer vergrabenen Schicht und Herstellungsverfahren hierfür
FR3089679A1 (fr) * 2018-12-11 2020-06-12 Stmicroelectronics (Tours) Sas Dispositif de commutation et procédé de fabrication d'un tel dispositif
CN114695505B (zh) * 2020-12-29 2025-01-24 无锡华润上华科技有限公司 电子设备、半导体器件及其制备方法
CN118041270A (zh) * 2022-11-04 2024-05-14 广州乐仪投资有限公司 半导体结构的制备方法、半导体结构及电子设备
US20240363394A1 (en) * 2023-04-28 2024-10-31 Texas Instruments Incorporated Integrated circuit with improved isolation

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0271526A (ja) * 1988-07-07 1990-03-12 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
JPH0442959A (ja) * 1990-06-06 1992-02-13 Fujitsu Ltd 半導体集積回路装置
JPH04258134A (ja) * 1990-09-19 1992-09-14 Philips Gloeilampenfab:Nv 半導体装置の製造方法
JPH0536823A (ja) * 1991-08-01 1993-02-12 Mitsubishi Electric Corp 半導体集積回路
JPH0774264A (ja) * 1993-07-07 1995-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09213895A (ja) * 1996-02-06 1997-08-15 Fuji Electric Co Ltd 高耐圧横型半導体装置
JPH11251447A (ja) * 1998-02-27 1999-09-17 Nippon Foundry Inc 半導体装置及びその製造方法
JP2006140496A (ja) * 2004-11-12 2006-06-01 Taiwan Semiconductor Manufacturing Co Ltd 多種動作電圧を有する集積回路絶縁用半導体構造
JP2007013185A (ja) * 2005-06-30 2007-01-18 Stmicroelectronics Crolles 2 Sas メモリセル、その製造方法及び集積回路
JP2013074288A (ja) * 2011-09-29 2013-04-22 Toshiba Corp 半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4980747A (en) 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
US5192708A (en) * 1991-04-29 1993-03-09 International Business Machines Corporation Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
JPH0799771B2 (ja) 1992-06-26 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 皮膜中の応力を制御する方法
JPH08236614A (ja) * 1995-02-27 1996-09-13 Nippondenso Co Ltd 半導体装置の製造方法
US6218722B1 (en) 1997-02-14 2001-04-17 Gennum Corporation Antifuse based on silicided polysilicon bipolar transistor
US20010013610A1 (en) * 1999-08-02 2001-08-16 Min-Hwa Chi Vertical bipolar transistor based on gate induced drain leakage current
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6943426B2 (en) 2002-08-14 2005-09-13 Advanced Analogic Technologies, Inc. Complementary analog bipolar transistors with trench-constrained isolation diffusion
US7041572B2 (en) 2002-10-25 2006-05-09 Vanguard International Semiconductor Corporation Fabrication method for a deep trench isolation structure of a high-voltage device
US7635621B2 (en) * 2002-11-22 2009-12-22 Micrel, Inc. Lateral double-diffused metal oxide semiconductor (LDMOS) device with an enhanced drift region that has an improved Ron area product
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
US6815780B1 (en) 2003-04-15 2004-11-09 Motorola, Inc. Semiconductor component with substrate injection protection structure
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
US7639713B2 (en) 2004-01-21 2009-12-29 Emc Corporation Database block network attached storage packet joining
JP4592340B2 (ja) 2004-06-29 2010-12-01 三洋電機株式会社 半導体装置の製造方法
CN101147251B (zh) * 2005-03-24 2010-12-08 Nxp股份有限公司 制备具有掩埋掺杂区的半导体器件的方法
US7723204B2 (en) 2006-03-27 2010-05-25 Freescale Semiconductor, Inc. Semiconductor device with a multi-plate isolation structure
US7410862B2 (en) 2006-04-28 2008-08-12 International Business Machines Corporation Trench capacitor and method for fabricating the same
KR20090116702A (ko) * 2007-01-09 2009-11-11 맥스파워 세미컨덕터 인크. 반도체 디바이스
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US7989875B2 (en) * 2008-11-24 2011-08-02 Nxp B.V. BiCMOS integration of multiple-times-programmable non-volatile memories
KR101610826B1 (ko) 2009-03-18 2016-04-11 삼성전자주식회사 커패시터를 갖는 반도체 장치의 형성방법
US8476530B2 (en) 2009-06-22 2013-07-02 International Business Machines Corporation Self-aligned nano-scale device with parallel plate electrodes
US20110062554A1 (en) 2009-09-17 2011-03-17 Hsing Michael R High voltage floating well in a silicon die
US8334190B2 (en) 2010-05-07 2012-12-18 Texas Instruments Incorporated Single step CMP for polishing three or more layer film stacks
US8399924B2 (en) 2010-06-17 2013-03-19 Texas Instruments Incorporated High voltage transistor using diluted drain
US8785971B2 (en) * 2011-11-23 2014-07-22 Amazing Microelectronic Corp. Transient voltage suppressor without leakage current
US8642423B2 (en) * 2011-11-30 2014-02-04 International Business Machines Corporation Polysilicon/metal contact resistance in deep trench
US9356133B2 (en) * 2012-02-01 2016-05-31 Texas Instruments Incorporated Medium voltage MOSFET device
US9293357B2 (en) 2012-07-02 2016-03-22 Texas Instruments Incorporated Sinker with a reduced width
US9082719B2 (en) 2012-10-19 2015-07-14 Infineon Technologies Ag Method for removing a dielectric layer from a bottom of a trench
US9136368B2 (en) * 2013-10-03 2015-09-15 Texas Instruments Incorporated Trench gate trench field plate semi-vertical semi-lateral MOSFET
US9385187B2 (en) * 2014-04-25 2016-07-05 Texas Instruments Incorporated High breakdown N-type buried layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0271526A (ja) * 1988-07-07 1990-03-12 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
JPH0442959A (ja) * 1990-06-06 1992-02-13 Fujitsu Ltd 半導体集積回路装置
JPH04258134A (ja) * 1990-09-19 1992-09-14 Philips Gloeilampenfab:Nv 半導体装置の製造方法
JPH0536823A (ja) * 1991-08-01 1993-02-12 Mitsubishi Electric Corp 半導体集積回路
JPH0774264A (ja) * 1993-07-07 1995-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09213895A (ja) * 1996-02-06 1997-08-15 Fuji Electric Co Ltd 高耐圧横型半導体装置
JPH11251447A (ja) * 1998-02-27 1999-09-17 Nippon Foundry Inc 半導体装置及びその製造方法
JP2006140496A (ja) * 2004-11-12 2006-06-01 Taiwan Semiconductor Manufacturing Co Ltd 多種動作電圧を有する集積回路絶縁用半導体構造
JP2007013185A (ja) * 2005-06-30 2007-01-18 Stmicroelectronics Crolles 2 Sas メモリセル、その製造方法及び集積回路
JP2013074288A (ja) * 2011-09-29 2013-04-22 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US9673273B2 (en) 2017-06-06
US9385187B2 (en) 2016-07-05
US20150311281A1 (en) 2015-10-29
CN106233439A (zh) 2016-12-14
JP6657183B2 (ja) 2020-03-04
US20160315141A1 (en) 2016-10-27
WO2015164853A1 (en) 2015-10-29
CN106233439B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
JP7189403B2 (ja) ディープトレンチ充填のためのポリサンドイッチ
JP6657183B2 (ja) 高ブレークダウンｎ型埋め込み層
US8222114B2 (en) Manufacturing approach for collector and a buried layer of bipolar transistor
JP6492068B2 (ja) インテグレートされたパワー技術における垂直トレンチｍｏｓｆｅｔデバイス
JP2018515927A (ja) 複数遮蔽トレンチゲートｆｅｔ
JP2019503085A (ja) 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入
TW201351486A (zh) 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法
CN105514214B (zh) 具有低暗电流的针扎光电二极管
US9431286B1 (en) Deep trench with self-aligned sinker
CN105633042B (zh) 超高纵横比接触件
CN115642180B (zh) 具有深耗尽沟道的半导体装置及其制造方法
CN108604606B (zh) 低动态电阻低电容二极管
CN106463505A (zh) 阱电阻和多晶硅电阻
JP2010118672A5 (ja)
JP5939846B2 (ja) 半導体装置の製造方法
JP2012049466A5 (ja)
CN102117749A (zh) 双极晶体管的集电区和集电区埋层的制造工艺方法
CN103187355B (zh) 具有隔离结构的半导体衬底及其制备方法
JP2014508408A (ja) 半導体装置及び関連する製造方法
CN119856586A (zh) 埋藏式沟槽电容器
CN119866534B (zh) 用于制造半导体本体的方法、半导体本体和功率半导体器件
JP2010199424A (ja) 半導体装置および半導体装置の製造方法
JP2016100566A (ja) Ｓｏｉウエハの製造方法及びｓｏｉウエハ
US20140167203A1 (en) Electrostatic discharge resistant diodes
TW201133631A (en) Local oxidation of silicon processes with reduced lateral oxidation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200205

R150 Certificate of patent or registration of utility model

Ref document number: 6657183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250