JPH0537005A - 受光素子及びその製造方法 - Google Patents
受光素子及びその製造方法Info
- Publication number
- JPH0537005A JPH0537005A JP3187884A JP18788491A JPH0537005A JP H0537005 A JPH0537005 A JP H0537005A JP 3187884 A JP3187884 A JP 3187884A JP 18788491 A JP18788491 A JP 18788491A JP H0537005 A JPH0537005 A JP H0537005A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- layer
- light receiving
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000000605 extraction Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明は、フリップチップボンディングに適
した高速応答性を有する受光素子及びこの製造方法を提
供する。 【構成】 本発明の受光素子は、一対の基板側電極を設
けた支持基板１０上に、素子搭載面が対向するよう搭載
されることにより一対の引出し電極１８，１９が前記基
板１０側電極に接続される裏面入射型受光素子であっ
て、半絶縁性半導体基板１０上に形成した凹部内に、一
方の素子電極１５が凹部底面側に位置し、他方の素子電
極１６が頂部に位置するようＰＩＮ型受光部が配設さ
れ、一対の引出し電極の一方１９は凹部側面に沿って設
けられた引出しリード１７を介して一方の素子電極１５
に接続されて、他方の引出し電極１８が前記他方の素子
電極１６に接続されている備えている。
した高速応答性を有する受光素子及びこの製造方法を提
供する。 【構成】 本発明の受光素子は、一対の基板側電極を設
けた支持基板１０上に、素子搭載面が対向するよう搭載
されることにより一対の引出し電極１８，１９が前記基
板１０側電極に接続される裏面入射型受光素子であっ
て、半絶縁性半導体基板１０上に形成した凹部内に、一
方の素子電極１５が凹部底面側に位置し、他方の素子電
極１６が頂部に位置するようＰＩＮ型受光部が配設さ
れ、一対の引出し電極の一方１９は凹部側面に沿って設
けられた引出しリード１７を介して一方の素子電極１５
に接続されて、他方の引出し電極１８が前記他方の素子
電極１６に接続されている備えている。
Description
【０００１】
【産業上の利用分野】本発明は受光素子及びその製造方
法に関し、特に詳細には、フリップチップボンディング
可能なＰＩＮ型受光素子及びその製造方法に関する。
法に関し、特に詳細には、フリップチップボンディング
可能なＰＩＮ型受光素子及びその製造方法に関する。
【０００２】
【従来の技術】近年、ギガビットレベルでの光通信を行
うため、高速応答性及び高い光感度を有する受光素子が
求められてきている。そして、高速な応答性を実現する
ためには、入力容量を低減することが求められ、これを
達成するためにプリアンプを形成した基板上に直接ダイ
ボンディングするフリップチップボンディング技術が開
発されてきた。このようなフリップチップボンディング
を可能にした受光素子としてエレクトロニクスレターの
第２４巻、第１６号の１９８８年８月４日号の第９９５
頁に示されるものがある。この文献に開示される受光素
子の構造を図４に示す。そして、この受光素子のＰＩＮ
構造は、ｎ+ −ＩｎＰ基板１上に、ｎ−ＩｎＰのバッフ
ァ層２、ｎ−ＧａＩｎＡｓの光吸収層３、ｎ−ＩｎＰの
キャップ層４より構成され、ｐｎ接合は、キャップ層４
内にＺｎ拡散（図３において点線で囲まれた領域）を行
うことにより形成し、図３に示すように、化学的エッチ
ングによりメサ構造５を作成し、そのメサ構造５のキャ
ップ層４の上部にはＰ型電極６が、また、その周辺の領
域にはＮ型電極７が形成されている。そして、このＰ型
電極とＮ型電極は、図３に点線で示す基板８にフリップ
チップボンディングできるようにように実質的に同一平
面上に位置するように形成されている。
うため、高速応答性及び高い光感度を有する受光素子が
求められてきている。そして、高速な応答性を実現する
ためには、入力容量を低減することが求められ、これを
達成するためにプリアンプを形成した基板上に直接ダイ
ボンディングするフリップチップボンディング技術が開
発されてきた。このようなフリップチップボンディング
を可能にした受光素子としてエレクトロニクスレターの
第２４巻、第１６号の１９８８年８月４日号の第９９５
頁に示されるものがある。この文献に開示される受光素
子の構造を図４に示す。そして、この受光素子のＰＩＮ
構造は、ｎ+ −ＩｎＰ基板１上に、ｎ−ＩｎＰのバッフ
ァ層２、ｎ−ＧａＩｎＡｓの光吸収層３、ｎ−ＩｎＰの
キャップ層４より構成され、ｐｎ接合は、キャップ層４
内にＺｎ拡散（図３において点線で囲まれた領域）を行
うことにより形成し、図３に示すように、化学的エッチ
ングによりメサ構造５を作成し、そのメサ構造５のキャ
ップ層４の上部にはＰ型電極６が、また、その周辺の領
域にはＮ型電極７が形成されている。そして、このＰ型
電極とＮ型電極は、図３に点線で示す基板８にフリップ
チップボンディングできるようにように実質的に同一平
面上に位置するように形成されている。
【０００３】
【発明が解決しようとする課題】しかし、上記文献に開
示される受光素子は、図３に示すように、Ｎ型電極７を
取り出すためにｎ+ 基板を用いている。その為、ｎ+ 基
板による寄生容量が大きく、高速応答性を得ることが難
しかった。
示される受光素子は、図３に示すように、Ｎ型電極７を
取り出すためにｎ+ 基板を用いている。その為、ｎ+ 基
板による寄生容量が大きく、高速応答性を得ることが難
しかった。
【０００４】本願発明は上記課題を解決し、寄生容量が
小さく非常に高速な応答性を有するフリップチップダイ
ボンデイング用の受光素子及びそれの製造方法を提供す
ることを目的とする。
小さく非常に高速な応答性を有するフリップチップダイ
ボンデイング用の受光素子及びそれの製造方法を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明の受光素子は、一
対の基板側電極を設けた支持基板上に、素子搭載面が対
向するよう搭載されることにより一対の引出し電極が前
記基板側電極に接続される裏面入射型受光素子であっ
て、半絶縁性半導体基板上に形成した凹部内に、一方の
素子電極が凹部底面側に位置し、他方の素子電極が頂部
に位置するようＰＩＮ型受光部が配設され、一対の引出
し電極の一方は凹部側面に沿って設けられた引出しリー
ドを介して一方の素子電極に接続されて、他方の引出し
電極が他方の素子電極に接続されているを特徴とする。
対の基板側電極を設けた支持基板上に、素子搭載面が対
向するよう搭載されることにより一対の引出し電極が前
記基板側電極に接続される裏面入射型受光素子であっ
て、半絶縁性半導体基板上に形成した凹部内に、一方の
素子電極が凹部底面側に位置し、他方の素子電極が頂部
に位置するようＰＩＮ型受光部が配設され、一対の引出
し電極の一方は凹部側面に沿って設けられた引出しリー
ドを介して一方の素子電極に接続されて、他方の引出し
電極が他方の素子電極に接続されているを特徴とする。
【０００６】また、本発明の受光素子の製造方法は、電
極を設けた基板上に素子搭載面を対向させて搭載される
受光素子の製造方法であって、半絶縁性半導体基板に凹
部を形成する第１の工程と、第１工程で形成した半絶縁
性半導体基板の凹部が形成されている面上に下側が一方
の電極となり、上側が他方の電極となるようなｐｉｎ型
受光素子を構成する半導体結晶層を順次形成する第２工
程と、前記第２工程で形成した半導体結晶層の凹部内の
不要部分を除去しＰＩＮ型受光部の一方の電極となる層
を露出させる第３工程と、第３工程で露出させた層から
一方の電極を凹部の外部の前記半絶縁性半導体基板上面
に前記凹部側面に沿って引出す引出しリードを形成する
第４工程とを含むことを特徴とする。
極を設けた基板上に素子搭載面を対向させて搭載される
受光素子の製造方法であって、半絶縁性半導体基板に凹
部を形成する第１の工程と、第１工程で形成した半絶縁
性半導体基板の凹部が形成されている面上に下側が一方
の電極となり、上側が他方の電極となるようなｐｉｎ型
受光素子を構成する半導体結晶層を順次形成する第２工
程と、前記第２工程で形成した半導体結晶層の凹部内の
不要部分を除去しＰＩＮ型受光部の一方の電極となる層
を露出させる第３工程と、第３工程で露出させた層から
一方の電極を凹部の外部の前記半絶縁性半導体基板上面
に前記凹部側面に沿って引出す引出しリードを形成する
第４工程とを含むことを特徴とする。
【０００７】
【作用】本発明は、上記のように、半絶縁性基板に設け
た凹部内に設けたＰＩＮ型の受光素子の一方の電極とな
る層から直接、半絶縁性基板に設けた凹部側面に沿って
設けた引出し電極を介してｎ型電極を基板上面に引出し
ている。そのため、基板が電気的に関与せずＮ型電極で
の寄生容量が小さい。
た凹部内に設けたＰＩＮ型の受光素子の一方の電極とな
る層から直接、半絶縁性基板に設けた凹部側面に沿って
設けた引出し電極を介してｎ型電極を基板上面に引出し
ている。そのため、基板が電気的に関与せずＮ型電極で
の寄生容量が小さい。
【０００８】また、半導体基板に設けた凹部内に受光素
子を形成することにより、受光素子の高さを調節でき、
その結果、受光素子の基板側の電極を基板表面に引出
し、受光素子の２つの電極を実質的に同一平面内に形成
することにより、フリップチップボンディング可能な受
光素子の製造が可能になる。
子を形成することにより、受光素子の高さを調節でき、
その結果、受光素子の基板側の電極を基板表面に引出
し、受光素子の２つの電極を実質的に同一平面内に形成
することにより、フリップチップボンディング可能な受
光素子の製造が可能になる。
【０００９】
【実施例】以下、図面を参照しつつ本発明に従う一実施
例である受光素子及びその製造方法について説明してい
く。尚、図面中の寸法比率は必ずしも実際の寸法比率と
は一致していない。
例である受光素子及びその製造方法について説明してい
く。尚、図面中の寸法比率は必ずしも実際の寸法比率と
は一致していない。
【００１０】図１に本発明の受光素子の一実施例の断面
構造を示す。
構造を示す。
【００１１】図１に示すように、半絶縁性ＩｎＰ基板１
０に形成された凹部１０ａ内にＰＩＮ型ホトダイオード
を構成する半導体層が形成されている。そして、このＰ
ＩＮ型ホトダイオードは基板１０側から、Ｎ層となるｎ
ーＩｎＰ層１１と、Ｉ層であって光吸収層となるｉ−Ｇ
ａＩｎＡｓ層１２の半導体多層構造を有しており、その
ｉ−ＧａＩｎＡｓ層１２の上部にはＺｎが拡散された領
域１３が設けられており、ｐｎ接合が形成され、領域１
３がＰ層として機能する。その上に基板１０全体には、
ＳｉＮの絶縁膜１４が形成されており、ｎ−ＩｎＰ層１
１の端部にはＮ型電極を引き出すための電極１５が、ま
たｉ−ＧａＩｎＡｓ層の１２の頂部にはＰ型電極１６が
設けられており、このＰ型電極１６上には、引出し電極
１８が設けられている。更に、電極１５上には、Ｎ型電
極を基板１０上面に引き出すための引出しリード１７が
設けられている。このリード７は、凹部の側面に沿って
伸び基板１０の上面に設けた引出し電極１８に接続され
ている。そして、この引出し電極１８と引出し電極１９
の上面は、フリップチップボンディング可能とするた
め、実質的に同一平面上に位置している。そして半導体
層、電極等の厚さ及び凹部の深さは、引出し電極１８と
引出し電極１９との上面が実質的に同一平面となるよう
選択されている。一方、基板１０の裏面側には反射防止
膜２０が設けられている。
０に形成された凹部１０ａ内にＰＩＮ型ホトダイオード
を構成する半導体層が形成されている。そして、このＰ
ＩＮ型ホトダイオードは基板１０側から、Ｎ層となるｎ
ーＩｎＰ層１１と、Ｉ層であって光吸収層となるｉ−Ｇ
ａＩｎＡｓ層１２の半導体多層構造を有しており、その
ｉ−ＧａＩｎＡｓ層１２の上部にはＺｎが拡散された領
域１３が設けられており、ｐｎ接合が形成され、領域１
３がＰ層として機能する。その上に基板１０全体には、
ＳｉＮの絶縁膜１４が形成されており、ｎ−ＩｎＰ層１
１の端部にはＮ型電極を引き出すための電極１５が、ま
たｉ−ＧａＩｎＡｓ層の１２の頂部にはＰ型電極１６が
設けられており、このＰ型電極１６上には、引出し電極
１８が設けられている。更に、電極１５上には、Ｎ型電
極を基板１０上面に引き出すための引出しリード１７が
設けられている。このリード７は、凹部の側面に沿って
伸び基板１０の上面に設けた引出し電極１８に接続され
ている。そして、この引出し電極１８と引出し電極１９
の上面は、フリップチップボンディング可能とするた
め、実質的に同一平面上に位置している。そして半導体
層、電極等の厚さ及び凹部の深さは、引出し電極１８と
引出し電極１９との上面が実質的に同一平面となるよう
選択されている。一方、基板１０の裏面側には反射防止
膜２０が設けられている。
【００１２】このように構成したことによりＰＩＮ型ホ
トダイオードのＮ型電極での寄生容量を従来のｎ+ Ｉｎ
Ｐ基板を用いたものに比較して小さくすることができ
る。また、基板内に設けた凹部内にＰＩＮ型の受光素子
を設けているため、その受光素子の光吸収層の厚くする
ことができる。これにより、光感度の高い受光素子が実
現できる。
トダイオードのＮ型電極での寄生容量を従来のｎ+ Ｉｎ
Ｐ基板を用いたものに比較して小さくすることができ
る。また、基板内に設けた凹部内にＰＩＮ型の受光素子
を設けているため、その受光素子の光吸収層の厚くする
ことができる。これにより、光感度の高い受光素子が実
現できる。
【００１３】また、この受光素子を使用する場合には、
支持基板にフリップチップボンディングして使用する
が、この支持基板８側には、この引出し電極１８と引出
し電極１９が接続される一対の電極１８ａ、１９ａが設
けられ、これらとフリップチップボンディングにより互
いに接続できるようになっている。そして、上記実施例
の受光素子は、矢印で示す方向からの光を受光するよう
に用いられる。
支持基板にフリップチップボンディングして使用する
が、この支持基板８側には、この引出し電極１８と引出
し電極１９が接続される一対の電極１８ａ、１９ａが設
けられ、これらとフリップチップボンディングにより互
いに接続できるようになっている。そして、上記実施例
の受光素子は、矢印で示す方向からの光を受光するよう
に用いられる。
【００１４】以下、上記実施例の受光素子の製造方法に
ついて、図２及び図３を用いて説明する。
ついて、図２及び図３を用いて説明する。
【００１５】まず、半絶縁性ＩｎＰ基板１０を準備し
（図２（ａ）参照）、この基板１０に所定の深さ、例え
ば２〜３μｍの深さの凹部１０ａを形成する。この凹部
の深さは、その凹部に形成するＰＩＮホトダイオードの
全体の厚さによって選択される。この凹部１０ａの形成
はウエットエッチング又はドライエッチングにより行
い、その側面１０ｂが出来るだけ傾斜するようにしてお
くことが好ましい。この状態を図１（ｂ）に示す。
（図２（ａ）参照）、この基板１０に所定の深さ、例え
ば２〜３μｍの深さの凹部１０ａを形成する。この凹部
の深さは、その凹部に形成するＰＩＮホトダイオードの
全体の厚さによって選択される。この凹部１０ａの形成
はウエットエッチング又はドライエッチングにより行
い、その側面１０ｂが出来るだけ傾斜するようにしてお
くことが好ましい。この状態を図１（ｂ）に示す。
【００１６】次に、ＰＩＮホトダイオードを構成する半
導体層となるｎ−ＩｎＰ層２１、ｉ−ＧａＩｎＡｓ層２
２をＯＭＶＰＥ法の結晶成長法により、凹部１０ａを形
成した基板１０上に順次成長させる。この状態を図１
（ｃ）に示す。
導体層となるｎ−ＩｎＰ層２１、ｉ−ＧａＩｎＡｓ層２
２をＯＭＶＰＥ法の結晶成長法により、凹部１０ａを形
成した基板１０上に順次成長させる。この状態を図１
（ｃ）に示す。
【００１７】次に、ＳｉＮ膜を形成し、この膜をマスク
としてＺｎ拡散を行い、図１（ｃ）に示すようにＰＩＮ
ホトダイオードのｐ型層となるｐ−ＧａＩｎＡｓ領域２
３を形成する。
としてＺｎ拡散を行い、図１（ｃ）に示すようにＰＩＮ
ホトダイオードのｐ型層となるｐ−ＧａＩｎＡｓ領域２
３を形成する。
【００１８】その後、凹部１０ａ内及び基板上面の半導
体層の不要部分を除去し、図３（ｅ）に示すような構造
にする。これにより、図３（ｅ）に示すように、Ｐ層の
頂部とＮ層の一部が露出される。
体層の不要部分を除去し、図３（ｅ）に示すような構造
にする。これにより、図３（ｅ）に示すように、Ｐ層の
頂部とＮ層の一部が露出される。
【００１９】次に、ＳｉＮ膜２４を形成し、Ｎ型電極２
５とＰ型電極２６を形成する。この状態を図３（ｆ）に
示す。
５とＰ型電極２６を形成する。この状態を図３（ｆ）に
示す。
【００２０】そして、金属膜を基板１０全面に形成し、
パターンニングして、図３（ｇ）に示すように、Ｎ型電
極２５から基板１０の上面に伸びる引出しリード２７
と、Ｐ型電極２６上には電極２８を形成する。上記製造
方法での各層の厚さは、基板上面の引出しリード２７の
上面が電極２８の上面と実質的に同一平面に位置するよ
うに選択する。また、この受光素子では、光は基板裏面
側から入射する。そこで光結合効率をあげるため、ＰＩ
Ｎホトダイオード形成後、基板を薄くし、反射防止膜２
９を形成する。この状態を図３（ｇ）に示す。
パターンニングして、図３（ｇ）に示すように、Ｎ型電
極２５から基板１０の上面に伸びる引出しリード２７
と、Ｐ型電極２６上には電極２８を形成する。上記製造
方法での各層の厚さは、基板上面の引出しリード２７の
上面が電極２８の上面と実質的に同一平面に位置するよ
うに選択する。また、この受光素子では、光は基板裏面
側から入射する。そこで光結合効率をあげるため、ＰＩ
Ｎホトダイオード形成後、基板を薄くし、反射防止膜２
９を形成する。この状態を図３（ｇ）に示す。
【００２１】本発明は上記実施例に限定されず、種々の
変形例が考えられ得る。
変形例が考えられ得る。
【００２２】具体的には、上記実施例では、ｎ型電極と
引出し電極を別々に形成しているが、同時に形成しても
よい。またＰＩＮホトダイオードのｐ型層の形成をＺｎ
拡散で行っているが、この代わりにｐ−ＧａＩｎＡｓ層
を成長させるようにしてもよ
引出し電極を別々に形成しているが、同時に形成しても
よい。またＰＩＮホトダイオードのｐ型層の形成をＺｎ
拡散で行っているが、この代わりにｐ−ＧａＩｎＡｓ層
を成長させるようにしてもよ
【００２３】い。
【発明の効果】本発明の受光素子及びその製造方法で
は、半絶縁性ＩｎＰ基板を用い、ＰＩＮホトダイオード
のＮ型電極を直接引き出しているため、Ｎ型電極での寄
生容量が少ない。これにより、高速応答性を有する受光
素子を実現できる。
は、半絶縁性ＩｎＰ基板を用い、ＰＩＮホトダイオード
のＮ型電極を直接引き出しているため、Ｎ型電極での寄
生容量が少ない。これにより、高速応答性を有する受光
素子を実現できる。
【図１】本発明に従う受光素子の一実施例の断面構造を
示す図である。
示す図である。
【図２】本発明に従う受光素子の製造方法の一実施例の
前半各工程での受光素子の断面構造を示す図である。
前半各工程での受光素子の断面構造を示す図である。
【図３】本発明に従う受光素子の製造方法の一実施例の
後半各工程での受光素子の断面構造を示す図である。
後半各工程での受光素子の断面構造を示す図である。
【図４】従来のフリップチップボンデイング用の受光素
子の断面構造を示す図である。
子の断面構造を示す図である。
１…ｎ+ ＩｎＰ基板
１０…半絶縁性ＩｎＰ基板
１０ａ…凹部
１１…ＩｎＰ層
１２…ｉ−ＧａＩｎＡｓ層
１７…引出しリード
２６…Ｐ型電極
２５…Ｎ型電極
Claims (2)
- 【請求項１】 一対の基板側電極を設けた支持基板上
に、素子搭載面が対向するよう搭載されることにより一
対の引出し電極が前記基板側電極に接続される裏面入射
型受光素子において、 半絶縁性半導体基板上に形成した凹部内に、一方の素子
電極が前記凹部底面側に位置し、他方の素子電極が頂部
に位置するようＰＩＮ型受光部が配設され、前記一対の
引出し電極の一方は前記凹部側面に沿って設けられた引
出しリードを介して前記一方の素子電極に接続されて、
他方の引出し電極が前記他方の素子電極に接続されてい
る受光素子。 - 【請求項２】 電極を設けた基板上に素子搭載面を対向
させて搭載される受光素子の製造方法において、 半絶縁性半導体基板に凹部を形成する第１の工程と、 前記第１工程で形成した半絶縁性ＩｎＰ半導体基板の凹
部が形成されている面上に下側が一方の電極となり、上
側が他方の電極となるようなｐｉｎ型受光素子を構成す
る半導体結晶層を順次形成する第２工程と、 前記第２工程で形成した半導体結晶層の凹部内の不要部
分を除去しＰＩＮ型受光部の一方の電極となる層を露出
させる第３工程と、 前記第３工程で露出させた層から前記一方の電極を凹部
の外部の前記半絶縁性半導体基板上面に前記凹部側面に
沿って引出す引出しリードを形成する第４工程とを含む
受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187884A JP3008571B2 (ja) | 1991-07-26 | 1991-07-26 | 受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187884A JP3008571B2 (ja) | 1991-07-26 | 1991-07-26 | 受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537005A true JPH0537005A (ja) | 1993-02-12 |
| JP3008571B2 JP3008571B2 (ja) | 2000-02-14 |
Family
ID=16213888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3187884A Expired - Lifetime JP3008571B2 (ja) | 1991-07-26 | 1991-07-26 | 受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008571B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744857A (en) * | 1996-01-30 | 1998-04-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2005129776A (ja) * | 2003-10-24 | 2005-05-19 | Hamamatsu Photonics Kk | 半導体受光素子 |
| JP2005129789A (ja) * | 2003-10-24 | 2005-05-19 | Hamamatsu Photonics Kk | 半導体受光素子 |
| US7355259B2 (en) | 2002-02-26 | 2008-04-08 | Sumitomo Electric Industries, Ltd. | Photodiode array and optical receiver device including the same |
| JP2016025095A (ja) * | 2014-07-16 | 2016-02-08 | 三菱電機株式会社 | 受光素子 |
-
1991
- 1991-07-26 JP JP3187884A patent/JP3008571B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744857A (en) * | 1996-01-30 | 1998-04-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7355259B2 (en) | 2002-02-26 | 2008-04-08 | Sumitomo Electric Industries, Ltd. | Photodiode array and optical receiver device including the same |
| JP2005129776A (ja) * | 2003-10-24 | 2005-05-19 | Hamamatsu Photonics Kk | 半導体受光素子 |
| JP2005129789A (ja) * | 2003-10-24 | 2005-05-19 | Hamamatsu Photonics Kk | 半導体受光素子 |
| JP2016025095A (ja) * | 2014-07-16 | 2016-02-08 | 三菱電機株式会社 | 受光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3008571B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468543B2 (en) | Microstructure enhanced absorption photosensitive devices | |
| US6399967B1 (en) | Device for selectively detecting light by wavelengths | |
| JP2000156520A (ja) | 受光素子およびその製造方法 | |
| CN112490302B (zh) | 一种多电极的高速光电探测器及其制备方法 | |
| JPH03156980A (ja) | 受光素子 | |
| JP2661341B2 (ja) | 半導体受光素子 | |
| US7276770B1 (en) | Fast Si diodes and arrays with high quantum efficiency built on dielectrically isolated wafers | |
| JPH0537005A (ja) | 受光素子及びその製造方法 | |
| JPH05129638A (ja) | 光半導体装置 | |
| CN108511468A (zh) | 光敏器件及其制作方法 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| CN118156353A (zh) | 光电探测器及其制备方法 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP4279650B2 (ja) | 半導体受光素子 | |
| JP3674255B2 (ja) | 受光素子の製造方法 | |
| JPS63269580A (ja) | 光検出器 | |
| JP2000223685A (ja) | 光電気集積回路およびヘテロ接合ホトトランジスタ | |
| US6589848B1 (en) | Photodetector device and method for manufacturing the same | |
| CN109686813B (zh) | 一种光电耦合器及其制备方法 | |
| CN114284390A (zh) | 垂直入射超宽带集成型光电探测器芯片及其制作方法 | |
| CN114203860A (zh) | 半导体器件的制造方法和pin光电二极管 | |
| JP2005129776A (ja) | 半導体受光素子 | |
| JPH04167565A (ja) | フリップチップ型受光素子 | |
| JPH1117211A (ja) | 半導体面型受光素子及び装置 | |
| JPH06177414A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |