JPH0537237A - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH0537237A JPH0537237A JP18761691A JP18761691A JPH0537237A JP H0537237 A JPH0537237 A JP H0537237A JP 18761691 A JP18761691 A JP 18761691A JP 18761691 A JP18761691 A JP 18761691A JP H0537237 A JPH0537237 A JP H0537237A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- clock
- arbitrary
- data
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 本発明は任意波形発生器に関し、その目的
は、波形データを作り変えることなく、そして、クロッ
クの周期よりも微小な時間で波形のシフトやジッタの発
生が可能な任意波形発生器を提供することにある。 【構成】 クロックに従って波形メモリ（１）からＤ／
Ａ変換器（２）に複数の波形エレメントデータを順次読
み出し、同一のクロックに従ってアナログ信号に変換す
るように構成された任意波形発生器において、前記クロ
ックを前記波形メモリ（１）から読み出される波形エレ
メントデータの期間単位で任意の設定時間選択的に遅延
させるクロック制御手段（５）を設けるように構成す
る。
は、波形データを作り変えることなく、そして、クロッ
クの周期よりも微小な時間で波形のシフトやジッタの発
生が可能な任意波形発生器を提供することにある。 【構成】 クロックに従って波形メモリ（１）からＤ／
Ａ変換器（２）に複数の波形エレメントデータを順次読
み出し、同一のクロックに従ってアナログ信号に変換す
るように構成された任意波形発生器において、前記クロ
ックを前記波形メモリ（１）から読み出される波形エレ
メントデータの期間単位で任意の設定時間選択的に遅延
させるクロック制御手段（５）を設けるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は任意波形発生器に関し、
更に詳しくは、波形のシフトやジッタ発生に関する。
更に詳しくは、波形のシフトやジッタ発生に関する。
【０００２】
【従来の技術】図５は従来の任意波形発生器の一例を示
すブロック図である。図において、１は波形メモリであ
り、発生させたい波形のデータが格納されている。２は
Ｄ／Ａ変換器であり、波形メモリ１からクロックに従っ
て読み出される波形データを同一のクロックに従ってア
ナログ信号に変換する。該Ｄ／Ａ変換器２のアナログ信
号は、アンプ３及びフィルタ４を通して出力される。
すブロック図である。図において、１は波形メモリであ
り、発生させたい波形のデータが格納されている。２は
Ｄ／Ａ変換器であり、波形メモリ１からクロックに従っ
て読み出される波形データを同一のクロックに従ってア
ナログ信号に変換する。該Ｄ／Ａ変換器２のアナログ信
号は、アンプ３及びフィルタ４を通して出力される。
【０００３】ところで、波形発生にあたっては、図６の
ように出力波形のピーク等の一部分をシフトさせたい場
合がある。図５の回路構成でこのような波形シフトを行
う方法として、ピークシフトさせたい波形のエレメント
データを、図７のように読み出し回数毎に作り変えるこ
とが考えられる。
ように出力波形のピーク等の一部分をシフトさせたい場
合がある。図５の回路構成でこのような波形シフトを行
う方法として、ピークシフトさせたい波形のエレメント
データを、図７のように読み出し回数毎に作り変えるこ
とが考えられる。
【０００４】
【発明が解決しようとする課題】しかし、このように波
形のエレメントデータを作り変えるのには処理時間がか
かり、高速化には不向きである。
形のエレメントデータを作り変えるのには処理時間がか
かり、高速化には不向きである。
【０００５】また、エレメントデータの作り変えによっ
て波形シフトを連続的，あるいはランダムに発生させる
ことは困難である。さらに、Ｄ／Ａ変換器２はクロック
の立ち上がりまたは立ち下がりで波形データをアナログ
信号に変換するので、波形のエレメントデータを作り変
えてもシフト後の時間変化はクロックに同期したものし
か設定できない。例えば、図８に示すように、クロック
の周波数を１ＧＨｚとすると、周期は１ｎｓであり、波
形のピークシフトは１ｎｓよりも小さくすることは不可
能である。
て波形シフトを連続的，あるいはランダムに発生させる
ことは困難である。さらに、Ｄ／Ａ変換器２はクロック
の立ち上がりまたは立ち下がりで波形データをアナログ
信号に変換するので、波形のエレメントデータを作り変
えてもシフト後の時間変化はクロックに同期したものし
か設定できない。例えば、図８に示すように、クロック
の周波数を１ＧＨｚとすると、周期は１ｎｓであり、波
形のピークシフトは１ｎｓよりも小さくすることは不可
能である。
【０００６】本発明はこのような問題点に鑑みてなされ
たものであり、その目的は、波形データを作り変えるこ
となく、そして、クロックの周期よりも微小な時間で波
形のシフトやジッタの発生が可能な任意波形発生器を提
供することにある。
たものであり、その目的は、波形データを作り変えるこ
となく、そして、クロックの周期よりも微小な時間で波
形のシフトやジッタの発生が可能な任意波形発生器を提
供することにある。
【０００７】
【課題を解決するための手段】本発明に係る任意波形発
生器は、クロックに従って波形メモリからＤ／Ａ変換器
に複数の波形エレメントデータを順次読み出し、同一の
クロックに従ってアナログ信号に変換するように構成さ
れた任意波形発生器において、前記クロックを前記波形
メモリから読み出される波形エレメントデータの期間単
位で任意の設定時間選択的に遅延させるクロック制御手
段を設けたことを特徴とする。
生器は、クロックに従って波形メモリからＤ／Ａ変換器
に複数の波形エレメントデータを順次読み出し、同一の
クロックに従ってアナログ信号に変換するように構成さ
れた任意波形発生器において、前記クロックを前記波形
メモリから読み出される波形エレメントデータの期間単
位で任意の設定時間選択的に遅延させるクロック制御手
段を設けたことを特徴とする。
【０００８】
【作用】波形シフトを発生させたい波形エレメントデー
タの期間のクロックは、他の波形エレメントデータの期
間のクロックに対して遅延したものになる。
タの期間のクロックは、他の波形エレメントデータの期
間のクロックに対して遅延したものになる。
【０００９】これにより、波形エレメントデータの期間
単位で波形シフトまたはジッタが発生する任意の波形を
発生させることができる。
単位で波形シフトまたはジッタが発生する任意の波形を
発生させることができる。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１は本発明の一実施例を示すブロック
図であり、図５と共通する部分には同じ符号を付けてい
る。図１において、５はクロック制御部であり、波形メ
モリ１及びＤ／Ａ変換器２に加えられるクロックを波形
メモリ１から読み出される波形エレメントデータの期間
単位で任意の設定時間選択的に遅延させる機能を有する
ものである。
細に説明する。図１は本発明の一実施例を示すブロック
図であり、図５と共通する部分には同じ符号を付けてい
る。図１において、５はクロック制御部であり、波形メ
モリ１及びＤ／Ａ変換器２に加えられるクロックを波形
メモリ１から読み出される波形エレメントデータの期間
単位で任意の設定時間選択的に遅延させる機能を有する
ものである。
【００１１】該クロック制御部５は、可変データが予め
格納されたメモリ６と、該メモリ６から読み出される可
変データをアナログ信号に変換するＤ／Ａ変換器７と、
これらメモリ６及びＤ／Ａ変換器７に入力される駆動信
号をコントロール信号に従ってオンオフ制御するオンオ
フ制御部８と、Ｄ／Ａ変換器７の出力信号をスレッショ
ールドレベルＶｔｈとしてクロックのレベルと比較しそ
の出力信号を波形メモリ１及びＤ／Ａ変換器２にクロッ
クとして入力するコンパレータ９とで構成されている。
格納されたメモリ６と、該メモリ６から読み出される可
変データをアナログ信号に変換するＤ／Ａ変換器７と、
これらメモリ６及びＤ／Ａ変換器７に入力される駆動信
号をコントロール信号に従ってオンオフ制御するオンオ
フ制御部８と、Ｄ／Ａ変換器７の出力信号をスレッショ
ールドレベルＶｔｈとしてクロックのレベルと比較しそ
の出力信号を波形メモリ１及びＤ／Ａ変換器２にクロッ
クとして入力するコンパレータ９とで構成されている。
【００１２】図２は図１の動作を説明するためのタイミ
ングチャートである。波形メモリ１からＤ／Ａ変換器２
には（イ）に示すように複数の波形エレメントデータ
Ａ，Ｂ，Ｃ，Ｄ，…がクロックに従って順次読み出さ
れ、Ｄ／Ａ変換器２は同一のクロックに従ってアナログ
信号に変換する。ここで、波形シフトさせたい部分をエ
レメントＣとすると、コントロール信号は（ロ）に示す
ようにエレメントＣの期間においてのみオンオフ制御部
８に加えられる。オンオフ制御部８は、コントロール信
号の立ち上がりでメモリ６から可変データをＤ／Ａ変換
器７に読み出してアナログ信号に変換させ、立ち下がり
で元に戻る（ハ）に示すような駆動信号を出力する。
ングチャートである。波形メモリ１からＤ／Ａ変換器２
には（イ）に示すように複数の波形エレメントデータ
Ａ，Ｂ，Ｃ，Ｄ，…がクロックに従って順次読み出さ
れ、Ｄ／Ａ変換器２は同一のクロックに従ってアナログ
信号に変換する。ここで、波形シフトさせたい部分をエ
レメントＣとすると、コントロール信号は（ロ）に示す
ようにエレメントＣの期間においてのみオンオフ制御部
８に加えられる。オンオフ制御部８は、コントロール信
号の立ち上がりでメモリ６から可変データをＤ／Ａ変換
器７に読み出してアナログ信号に変換させ、立ち下がり
で元に戻る（ハ）に示すような駆動信号を出力する。
【００１３】図３はコンパレータ９の説明図であり、一
方の入力端子にはクロックが加えられ、他方の入力端子
にはＤ／Ａ変換器７の出力信号がスレッショールドレベ
ルＶ ｔｈとして入力されている。
方の入力端子にはクロックが加えられ、他方の入力端子
にはＤ／Ａ変換器７の出力信号がスレッショールドレベ
ルＶ ｔｈとして入力されている。
【００１４】図４は図３に示すコンパレータ９の動作説
明図である。上述のように、メモリ６に予め入力されて
いる可変データはオンオフ制御部８から加えられる駆動
信号に従ってＤ／Ａ変換器７に読み出され、Ｄ／Ａ変換
器７から出力されるスレッショールドレベルＶｔｈは
（イ）に示すように通常は例えば−１．３Ｖであるもの
が可変データに応じて−１．２Ｖまたは−１．４Ｖに変
化する。このようにスレッショールドレベルＶｔｈが変
化する結果、（ロ）に示すように出力クロックの遅延時
間も変化する。
明図である。上述のように、メモリ６に予め入力されて
いる可変データはオンオフ制御部８から加えられる駆動
信号に従ってＤ／Ａ変換器７に読み出され、Ｄ／Ａ変換
器７から出力されるスレッショールドレベルＶｔｈは
（イ）に示すように通常は例えば−１．３Ｖであるもの
が可変データに応じて−１．２Ｖまたは−１．４Ｖに変
化する。このようにスレッショールドレベルＶｔｈが変
化する結果、（ロ）に示すように出力クロックの遅延時
間も変化する。
【００１５】遅延時間が変化したクロックをエレメント
Ｃの期間のみ波形メモリ１及びＤ／Ａ変換器２に加える
ことにより、エレメントＣの出力波形は図２（イ）に破
線で示すように他のエレメントの出力波形と比較してシ
フトしたものになる。
Ｃの期間のみ波形メモリ１及びＤ／Ａ変換器２に加える
ことにより、エレメントＣの出力波形は図２（イ）に破
線で示すように他のエレメントの出力波形と比較してシ
フトしたものになる。
【００１６】ここで、コンパレータ９に加えられるスレ
ッショールドレベルＶｔｈはクロックの周期には依存し
ないので、波形シフトの時間関係が従来のようにクロッ
クの周期に制限されることはなく、クロックの周期より
も短いシフト時間を設定することもできる。
ッショールドレベルＶｔｈはクロックの周期には依存し
ないので、波形シフトの時間関係が従来のようにクロッ
クの周期に制限されることはなく、クロックの周期より
も短いシフト時間を設定することもできる。
【００１７】
【発明の効果】以上詳細に説明した本発明によれば、以
下のような効果が得られる。波形シフトを発生させたい
波形エレメントデータの期間のクロックを他の波形エレ
メントデータの期間のクロックに対してクロックの周期
よりも微小な時間を含む所望の任意時間遅延させている
ので、従来のように波形データを作り変えることなく、
波形エレメントデータの期間単位で波形シフトまたはジ
ッタの発生が可能な任意波形発生器が実現できる。
下のような効果が得られる。波形シフトを発生させたい
波形エレメントデータの期間のクロックを他の波形エレ
メントデータの期間のクロックに対してクロックの周期
よりも微小な時間を含む所望の任意時間遅延させている
ので、従来のように波形データを作り変えることなく、
波形エレメントデータの期間単位で波形シフトまたはジ
ッタの発生が可能な任意波形発生器が実現できる。
【図１】本発明の一実施例のブロック図である。
【図２】図１の動作を説明するタイミングチャートであ
る。
る。
【図３】図１で用いるコンパレータの説明図である。
【図４】図３のコンパレータの動作説明図である。
【図５】従来の装置のブロック図である。
【図６】波形シフトの説明図である。
【図７】従来の波形シフトの処理説明図である。
【図８】従来の波形シフトのクロックの周期による制限
の説明図である。
の説明図である。
１ 波形メモリ ２，７ Ｄ／Ａ変換器 ３ アンプ ４ フィルタ ５ クロック制御部 ６ メモリ ８ オンオフ制御部 ９ コンパレータ
Claims (1)
- 【特許請求の範囲】 【請求項１】 クロックに従って波形メモリからＤ／Ａ
変換器に複数の波形エレメントデータを順次読み出し、
同一のクロックに従ってアナログ信号に変換するように
構成された任意波形発生器において、 前記クロックを前記波形メモリから読み出される波形エ
レメントデータの期間単位で任意の設定時間選択的に遅
延させるクロック制御手段を設けたことを特徴とする任
意波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18761691A JPH0537237A (ja) | 1991-07-26 | 1991-07-26 | 任意波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18761691A JPH0537237A (ja) | 1991-07-26 | 1991-07-26 | 任意波形発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537237A true JPH0537237A (ja) | 1993-02-12 |
Family
ID=16209228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18761691A Pending JPH0537237A (ja) | 1991-07-26 | 1991-07-26 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237703A (ja) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | 任意波形発生器 |
-
1991
- 1991-07-26 JP JP18761691A patent/JPH0537237A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237703A (ja) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | 任意波形発生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| JPS59121094A (ja) | 残響装置 | |
| JPH0537237A (ja) | 任意波形発生器 | |
| CN100424519C (zh) | 测试装置 | |
| JPH11163689A (ja) | クロック逓倍回路 | |
| KR920008635A (ko) | 화상형성장치 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| JPH04102080U (ja) | 波形発生器 | |
| JP2840784B2 (ja) | ドライブ回路 | |
| JP3327413B2 (ja) | パルス幅変調回路 | |
| JP3486914B2 (ja) | パルス幅変調装置 | |
| JPH0621790A (ja) | パルス幅変調回路 | |
| JPH0217976B2 (ja) | ||
| JPH02241220A (ja) | パルス列発生装置 | |
| JPH0522277A (ja) | 同期回路 | |
| JPS6354020A (ja) | Ａ／ｄ変換装置 | |
| JPH0654423B2 (ja) | 表示制御装置 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JP2000165212A (ja) | 圧縮伸張回路 | |
| JPH04294442A (ja) | データ転送制御装置 |