JPH0537330A - 多段論理回路 - Google Patents
多段論理回路Info
- Publication number
- JPH0537330A JPH0537330A JP3193310A JP19331091A JPH0537330A JP H0537330 A JPH0537330 A JP H0537330A JP 3193310 A JP3193310 A JP 3193310A JP 19331091 A JP19331091 A JP 19331091A JP H0537330 A JPH0537330 A JP H0537330A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- voltage
- reference voltage
- stage
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、温度および電源電圧の変動の影響
を受けにくい多段論理回路を提供することを目的とす
る。 【構成】 各段の論理回路（１０、２０、３０）の差動
出力の中間電圧が平均値検出部（１４、２４、３４）で
検出され、この値が次の段の論理回路（２０、３０）の
入力バッファ部（２１、３１）への基準電圧として与え
られる。このため、精度の高い基準電圧発生装置をそれ
ぞれの論理回路に持たせることなく、電圧レベルのバラ
ツキの少ない基準電圧を各論理回路（２０、３０）に与
えることができる。このため、温度電源電圧の変動に関
わらず、常にノイズマージンが最大になるような論理回
路間のインタフェースを実現することができる。
を受けにくい多段論理回路を提供することを目的とす
る。 【構成】 各段の論理回路（１０、２０、３０）の差動
出力の中間電圧が平均値検出部（１４、２４、３４）で
検出され、この値が次の段の論理回路（２０、３０）の
入力バッファ部（２１、３１）への基準電圧として与え
られる。このため、精度の高い基準電圧発生装置をそれ
ぞれの論理回路に持たせることなく、電圧レベルのバラ
ツキの少ない基準電圧を各論理回路（２０、３０）に与
えることができる。このため、温度電源電圧の変動に関
わらず、常にノイズマージンが最大になるような論理回
路間のインタフェースを実現することができる。
Description
【０００１】
【産業上の利用分野】本発明は、単相入力・差動出力型
の多段論理回路の入出力インタフェース技術に関するも
のである。
の多段論理回路の入出力インタフェース技術に関するも
のである。
【０００２】
【従来の技術】従来の単相入力・差動出力型の論理回路
を複数個接続した多段論理回路を、図４に示す。同図よ
り、従来の多段論理回路は、第１論理回路１１０、第２
論理回路１２０、および第ｎ論理回路１３０を接続した
ｎ段の論理回路である。各論理回路には、それぞれ入力
リファレンス電圧発生部１１１、１２１、１３１および
出力レベル調整電圧発生部１１２、１２２、１３２が備
えられている。そして、入力リファレンス電圧発生部１
１１、１２１、１３１から与えられる基準電圧をしきい
値として、各論理回路で論理判定を行っている。
を複数個接続した多段論理回路を、図４に示す。同図よ
り、従来の多段論理回路は、第１論理回路１１０、第２
論理回路１２０、および第ｎ論理回路１３０を接続した
ｎ段の論理回路である。各論理回路には、それぞれ入力
リファレンス電圧発生部１１１、１２１、１３１および
出力レベル調整電圧発生部１１２、１２２、１３２が備
えられている。そして、入力リファレンス電圧発生部１
１１、１２１、１３１から与えられる基準電圧をしきい
値として、各論理回路で論理判定を行っている。
【０００３】
【発明が解決しようとする課題】ところで、このような
従来の多段論理回路には、各段の論理回路ごとに入力リ
ファレンス電圧発生部を備えており、それぞれの入力リ
ファレンス電圧発生部の発生電圧がばらつくことがあっ
た。また、それぞれの入力リファレンス電圧発生部で温
度特性および電源電圧変動特性が異なるため論理判定レ
ベルがばらつくことがあった。そして、これらのばらつ
きのために、論理回路間で良好なインタフェースが得ら
れず、ノイズマージンが減少するといった問題があっ
た。
従来の多段論理回路には、各段の論理回路ごとに入力リ
ファレンス電圧発生部を備えており、それぞれの入力リ
ファレンス電圧発生部の発生電圧がばらつくことがあっ
た。また、それぞれの入力リファレンス電圧発生部で温
度特性および電源電圧変動特性が異なるため論理判定レ
ベルがばらつくことがあった。そして、これらのばらつ
きのために、論理回路間で良好なインタフェースが得ら
れず、ノイズマージンが減少するといった問題があっ
た。
【０００４】本発明は、このような問題を解決すること
を目的とする。
を目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の多段論理回路は、各段の論理回路の差動出
力の中間電圧をその次段の論理回路の入力バッファ部に
与える基準電圧とする。
に、本発明の多段論理回路は、各段の論理回路の差動出
力の中間電圧をその次段の論理回路の入力バッファ部に
与える基準電圧とする。
【０００６】
【作用】本発明の多段論理回路によれば、各段の論理回
路の差動出力の中間電圧がその次段の論理回路の入力バ
ッファ部に基準電圧として与えられる。このため、次段
の入力信号として与えられる差動出力が、温度や電源電
圧の変動などにより変動しても、基準電圧も同様に変動
するために、入力信号の電圧値と基準電圧の電圧値の相
対値は一定となる。
路の差動出力の中間電圧がその次段の論理回路の入力バ
ッファ部に基準電圧として与えられる。このため、次段
の入力信号として与えられる差動出力が、温度や電源電
圧の変動などにより変動しても、基準電圧も同様に変動
するために、入力信号の電圧値と基準電圧の電圧値の相
対値は一定となる。
【０００７】
【実施例】以下、本発明の一実施例について、図１を用
いて説明する。図１は、本実施例の多段論理回路の構成
を示す回路図である。同図より、本実施例の多段論理回
路には、単相入力・差動出力型の論理回路である第１論
理回路１０、第２論理回路２０、および第ｎ論理回路３
０が備えられている。第１論理回路１０には、入力信号
を入力リファレンス電圧発生部５で生成された基準電圧
を用いて比較する入力バッファ部１１と、論理演算を行
う論理部１２と、論理部１２からの出力信号を差動出力
信号として出力する出力バッファ部１３と、出力バッフ
ァ部１３からの差動出力信号の平均値を検出する平均値
検出部１４と、出力バッファ部１３に与えるレベル調整
用の電圧を発生させる出力レベル調整電圧発生部１５と
が備えられている。そして、平均値検出部１４で平均化
された差動出力の中間電圧信号が、次段である第２論理
回路２０に与えられるのである。次に、第２論理回路２
０には、入力信号を平均値検出部１４からの中間電圧信
号と比較する入力バッファ部２１と、論理演算を行う論
理部２２と、論理部２２からの出力信号を差動出力信号
として出力する出力バッファ部２３と、出力バッファ部
２３からの差動出力信号の平均値を検出する平均値検出
部２４と、出力バッファ部２３に与えるレベル調整用の
電圧を発生させる出力レベル調整電圧発生部２５とが備
えられている。第３論理回路から第ｎ論理回路３０につ
いても、同様の回路構成である。
いて説明する。図１は、本実施例の多段論理回路の構成
を示す回路図である。同図より、本実施例の多段論理回
路には、単相入力・差動出力型の論理回路である第１論
理回路１０、第２論理回路２０、および第ｎ論理回路３
０が備えられている。第１論理回路１０には、入力信号
を入力リファレンス電圧発生部５で生成された基準電圧
を用いて比較する入力バッファ部１１と、論理演算を行
う論理部１２と、論理部１２からの出力信号を差動出力
信号として出力する出力バッファ部１３と、出力バッフ
ァ部１３からの差動出力信号の平均値を検出する平均値
検出部１４と、出力バッファ部１３に与えるレベル調整
用の電圧を発生させる出力レベル調整電圧発生部１５と
が備えられている。そして、平均値検出部１４で平均化
された差動出力の中間電圧信号が、次段である第２論理
回路２０に与えられるのである。次に、第２論理回路２
０には、入力信号を平均値検出部１４からの中間電圧信
号と比較する入力バッファ部２１と、論理演算を行う論
理部２２と、論理部２２からの出力信号を差動出力信号
として出力する出力バッファ部２３と、出力バッファ部
２３からの差動出力信号の平均値を検出する平均値検出
部２４と、出力バッファ部２３に与えるレベル調整用の
電圧を発生させる出力レベル調整電圧発生部２５とが備
えられている。第３論理回路から第ｎ論理回路３０につ
いても、同様の回路構成である。
【０００８】次に本実施例の動作について述べる。本実
施例では、第１論理回路１０の差動出力の非反転出力が
第２論理回路２０の入力バッファ２１に入力信号として
与えられている。また、第１論理回路１０の差動出力で
ある反転出力および非反転出力の平均値が平均値検出部
１４で検出され、この平均電圧が第２論理回路２０の入
力バッファ部２１に基準電圧として与えられる。ここ
で、第１論理回路１０の差動出力が温度や電源電圧の変
動などにより変動すると、第２論理回路２０の入力バッ
ファ部２１に与えられる入力信号の電圧値と基準電圧信
号の電圧値が共に変動する。これは、入力信号と基準電
圧信号のどちらも、第１論理回路１０の差動出力を基に
して作られたものだからである。そのため、これらの電
圧値の相対値は一定となり、論理判定レベルも一定とな
る。したがって、各段の論理回路に精度の高い入力リフ
ァレンス電圧発生部を備える必要がなく、ノイズマージ
ンを大きく取ることが可能となる。
施例では、第１論理回路１０の差動出力の非反転出力が
第２論理回路２０の入力バッファ２１に入力信号として
与えられている。また、第１論理回路１０の差動出力で
ある反転出力および非反転出力の平均値が平均値検出部
１４で検出され、この平均電圧が第２論理回路２０の入
力バッファ部２１に基準電圧として与えられる。ここ
で、第１論理回路１０の差動出力が温度や電源電圧の変
動などにより変動すると、第２論理回路２０の入力バッ
ファ部２１に与えられる入力信号の電圧値と基準電圧信
号の電圧値が共に変動する。これは、入力信号と基準電
圧信号のどちらも、第１論理回路１０の差動出力を基に
して作られたものだからである。そのため、これらの電
圧値の相対値は一定となり、論理判定レベルも一定とな
る。したがって、各段の論理回路に精度の高い入力リフ
ァレンス電圧発生部を備える必要がなく、ノイズマージ
ンを大きく取ることが可能となる。
【０００９】次に、第１論理回路１０に備えられた平均
値検出部１４の回路構成例について、図２の回路図を用
いて説明する。平均値検出部１４には、直列に接続され
た抵抗１４ａおよび抵抗１４ｂと、一端が接地されたコ
ンデンサ１４ｃとが備えられている。この平均値検出部
１４には、出力バッファ部１３からの反転出力信号と非
反転出力信号が与えられ、抵抗１４ａ、抵抗１４ｂによ
る抵抗分割でこれらの信号電圧の中間値を取り、コンデ
ンサ１４ｃで安定させた上で出力する。この回路構成例
は平均値検出部２４、３４にも適用できる。そして、図
１の実施例の平均値検出部１４、２４、３４を、この回
路に置き換えると、図３の回路図になる。
値検出部１４の回路構成例について、図２の回路図を用
いて説明する。平均値検出部１４には、直列に接続され
た抵抗１４ａおよび抵抗１４ｂと、一端が接地されたコ
ンデンサ１４ｃとが備えられている。この平均値検出部
１４には、出力バッファ部１３からの反転出力信号と非
反転出力信号が与えられ、抵抗１４ａ、抵抗１４ｂによ
る抵抗分割でこれらの信号電圧の中間値を取り、コンデ
ンサ１４ｃで安定させた上で出力する。この回路構成例
は平均値検出部２４、３４にも適用できる。そして、図
１の実施例の平均値検出部１４、２４、３４を、この回
路に置き換えると、図３の回路図になる。
【００１０】なお、本実施例は、ＥＣＬ（Emitter Coup
led Logic ）と互換性を有するＧａＡｓ ＩＣなどに用
いると効果的である。
led Logic ）と互換性を有するＧａＡｓ ＩＣなどに用
いると効果的である。
【００１１】
【発明の効果】本発明の多段論理回路であれば、各段の
論理回路の差動出力の中間電圧がその次段の論理回路の
入力バッファ部への基準電圧として与えられる。このた
め、精度の高い基準電圧発生装置をそれぞれの論理回路
に持たせることなく、電圧レベルのバラツキの少ない基
準電圧を各論理回路に与えることができる。
論理回路の差動出力の中間電圧がその次段の論理回路の
入力バッファ部への基準電圧として与えられる。このた
め、精度の高い基準電圧発生装置をそれぞれの論理回路
に持たせることなく、電圧レベルのバラツキの少ない基
準電圧を各論理回路に与えることができる。
【００１２】したがって、温度電源電圧の変動に関わら
ず、常にノイズマージンが最大になるような論理回路間
のインタフェースを実現することができる。
ず、常にノイズマージンが最大になるような論理回路間
のインタフェースを実現することができる。
【図面の簡単な説明】
【図１】本実施例の多段論理回路の構成を示す回路図で
ある。
ある。
【図２】平均値検出部の構成を示す回路図である。
【図３】本実施例の多段論理回路の構成を示す回路図で
ある。
ある。
【図４】従来例の多段論理回路の構成を示す回路図であ
る。
る。
５…入力リファレンス電圧発生部 １０…第１論理回路 ２０…第２論理回路 ３０…第３論理回路 １１、２１、３１…入力バッファ部 １２、２２、３２…論理部 １３、２３、３３…出力バッファ部 １４、２４、３４…平均値検出部 １５、２５、３５…出力レベル調整電圧発生部
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力された信号を基準電圧で比較する入
力バッファ部を備え論理演算結果を差動出力する論理回
路を複数個接続してなる多段論理回路において、 各段の論理回路の差動出力の中間電圧をその次段の論理
回路の入力バッファ部に与える基準電圧とすることを特
徴とする多段論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193310A JPH0537330A (ja) | 1991-08-01 | 1991-08-01 | 多段論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193310A JPH0537330A (ja) | 1991-08-01 | 1991-08-01 | 多段論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537330A true JPH0537330A (ja) | 1993-02-12 |
Family
ID=16305784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193310A Pending JPH0537330A (ja) | 1991-08-01 | 1991-08-01 | 多段論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557790B2 (en) | 2003-03-12 | 2009-07-07 | Samsung Electronics Co., Ltd. | Bus interface technology |
-
1991
- 1991-08-01 JP JP3193310A patent/JPH0537330A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557790B2 (en) | 2003-03-12 | 2009-07-07 | Samsung Electronics Co., Ltd. | Bus interface technology |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166550A (en) | Comparator circuit with variable hysteresis characteristic | |
| US4980791A (en) | Universal power supply monitor circuit | |
| US5191234A (en) | Pulse signal generator and cascode differential amplifier | |
| US4687953A (en) | Dynamic ECL line driver circuit | |
| US7176726B2 (en) | Integrated loss of signal detection with wide threshold range and precise hysteresis | |
| US4611183A (en) | Digital decorrelating random data generator | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| KR940011434B1 (ko) | 아날로그 키방식의 더블키 입력 검출회로 | |
| US6194965B1 (en) | Differential signal detection circuit | |
| JPH0537330A (ja) | 多段論理回路 | |
| US5434521A (en) | Integrated comparator circuit | |
| HK1002240B (en) | Full wave rectifier/averaging circuit | |
| JPH1164041A (ja) | 物理量センサ | |
| JP2760017B2 (ja) | 論理回路 | |
| JPH11308083A (ja) | インターフェース回路及びインターフェース用集積回路 | |
| US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
| US6300803B1 (en) | Phase-comparison circuit | |
| JPH02156728A (ja) | Ａ／ｄ変換器のバイアス回路 | |
| US4972159A (en) | Amplifier circuit more immune to fluctuation of reference voltage | |
| JPH0537331A (ja) | 多段論理回路 | |
| US5130573A (en) | Semiconductor integrated circuit having ecl circuits and a circuit for compensating a capacitive load | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| US7471108B2 (en) | Variable reference level input circuit and method | |
| US2951953A (en) | Inverter circuit |