JPH0537331A - 多段論理回路 - Google Patents
多段論理回路Info
- Publication number
- JPH0537331A JPH0537331A JP3194528A JP19452891A JPH0537331A JP H0537331 A JPH0537331 A JP H0537331A JP 3194528 A JP3194528 A JP 3194528A JP 19452891 A JP19452891 A JP 19452891A JP H0537331 A JPH0537331 A JP H0537331A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- logic circuit
- reference voltage
- output
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、温度および電源電圧の変動の影響
を受けにくい多段論理回路を提供することを目的とす
る。 【構成】 各段の論理回路（１０、２０、３０）の差動
出力の中間電圧と、その次段の論理回路（２０、３０）
の基準電圧発生部（２１、３１）で生成される基準電圧
とが電圧比較部（１６、２６、３６）で比較される。こ
の比較結果から、これらの電圧値が一致していないこと
が判明した場合、制御電圧発生部（１７、２７、３７）
は出力レベル調整電圧を変化させて、差動出力の調整を
行う。この差動出力の調整によって、差動出力の平均電
圧値と次段の論理回路（２０、３０）の基準電圧の電圧
値とを一致させることができる。
を受けにくい多段論理回路を提供することを目的とす
る。 【構成】 各段の論理回路（１０、２０、３０）の差動
出力の中間電圧と、その次段の論理回路（２０、３０）
の基準電圧発生部（２１、３１）で生成される基準電圧
とが電圧比較部（１６、２６、３６）で比較される。こ
の比較結果から、これらの電圧値が一致していないこと
が判明した場合、制御電圧発生部（１７、２７、３７）
は出力レベル調整電圧を変化させて、差動出力の調整を
行う。この差動出力の調整によって、差動出力の平均電
圧値と次段の論理回路（２０、３０）の基準電圧の電圧
値とを一致させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、単相入力・差動出力型
の多段論理回路の入出力インタフェース技術に関するも
のである。
の多段論理回路の入出力インタフェース技術に関するも
のである。
【０００２】
【従来の技術】従来の単相入力・差動出力型の論理回路
を複数個接続した多段論理回路を、図５に示す。同図よ
り、従来の多段論理回路は、第１論理回路１１０、第２
論理回路１２０、および第ｎ論理回路１３０を接続した
ｎ段の論理回路である。各論理回路には、それぞれ入力
リファレンス電圧発生回路１１１、１２１、１３１およ
び出力レベル調整電圧発生回路１１２、１２２、１３２
が備えられている。そして、入力リファレンス電圧発生
回路１１１、１２１、１３１から与えられる基準電圧を
しきい値として、各論理回路で論理判定を行っている。
を複数個接続した多段論理回路を、図５に示す。同図よ
り、従来の多段論理回路は、第１論理回路１１０、第２
論理回路１２０、および第ｎ論理回路１３０を接続した
ｎ段の論理回路である。各論理回路には、それぞれ入力
リファレンス電圧発生回路１１１、１２１、１３１およ
び出力レベル調整電圧発生回路１１２、１２２、１３２
が備えられている。そして、入力リファレンス電圧発生
回路１１１、１２１、１３１から与えられる基準電圧を
しきい値として、各論理回路で論理判定を行っている。
【０００３】
【発明が解決しようとする課題】ところで、このような
従来の多段論理回路には、各段の論理回路ごとに入力リ
ファレンス電圧発生回路を備えており、それぞれの入力
リファレンス電圧発生回路の発生電圧がばらつくことが
あった。また、それぞれの入力リファレンス電圧発生回
路で温度特性および電源電圧変動特性が異なるため論理
判定レベルがばらつくことがあった。そして、これらの
ばらつきのために、論理回路間で良好なインタフェース
が得られず、ノイズマージンが減少するといった問題が
あった。
従来の多段論理回路には、各段の論理回路ごとに入力リ
ファレンス電圧発生回路を備えており、それぞれの入力
リファレンス電圧発生回路の発生電圧がばらつくことが
あった。また、それぞれの入力リファレンス電圧発生回
路で温度特性および電源電圧変動特性が異なるため論理
判定レベルがばらつくことがあった。そして、これらの
ばらつきのために、論理回路間で良好なインタフェース
が得られず、ノイズマージンが減少するといった問題が
あった。
【０００４】本発明は、このような問題を解決すること
を目的とする。
を目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の多段論理回路には、各段の論理回路の差動
出力の中間電圧とその次段の論理回路の基準電圧発生部
で生成される基準電圧とを比較する電圧比較部と、電圧
比較部の比較結果からこれらの電圧値が一致する出力レ
ベル調整電圧を生成する制御電圧発生部とが備えられて
いる。
に、本発明の多段論理回路には、各段の論理回路の差動
出力の中間電圧とその次段の論理回路の基準電圧発生部
で生成される基準電圧とを比較する電圧比較部と、電圧
比較部の比較結果からこれらの電圧値が一致する出力レ
ベル調整電圧を生成する制御電圧発生部とが備えられて
いる。
【０００６】
【作用】本発明の多段論理回路によれば、各段の論理回
路の差動出力の中間電圧と、その次段の論理回路の基準
電圧発生部で生成される基準電圧とが電圧比較部で比較
される。この比較結果から、これらの電圧値が一致して
いないことが判明した場合、制御電圧発生部は出力レベ
ル調整電圧を変化させて、差動出力の調整を行う（フィ
ードバック制御）。この差動出力の調整によって、差動
出力の中間電圧値と次段の論理回路の基準電圧の電圧値
とを一致させることができる。
路の差動出力の中間電圧と、その次段の論理回路の基準
電圧発生部で生成される基準電圧とが電圧比較部で比較
される。この比較結果から、これらの電圧値が一致して
いないことが判明した場合、制御電圧発生部は出力レベ
ル調整電圧を変化させて、差動出力の調整を行う（フィ
ードバック制御）。この差動出力の調整によって、差動
出力の中間電圧値と次段の論理回路の基準電圧の電圧値
とを一致させることができる。
【０００７】したがって、温度や電源電圧の変動などに
より次段の論理回路の基準電圧が変動した場合に、制御
電圧発生部でのフィードバック制御が働いて出力レベル
調整電圧が基準電圧に合わせて調整される。この調整に
よって、差動出力の電圧値はいつも次段の論理回路の基
準電圧と一致した値となる。
より次段の論理回路の基準電圧が変動した場合に、制御
電圧発生部でのフィードバック制御が働いて出力レベル
調整電圧が基準電圧に合わせて調整される。この調整に
よって、差動出力の電圧値はいつも次段の論理回路の基
準電圧と一致した値となる。
【０００８】
【実施例】以下、本発明の一実施例について、図１を用
いて説明する。図１は、本実施例の多段論理回路の構成
を示す回路図である。同図より、本実施例の多段論理回
路には、第１論理回路１０、第２論理回路２０、および
第ｎ論理回路３０が備えられている。第１論理回路１０
には、入力リファレンス電圧発生部１１と、この入力リ
ファレンス電圧発生部１１で生成される基準電圧である
リファレンス電圧と入力信号が与えられる入力バッファ
部１２と、論理演算を行う論理部１３と、論理部１３か
らの出力信号を差動出力する出力バッファ部１４と、出
力バッファ部１４からの差動出力の平均値を検出する平
均値検出部１５と、平均値検出部１５で検出される差動
出力の中間電圧Ｖ2 と第２論理回路２０からのリファレ
ンス電圧Ｖ1 との電圧値を比較する電圧比較部１６と、
電圧比較部１６での比較結果から出力バッファ部１４か
ら出力される差動出力の電圧値を調整する制御電圧発生
部１７とが備えられている。次に、第２論理回路２０に
は、入力リファレンス電圧発生部２１と、この入力リフ
ァレンス電圧発生部２１で生成されるリファレンス電圧
と入力信号が与えられる入力バッファ部２２と、論理演
算を行う論理部２３と、論理部２３からの出力信号を差
動出力する出力バッファ部２４と、出力バッファ部２４
からの差動出力の平均値を検出する平均値検出部２５
と、平均値検出部２５で検出される差動出力の中間電圧
Ｖ2 と第３論理回路からのリファレンス電圧Ｖ1 との電
圧値を比較する電圧比較部２６と、電圧比較部２６での
比較結果から出力バッファ部２４から出力される差動出
力の電圧値を調整する制御電圧発生部２７とが備えられ
ている。第３論理回路から第ｎ論理回路３０について
も、同様の回路構成である。ただし、第ｎ論理回路３０
の電圧比較部に与えられるリファレンス電圧Ｖ1は、次
段の論理回路がないので、入力リファレンス回路３１で
生成されるリファレンス電圧を用いている。
いて説明する。図１は、本実施例の多段論理回路の構成
を示す回路図である。同図より、本実施例の多段論理回
路には、第１論理回路１０、第２論理回路２０、および
第ｎ論理回路３０が備えられている。第１論理回路１０
には、入力リファレンス電圧発生部１１と、この入力リ
ファレンス電圧発生部１１で生成される基準電圧である
リファレンス電圧と入力信号が与えられる入力バッファ
部１２と、論理演算を行う論理部１３と、論理部１３か
らの出力信号を差動出力する出力バッファ部１４と、出
力バッファ部１４からの差動出力の平均値を検出する平
均値検出部１５と、平均値検出部１５で検出される差動
出力の中間電圧Ｖ2 と第２論理回路２０からのリファレ
ンス電圧Ｖ1 との電圧値を比較する電圧比較部１６と、
電圧比較部１６での比較結果から出力バッファ部１４か
ら出力される差動出力の電圧値を調整する制御電圧発生
部１７とが備えられている。次に、第２論理回路２０に
は、入力リファレンス電圧発生部２１と、この入力リフ
ァレンス電圧発生部２１で生成されるリファレンス電圧
と入力信号が与えられる入力バッファ部２２と、論理演
算を行う論理部２３と、論理部２３からの出力信号を差
動出力する出力バッファ部２４と、出力バッファ部２４
からの差動出力の平均値を検出する平均値検出部２５
と、平均値検出部２５で検出される差動出力の中間電圧
Ｖ2 と第３論理回路からのリファレンス電圧Ｖ1 との電
圧値を比較する電圧比較部２６と、電圧比較部２６での
比較結果から出力バッファ部２４から出力される差動出
力の電圧値を調整する制御電圧発生部２７とが備えられ
ている。第３論理回路から第ｎ論理回路３０について
も、同様の回路構成である。ただし、第ｎ論理回路３０
の電圧比較部に与えられるリファレンス電圧Ｖ1は、次
段の論理回路がないので、入力リファレンス回路３１で
生成されるリファレンス電圧を用いている。
【０００９】次に本実施例の動作について述べる。本実
施例では、第１論理回路１０の差動出力である反転出力
および非反転出力の平均値Ｖ2 と、第２論理回路２０の
入力リファレンス電圧発生部２１で生成されるリファレ
ンス電圧信号Ｖ1 とが電圧比較部１６で比較される。そ
して、電圧比較部１６から制御電圧発生部１７に与えら
れる比較結果の信号によって、これらの電圧値が一致し
ていないことが判明した場合、制御電圧発生部１７で出
力レベル調整電圧Ｖcsを変化させる。この出力レベル調
整電圧Ｖcsの変化によって、差動出力の平均電圧値Ｖ2
は第２論理回路２０のリファレンス電圧Ｖ1 と一致させ
る方向に変化する。ここで、電圧比較部１６及び制御電
圧発生部１７が図２のような応答を取るとすると、出力
レベル調整電圧ＶcsはＶ2 −Ｖ1 ＝０Ｖとなるまでフィ
ードバック制御され、最終的にＶ1 ＝Ｖ2 となる。した
がって、温度や電源電圧の変動などにより第２論理回路
２０のリファレンス電圧Ｖ1 が変動した場合に、制御電
圧発生部１７でのフィードバック制御が働いて出力レベ
ル調整電圧Ｖ2 がリファレンス電圧Ｖ1 に合わせて調整
される。この調整によって、差動出力の電圧値はいつも
次段の論理回路のリファレンス電圧Ｖ1 と一致した値を
保持する。
施例では、第１論理回路１０の差動出力である反転出力
および非反転出力の平均値Ｖ2 と、第２論理回路２０の
入力リファレンス電圧発生部２１で生成されるリファレ
ンス電圧信号Ｖ1 とが電圧比較部１６で比較される。そ
して、電圧比較部１６から制御電圧発生部１７に与えら
れる比較結果の信号によって、これらの電圧値が一致し
ていないことが判明した場合、制御電圧発生部１７で出
力レベル調整電圧Ｖcsを変化させる。この出力レベル調
整電圧Ｖcsの変化によって、差動出力の平均電圧値Ｖ2
は第２論理回路２０のリファレンス電圧Ｖ1 と一致させ
る方向に変化する。ここで、電圧比較部１６及び制御電
圧発生部１７が図２のような応答を取るとすると、出力
レベル調整電圧ＶcsはＶ2 −Ｖ1 ＝０Ｖとなるまでフィ
ードバック制御され、最終的にＶ1 ＝Ｖ2 となる。した
がって、温度や電源電圧の変動などにより第２論理回路
２０のリファレンス電圧Ｖ1 が変動した場合に、制御電
圧発生部１７でのフィードバック制御が働いて出力レベ
ル調整電圧Ｖ2 がリファレンス電圧Ｖ1 に合わせて調整
される。この調整によって、差動出力の電圧値はいつも
次段の論理回路のリファレンス電圧Ｖ1 と一致した値を
保持する。
【００１０】次に、本実施例の応用例である２入力論理
回路を用いた回路構成図を図３および図４に示す。図３
の論理回路４０が図１に示した論理回路と異なるのは、
入力バッファ部４１、４２と入力リファレンス電圧発生
部４３、４４を２組ずつ備えている点である。このた
め、論理部４５には２つの入力信号が与えられることに
なる。図４の論理回路７０および論理回路８０がこの論
理回路４０を用いて実現されている。図４の回路構成で
は、各論理回路のリファレンス電圧を−１．３Ｖ付近に
設定し、また、データ出力のハイ／ローレベルがそれぞ
れ−０．９Ｖ、−１．７Ｖ付近になるようにＶCS0 を設
定しておけば、常に最大のノイズマージンが得られるよ
うになる。また、最終段である論理回路８０について
は、それ自身の持つＶref1をＶref inに入力することに
より、ＥＣＬ出力レベルを達成できる。
回路を用いた回路構成図を図３および図４に示す。図３
の論理回路４０が図１に示した論理回路と異なるのは、
入力バッファ部４１、４２と入力リファレンス電圧発生
部４３、４４を２組ずつ備えている点である。このた
め、論理部４５には２つの入力信号が与えられることに
なる。図４の論理回路７０および論理回路８０がこの論
理回路４０を用いて実現されている。図４の回路構成で
は、各論理回路のリファレンス電圧を−１．３Ｖ付近に
設定し、また、データ出力のハイ／ローレベルがそれぞ
れ−０．９Ｖ、−１．７Ｖ付近になるようにＶCS0 を設
定しておけば、常に最大のノイズマージンが得られるよ
うになる。また、最終段である論理回路８０について
は、それ自身の持つＶref1をＶref inに入力することに
より、ＥＣＬ出力レベルを達成できる。
【００１１】なお、本実施例は、ＥＣＬ（Emitter Coup
led Logic ）と互換性を有するＧａＡｓ ＩＣなどに用
いると効果的である。
led Logic ）と互換性を有するＧａＡｓ ＩＣなどに用
いると効果的である。
【００１２】
【発明の効果】本発明の多段論理回路であれば、温度や
電源電圧の変動などにより次段の論理回路の基準電圧が
変動した場合に、制御電圧発生部でのフィードバック制
御が働いて出力レベル調整電圧が基準電圧に合わせて調
整される。この調整によって、差動出力の電圧値は、い
つも次段の論理回路の基準電圧と一致した値となる。
電源電圧の変動などにより次段の論理回路の基準電圧が
変動した場合に、制御電圧発生部でのフィードバック制
御が働いて出力レベル調整電圧が基準電圧に合わせて調
整される。この調整によって、差動出力の電圧値は、い
つも次段の論理回路の基準電圧と一致した値となる。
【００１３】したがって、本発明の多段論理回路を用い
れば、温度や電源電圧の変動に関わらず、常にノイズマ
ージンが最大になるようなインタフェースを実現するこ
とができる。
れば、温度や電源電圧の変動に関わらず、常にノイズマ
ージンが最大になるようなインタフェースを実現するこ
とができる。
【図１】本実施例の多段論理回路の構成を示す回路図で
ある。
ある。
【図２】電圧比較部及び制御電圧発生部の応答を示す図
である。
である。
【図３】本発明の応用例を示す回路図である。
【図４】本発明の応用例を示す回路図である。
【図５】従来例の多段論理回路の構成を示す回路図であ
る。
る。
１０…第１論理回路 ２０…第２論理回路 ３０…第３論理回路 １１、２１、３１…入力リファレンス電圧発生部 １２、２２、３２…入力バッファ部 １３、２３、３３…論理部 １４、２４、３４…出力バッファ部 １５、２５、３５…平均値検出部 １６、２６、３６…電圧比較部 １７、２７、３７…制御電圧発生部
Claims (1)
- 【特許請求の範囲】 【請求項１】 基準電圧発生部と、入力された信号を前
記基準電圧発生部で生成された基準電圧と比較する入力
バッファ部と、出力レベル調整電圧が与えられ論理演算
結果を差動出力する出力バッファ部とを備えた論理回路
を複数個接続してなる多段論理回路において、 各段の論理回路の差動出力の中間電圧とその次段の論理
回路の前記基準電圧発生部で生成される基準電圧とを比
較する電圧比較部と、当該電圧比較部の比較結果からこ
れらの電圧値が一致する出力レベル調整電圧を生成する
制御電圧発生部とを備えることを特徴とした多段論理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3194528A JPH0537331A (ja) | 1991-08-02 | 1991-08-02 | 多段論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3194528A JPH0537331A (ja) | 1991-08-02 | 1991-08-02 | 多段論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537331A true JPH0537331A (ja) | 1993-02-12 |
Family
ID=16326038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3194528A Pending JPH0537331A (ja) | 1991-08-02 | 1991-08-02 | 多段論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583473A (en) * | 1993-09-21 | 1996-12-10 | Takaishi & Asscoiates | Magnet roll and method of producing same |
-
1991
- 1991-08-02 JP JP3194528A patent/JPH0537331A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583473A (en) * | 1993-09-21 | 1996-12-10 | Takaishi & Asscoiates | Magnet roll and method of producing same |
| USRE37834E1 (en) | 1993-09-21 | 2002-09-10 | Hitachi Metals, Ltd. | Magnetic roll and method of producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783607A (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
| US6181178B1 (en) | Systems and methods for correcting duty cycle deviations in clock and data signals | |
| GB2110029A (en) | Ecl interface circuit | |
| EP0239762B1 (en) | Buffer circuit | |
| US4754171A (en) | High speed low power emitter coupled logic circuit | |
| JPH0541088A (ja) | 半導体集積回路 | |
| US4359653A (en) | Integrated circuit having a plurality of current mode logic gates | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| JPH0827662B2 (ja) | 比較電圧発生回路及びそれを用いた電圧検出回路 | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| JPH0537331A (ja) | 多段論理回路 | |
| US5434521A (en) | Integrated comparator circuit | |
| US3450896A (en) | Transistor switching circuit having compensating circuit | |
| US6384620B1 (en) | Signal deciding apparatus | |
| US6300821B1 (en) | Output buffer circuit having changeable output impedance | |
| JPH0537330A (ja) | 多段論理回路 | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| US6304107B1 (en) | Comparator metastability performance from an enhanced comparator detection circuit | |
| JP2995898B2 (ja) | Ｅｃｌ出力回路 | |
| JP3359407B2 (ja) | 信号発生回路 | |
| US6215436B1 (en) | High-speed differential decoder with reduced area consumption | |
| JP3460802B2 (ja) | 半導体装置 | |
| JPH042013B2 (ja) | ||
| US4015141A (en) | Apparatus for comparing voltages | |
| KR0124045B1 (ko) | 반도체집적회로의 입력버퍼회로 및 입력버퍼의 신호입력안정화방법 |