JPH0541382A - ラテラルトランジスタ - Google Patents
ラテラルトランジスタInfo
- Publication number
- JPH0541382A JPH0541382A JP3195147A JP19514791A JPH0541382A JP H0541382 A JPH0541382 A JP H0541382A JP 3195147 A JP3195147 A JP 3195147A JP 19514791 A JP19514791 A JP 19514791A JP H0541382 A JPH0541382 A JP H0541382A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- pnp transistor
- lateral pnp
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【構成】 ラテラルＰＮＰトランジスタのエミッタ領域
をＰ+ 型上下分離拡散で形成する。エミッタ領域は下面
Ｐ+ 型エミッタ領域９と上面Ｐ+ 型エミッタ領域１０と
からなり、それぞれ、下面Ｐ+ 型分離拡散領域３及び上
面Ｐ+ 型分離拡散領域５と同一工程で形成される。 【効果】 ラテラルＰＮＰトランジスタの電流容量及び
Ｈｆｅ（電流増幅率）を向上せしめることができる。
をＰ+ 型上下分離拡散で形成する。エミッタ領域は下面
Ｐ+ 型エミッタ領域９と上面Ｐ+ 型エミッタ領域１０と
からなり、それぞれ、下面Ｐ+ 型分離拡散領域３及び上
面Ｐ+ 型分離拡散領域５と同一工程で形成される。 【効果】 ラテラルＰＮＰトランジスタの電流容量及び
Ｈｆｅ（電流増幅率）を向上せしめることができる。
Description
【０００１】
【産業上の利用分野】本発明は、上下拡散分離構造を有
する半導体装置に於けるラテラルトランジスタに関する
ものである。
する半導体装置に於けるラテラルトランジスタに関する
ものである。
【０００２】
【従来の技術】図２に従来のラテラルＰＮＰトランジス
タの概略断面図を示す。同図に於いて、１はＰ型シリコ
ン基板、２はＮ+ 型埋め込み領域、３は下面Ｐ+ 型分離
拡散領域、４はＮ型エピタキシャル領域、５は上面Ｐ+
型分離拡散領域である。そして、６，７は、ＮＰＮトラ
ンジスタのベースＰ+ 型拡散工程で同時に形成される、
ラテラルＰＮＰトランジスタの各々Ｐ+ 型エミッタ領域
及びＰ+ 型コレクタ領域である。また、８はＮＰＮトラ
ンジスタのエミッタＮ+ 型拡散工程で同時に形成され
る、ラテラルＰＮＰトランジスタトランジスタのＮ+ 型
ベースコンタクト領域である。上記の構造にすることに
より、ラテラルＰＮＰトランジスタが形成され、エミッ
タから注入されたホールが横方向に拡散し、コレクタに
到達することにより、ラテラルＰＮＰトランジスタとし
て動作する。
タの概略断面図を示す。同図に於いて、１はＰ型シリコ
ン基板、２はＮ+ 型埋め込み領域、３は下面Ｐ+ 型分離
拡散領域、４はＮ型エピタキシャル領域、５は上面Ｐ+
型分離拡散領域である。そして、６，７は、ＮＰＮトラ
ンジスタのベースＰ+ 型拡散工程で同時に形成される、
ラテラルＰＮＰトランジスタの各々Ｐ+ 型エミッタ領域
及びＰ+ 型コレクタ領域である。また、８はＮＰＮトラ
ンジスタのエミッタＮ+ 型拡散工程で同時に形成され
る、ラテラルＰＮＰトランジスタトランジスタのＮ+ 型
ベースコンタクト領域である。上記の構造にすることに
より、ラテラルＰＮＰトランジスタが形成され、エミッ
タから注入されたホールが横方向に拡散し、コレクタに
到達することにより、ラテラルＰＮＰトランジスタとし
て動作する。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
な従来技術によるラテラルＰＮＰトランジスタは、エミ
ッタ領域及びコレクタ領域の深さが浅く、実効エミッタ
面積及び実効コレクタ面積が小さいため、電流容量が
小さく、高電流でのＨｆｅ（電流増幅率）の低下が大き
い。コレクタ電流に有効に寄与するホールの数が少な
いため、その結果Ｈｆｅは低い。という問題点があっ
た。
な従来技術によるラテラルＰＮＰトランジスタは、エミ
ッタ領域及びコレクタ領域の深さが浅く、実効エミッタ
面積及び実効コレクタ面積が小さいため、電流容量が
小さく、高電流でのＨｆｅ（電流増幅率）の低下が大き
い。コレクタ電流に有効に寄与するホールの数が少な
いため、その結果Ｈｆｅは低い。という問題点があっ
た。
【０００４】本発明は上記問題点を解決するものであ
る。
る。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
め、本発明に於いては、ラテラルＰＮＰトランジスタの
エミッタ領域をＰ+ 型上下分離拡散で形成される。
め、本発明に於いては、ラテラルＰＮＰトランジスタの
エミッタ領域をＰ+ 型上下分離拡散で形成される。
【０００６】
【作用】本発明のラテラルＰＮＰトランジスタに於いて
は、エミッタ領域にＰ+型上下分離拡散を利用するた
め、実効エミッタ面積が大となり、コレクタ電流に寄与
するホールの数が増えるため、電流容量が大きくな
り、Ｈｆｅ（電流増幅率）が向上する。
は、エミッタ領域にＰ+型上下分離拡散を利用するた
め、実効エミッタ面積が大となり、コレクタ電流に寄与
するホールの数が増えるため、電流容量が大きくな
り、Ｈｆｅ（電流増幅率）が向上する。
【０００７】
【実施例】以下、実施例に基づいて本発明を詳細に説明
する。
する。
【０００８】本発明に於けるラテラルＰＮＰトランジス
タの概略断面図を図１に示す。同図に於いて、１はＰ型
シリコン基板、２はＮ+ 型埋め込み領域、３は下面Ｐ+
型分離拡散領域、４はＮ型エピタキシャル領域、５は上
面Ｐ+ 型分離拡散領域である。そして、９，１０は、ラ
テラルＰＮＰトランジスタのＰ+ 型エミッタ領域を構成
する下面Ｐ+ 型エミッタ領域、上面Ｐ+ 型エミッタ領域
であり、各々下面Ｐ+型分離領域拡散工程、上面Ｐ+ 型
分離拡散工程に於いて、下面Ｐ+ 型分離拡散領域、上面
Ｐ+ 型分離拡散領域と同時に形成される。また、７は、
ＮＰＮトランジスタのベースＰ+ 型拡散工程で同時に形
成される、ラテラルＰＮＰトランジスタのＰ+ 型コレク
タ領域であり、８は、ラテラルＰＮＰトランジスタのＮ
+ 型ベースコンタクト領域で、ＮＰＮトランジスタのエ
ミッタＮ+ 型拡散工程で同時に形成される。
タの概略断面図を図１に示す。同図に於いて、１はＰ型
シリコン基板、２はＮ+ 型埋め込み領域、３は下面Ｐ+
型分離拡散領域、４はＮ型エピタキシャル領域、５は上
面Ｐ+ 型分離拡散領域である。そして、９，１０は、ラ
テラルＰＮＰトランジスタのＰ+ 型エミッタ領域を構成
する下面Ｐ+ 型エミッタ領域、上面Ｐ+ 型エミッタ領域
であり、各々下面Ｐ+型分離領域拡散工程、上面Ｐ+ 型
分離拡散工程に於いて、下面Ｐ+ 型分離拡散領域、上面
Ｐ+ 型分離拡散領域と同時に形成される。また、７は、
ＮＰＮトランジスタのベースＰ+ 型拡散工程で同時に形
成される、ラテラルＰＮＰトランジスタのＰ+ 型コレク
タ領域であり、８は、ラテラルＰＮＰトランジスタのＮ
+ 型ベースコンタクト領域で、ＮＰＮトランジスタのエ
ミッタＮ+ 型拡散工程で同時に形成される。
【０００９】この様にして、従来技術によるラテラルＰ
ＮＰトランジスタと比べ、十分大きな実効エミッタ面積
を有するラテラルＰＮＰトランジスタが形成される。こ
の時、コレクタ電流に寄与できるホールの数が増えるた
め、ＰＮＰトランジスタの電流容量が大きくなり、Ｈｆ
ｅが向上し、また、高電流でのＨｆｅの低下が少なくな
る。
ＮＰトランジスタと比べ、十分大きな実効エミッタ面積
を有するラテラルＰＮＰトランジスタが形成される。こ
の時、コレクタ電流に寄与できるホールの数が増えるた
め、ＰＮＰトランジスタの電流容量が大きくなり、Ｈｆ
ｅが向上し、また、高電流でのＨｆｅの低下が少なくな
る。
【００１０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、上下拡散分離構造を有する半導体装置に於いて、
ラテラルＰＮＰトランジスタの電流容量及びＨｆｅ（電
流増幅率）を向上せしめることができるものである。
れば、上下拡散分離構造を有する半導体装置に於いて、
ラテラルＰＮＰトランジスタの電流容量及びＨｆｅ（電
流増幅率）を向上せしめることができるものである。
【図１】本発明に係るラテラルＰＮＰトランジスタの概
略断面図である。
略断面図である。
【図２】従来のラテラルＰＮＰトランジスタの概略断面
図である。
図である。
１ Ｐ型シリコン基板 ２ Ｎ+ 型埋め込み領域 ３ 下面Ｐ+ 型分離拡散領域 ４ Ｎ型エピタキシャル領域 ５ 上面Ｐ+ 型分離拡散領域 ７ ラテラルＰＮＰトランジスタのＰ+ 型コレクタ領域 ８ ラテラルＰＮＰトランジスタのＮ+ 型ベースコンタ
クト領域 ９ ラテラルＰＮＰトランジスタのＰ+ 型エミッタ領域
を構成する下面Ｐ+ 型エミッタ領域 １０ ラテラルＰＮＰトランジスタのＰ+ 型エミッタ領
域を構成する上面Ｐ+型エミッタ領域
クト領域 ９ ラテラルＰＮＰトランジスタのＰ+ 型エミッタ領域
を構成する下面Ｐ+ 型エミッタ領域 １０ ラテラルＰＮＰトランジスタのＰ+ 型エミッタ領
域を構成する上面Ｐ+型エミッタ領域
Claims (1)
- 【請求項１】 上下拡散分離構造を有する半導体装置に
於いて、そのエミッタ領域が上下分離拡散により形成さ
れたことを特徴とするラテラルトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195147A JPH0541382A (ja) | 1991-08-05 | 1991-08-05 | ラテラルトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195147A JPH0541382A (ja) | 1991-08-05 | 1991-08-05 | ラテラルトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541382A true JPH0541382A (ja) | 1993-02-19 |
Family
ID=16336221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3195147A Pending JPH0541382A (ja) | 1991-08-05 | 1991-08-05 | ラテラルトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541382A (ja) |
-
1991
- 1991-08-05 JP JP3195147A patent/JPH0541382A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950577B2 (ja) | ＢｉＣＭＯＳ半導体集積回路の製造方法 | |
| JPH0541382A (ja) | ラテラルトランジスタ | |
| JP3128808B2 (ja) | 半導体装置 | |
| JPH031544A (ja) | ラテラルトランジスタ | |
| JPS59169177A (ja) | 半導体装置 | |
| JPH0258865A (ja) | 半導体装置 | |
| JPH10135235A (ja) | 半導体装置の製造方法 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPH0193168A (ja) | 半導体装置 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JPH03159245A (ja) | ラテラルトランジスタ | |
| JPS59181058A (ja) | 半導体装置 | |
| KR900000816B1 (ko) | I^2l소자의 제조방법 | |
| JPH10135345A (ja) | 半導体集積回路 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPS639667B2 (ja) | ||
| JPH03259533A (ja) | 半導体集積回路装置 | |
| JPH0138378B2 (ja) | ||
| JPS63102354A (ja) | 半導体装置 | |
| JPS60196970A (ja) | 半導体装置 | |
| JPH0436578B2 (ja) | ||
| JPH04262569A (ja) | 半導体装置 | |
| JPS63140561A (ja) | 半導体集積回路の製造方法 | |
| JPS6376373A (ja) | 横形トランジスタ | |
| JPS6188561A (ja) | トランジスタ |