JPH0541441A - 集積回路の試験方法 - Google Patents
集積回路の試験方法Info
- Publication number
- JPH0541441A JPH0541441A JP3161187A JP16118791A JPH0541441A JP H0541441 A JPH0541441 A JP H0541441A JP 3161187 A JP3161187 A JP 3161187A JP 16118791 A JP16118791 A JP 16118791A JP H0541441 A JPH0541441 A JP H0541441A
- Authority
- JP
- Japan
- Prior art keywords
- test
- defective
- order
- flow
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 57
- 238000010998 test method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract description 18
- 235000012431 wafers Nutrition 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】図１（ａ）のフローに示す様に、最初はプログ
ラム作成時と同じ流れになっており、テスト１，２，３
…，Ｎと順番に試験を行なう。試験途中にて不良となる
被試験ＩＣはそのテスト項目にて試験を完了し、その項
目のカウント１ａ〜Ｎａにてカウントされ、次の被試験
ＩＣの試験へ移行する。所定インタバル経過後に図１
（ｂ）に示すように、カウンタ１ａ〜Ｎａのカウント数
を各々比較してカウントの多い順にテスト項目を自動的
に並べ替える。 【効果】不良品に要するテストタイムが短縮化でき全体
的なＩＣの生産性（アウトプット数）を向上する。
ラム作成時と同じ流れになっており、テスト１，２，３
…，Ｎと順番に試験を行なう。試験途中にて不良となる
被試験ＩＣはそのテスト項目にて試験を完了し、その項
目のカウント１ａ〜Ｎａにてカウントされ、次の被試験
ＩＣの試験へ移行する。所定インタバル経過後に図１
（ｂ）に示すように、カウンタ１ａ〜Ｎａのカウント数
を各々比較してカウントの多い順にテスト項目を自動的
に並べ替える。 【効果】不良品に要するテストタイムが短縮化でき全体
的なＩＣの生産性（アウトプット数）を向上する。
Description
【０００１】
【産業上の利用分野】本発明は集積回路の試験方法に関
する。
する。
【０００２】
【従来の技術】従来の集積回路（ＩＣ）の試験方法に用
いられるプログラムは、複数のテスト項目に分けられて
おり、これをある一定の順序に並べ一つのプログラムを
形成している。この並べ方はＩＣの特性上最も簡単でか
つ重要なものを最初に置き、徐々に難しい機能試験へと
なる様な組み方をする。この組み方により、ＩＣの機能
とは全く異なる電気的な接触ミス等の凡ミスを早期に発
見できる。
いられるプログラムは、複数のテスト項目に分けられて
おり、これをある一定の順序に並べ一つのプログラムを
形成している。この並べ方はＩＣの特性上最も簡単でか
つ重要なものを最初に置き、徐々に難しい機能試験へと
なる様な組み方をする。この組み方により、ＩＣの機能
とは全く異なる電気的な接触ミス等の凡ミスを早期に発
見できる。
【０００３】図１（ａ）は従来の集積回路の試験方法の
一例を説明するためのフロー図で、１ケの被試験ＩＣの
試験はテスト１より始まりテストＮで終了する。途中の
テスト項目にて不良となる場合はそこで試験終了とな
り、次の被試験ＩＣの試験に入る。
一例を説明するためのフロー図で、１ケの被試験ＩＣの
試験はテスト１より始まりテストＮで終了する。途中の
テスト項目にて不良となる場合はそこで試験終了とな
り、次の被試験ＩＣの試験に入る。
【０００４】例えばテスト３にて不良となる非試験ＩＣ
は必ずテスト１及び２を実行した後にテスト３を受け不
良と判定されて試験が終了する。
は必ずテスト１及び２を実行した後にテスト３を受け不
良と判定されて試験が終了する。
【０００５】
【発明が解決しようとする課題】従来の集積回路の試験
方法に用いるプログラムは、順列化された一定のフロー
で形成されている。ＩＣの特性，機能の良否はその拡散
状態に大きく依存し、不良品の不良内容はロットにより
偏りが発生する。
方法に用いるプログラムは、順列化された一定のフロー
で形成されている。ＩＣの特性，機能の良否はその拡散
状態に大きく依存し、不良品の不良内容はロットにより
偏りが発生する。
【０００６】その為、従来のプログラムのフローでは不
良テスト項目が事前に判明していても、フローに従い最
初からその項目迄全て試験しなければ不良品と判定でき
ないという問題点があった。
良テスト項目が事前に判明していても、フローに従い最
初からその項目迄全て試験しなければ不良品と判定でき
ないという問題点があった。
【０００７】又その為不必要な部分の試験に要する測定
時間がロスタイムとなり生産性の向上に支障をきたして
いる。
時間がロスタイムとなり生産性の向上に支障をきたして
いる。
【０００８】
【課題を解決するための手段】本発明の集積回路の試験
方法は、半導体装置の複数の電気的テスト項目を所定の
順序に試験をする集積回路の試験方法において、初期に
設定された前記所定の順序の試験フローの各々のテスト
項目での不良回数をカウントし、次に所定の時間後に、
テスト項目の順列を前記カウントの多い順に前記所定の
順列を並べ替えた試験フローで試験されて構成されてい
る。
方法は、半導体装置の複数の電気的テスト項目を所定の
順序に試験をする集積回路の試験方法において、初期に
設定された前記所定の順序の試験フローの各々のテスト
項目での不良回数をカウントし、次に所定の時間後に、
テスト項目の順列を前記カウントの多い順に前記所定の
順列を並べ替えた試験フローで試験されて構成されてい
る。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を説明するためのプログラ
ムのフロー図である。（ａ）は、ＩＣの試験を始めた時
のフロー図で（ｂ）はさらに所定のインタバル後のフロ
ー図である。
る。図１は本発明の一実施例を説明するためのプログラ
ムのフロー図である。（ａ）は、ＩＣの試験を始めた時
のフロー図で（ｂ）はさらに所定のインタバル後のフロ
ー図である。
【００１０】図１（ａ）のフローに示す様に、最初はプ
ログラム作成時と同じ流れになっており、テスト１，
２，３…，Ｎと順番に試験を行なう。試験途中にて不良
となる被試験ＩＣはそのテスト項目にて試験を完了し、
その項目のカウント１ａ〜Ｎａにてカウントされ、次の
被試験ＩＣの試験へ移行する。
ログラム作成時と同じ流れになっており、テスト１，
２，３…，Ｎと順番に試験を行なう。試験途中にて不良
となる被試験ＩＣはそのテスト項目にて試験を完了し、
その項目のカウント１ａ〜Ｎａにてカウントされ、次の
被試験ＩＣの試験へ移行する。
【００１１】所定インタバル経過後に図１（ｂ）に示す
ように、カウンタ１ａ〜Ｎａのカウント数を各々比較し
てカウントの多い順にテスト項目を自動的に並べかえ
る。図１（ｂ）は、カウンタ１ａ〜Ｎａのカウント数が
カウンタ３ａ〉カウンタ２ａ〉カウンタ１ａとなった時
の並べ替えた後のフロー図である。このインタバルは試
験した被試験ＩＣの個数にて設定したり、ウェーハ状態
のＩＣチップのものは試験したウェーハ枚数にて設定し
たりする。
ように、カウンタ１ａ〜Ｎａのカウント数を各々比較し
てカウントの多い順にテスト項目を自動的に並べかえ
る。図１（ｂ）は、カウンタ１ａ〜Ｎａのカウント数が
カウンタ３ａ〉カウンタ２ａ〉カウンタ１ａとなった時
の並べ替えた後のフロー図である。このインタバルは試
験した被試験ＩＣの個数にて設定したり、ウェーハ状態
のＩＣチップのものは試験したウェーハ枚数にて設定し
たりする。
【００１２】又、インタバルは最初からインタバル迄の
みでなく、その後同間隔にて繰り返しチェックできる。
テスト項目の並べかえは、インタバル後自動的に行われ
るが、並べ替えを行いたくない項目については予め設定
できる。
みでなく、その後同間隔にて繰り返しチェックできる。
テスト項目の並べかえは、インタバル後自動的に行われ
るが、並べ替えを行いたくない項目については予め設定
できる。
【００１３】
【発明の効果】以上説明したように本発明はＩＣの試験
プログラムのフローを自動的に並べ替えられることによ
り、不良テスト項目をその多い順に並べることで、不良
品を早めに不良と判定できる。
プログラムのフローを自動的に並べ替えられることによ
り、不良テスト項目をその多い順に並べることで、不良
品を早めに不良と判定できる。
【００１４】その為、不良品に要するテストタイムが短
縮化でき全体的なＩＣの生産性（アウトプット数）を向
上するという効果を有する。
縮化でき全体的なＩＣの生産性（アウトプット数）を向
上するという効果を有する。
【図１】（ａ），（ｂ）は本発明の一実施例を説明する
ための試験フロー図である。
ための試験フロー図である。
１〜Ｎ テスト項目 １ａ〜Ｎａ 不良カウンタ
Claims (1)
- 【請求項１】 半導体装置の複数の電気的テスト項目を
所定の順序に試験をする集積回路の試験方法において、
初期に設定された前記所定の順序の試験フローの各々の
テスト項目での不良回数をカウントし、次に所定の時間
後に、テスト項目の順列を前記カウントの多い順に前記
所定の順列を並べ替えた試験フローで試験することを特
徴とする集積回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161187A JPH0541441A (ja) | 1991-07-02 | 1991-07-02 | 集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161187A JPH0541441A (ja) | 1991-07-02 | 1991-07-02 | 集積回路の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541441A true JPH0541441A (ja) | 1993-02-19 |
Family
ID=15730246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161187A Pending JPH0541441A (ja) | 1991-07-02 | 1991-07-02 | 集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114264930A (zh) * | 2021-12-13 | 2022-04-01 | 上海华岭集成电路技术股份有限公司 | 一种芯片筛选测试的方法 |
-
1991
- 1991-07-02 JP JP3161187A patent/JPH0541441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114264930A (zh) * | 2021-12-13 | 2022-04-01 | 上海华岭集成电路技术股份有限公司 | 一种芯片筛选测试的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPH0541441A (ja) | 集積回路の試験方法 | |
| US3304594A (en) | Method of making integrated circuit by controlled process | |
| US20070126446A1 (en) | Ground-signal-ground (gsg) test structure | |
| JPH03203365A (ja) | 半導体集積回路 | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JP2924047B2 (ja) | マスタースライス方式半導体集積回路装置の評価方法 | |
| JP2657298B2 (ja) | 半導体ウエハの検査方法 | |
| JPH0429350A (ja) | 半導体テスト方法 | |
| JP2752642B2 (ja) | 半導体集積回路測定装置 | |
| JPH0344949A (ja) | ウェハテスト方法 | |
| JPH04276639A (ja) | Ｉｃチップのテスト方法 | |
| CN114566438A (zh) | 一种每测试站单制程的卡控良率标准的方法 | |
| JPS62119937A (ja) | 半導体装置 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPH05218207A (ja) | 半導体装置 | |
| JPH0357239A (ja) | 半導体用試験回路パターン | |
| JPS6386446A (ja) | 半導体装置テストシステム | |
| JPS5831549A (ja) | 半導体素子検査装置 | |
| JP2000241493A (ja) | 集積回路のテスト順序決定方法 | |
| KR20040032318A (ko) | 테스트 장비의 설비 가동율을 향상시킬 수 있는 테스트 방법 | |
| JPH03206979A (ja) | 半導体製造装置 | |
| JPS6072239A (ja) | 半導体デバイスの試験方法 | |
| JPH01203983A (ja) | Ｉｃテスト方法 | |
| JPS6376414A (ja) | 半導体集積回路装置 |