JPH0542522Y2

JPH0542522Y2 -

Info

Publication number: JPH0542522Y2
Application number: JP20152887U
Authority: JP
Priority date: 1987-12-28
Filing date: 1987-12-28
Publication date: 1993-10-26
Anticipated expiration: 2002-12-28
Also published as: JPH01106952U

Description

【考案の詳細な説明】［考案の技術分野］この考案は、電気回路の合成インピーダンスを
算出する小型電子式計算機に関する。

［従来技術とその問題点］従来、抵抗、コイル、コンデンサ等の回路素子
を適宜接続して構成される電気回路の合成インピ
ーダンスを算出するインピーダンス計算機能付小
型電子式計算機としては、例えば実公昭60−
22431号公報に示されるものがある。この小型電
子式計算機では、３種類の電気回路合成インピー
ダンスの計算を実行できるように構成してあり、
３種類の中から一つの電気回路を選択し、各数値
を入力することにより、その回路構成に応じて用
意されている計算プログラムを実行し合成インピ
ーダンスを算出するようになつていた。

しかしながら上記のような小型電子式計算機に
あつては、合成インピーダンスの計算を行なうこ
とのできる電気回路の構成が予め限定されてお
り、それぞれの回路構成毎に対応した計算プログ
ラムに従つて計算を行なうようになつているの
で、計算に要する時間が短くなる反面、他の構成
の電気回路に対してはその合成インピーダンスの
計算を行なうことができないという欠点があつ
た。

［考案の目的］この考案は上記のような実情に鑑みてなされた
もので、任意の構成の電気回路の合成インピーダ
ンスを算出することのできる小型電子式計算機を
提供することを目的とする。

［考案の要点］この考案は、置数キーの他に、インダクタンス
の入力を指示するインダクタンスキー、静電容量
の入力を指示する静電容量キー及び並列計算を指
示する並列キーをキー入力部に備え、数値データ
を実数部と虚数部とに区別して合成インピーダン
スの演算を行なうようにしたものである。

［考案の実施例］以下図面を参照してこの考案の一実施例を説明
する。

第１図はその回路構成を示すもので、１１はキ
ー入力部である。このキー入力部１１には数値デ
ータを入力する置数キー１１ａ、演算内容を指定
するフアンクシヨンキー１１ｂの他に、合成イン
ピーダンス計算のためのキーとして、周波数デー
タを入力する「fin」キー１１ｃ、静電容量デー
タを入力する静電容量キー（図ではコンデンサの
回路記号で示す）１１ｄ、インダクタンスデータ
を入力するインダクタンスキー（図ではコイルの
回路記号で示す）１１ｅ、インピーダンスを求め
る素子が並列接続されている際に操作する「並
列」キー１１ｆ、合成インピーダンスの複素数表
示の実部と虚部との表示の切換えを指示する
「Re←→Im」キー１１ｇ、合成インピーダンスの
極座標表示の角度の表示を指示する「θ」キー１
１ｈ、同絶対値の表示を指示する「｜Ｚ｜」キー
１１ｉが備えられ、それらのキー入力信号は制御
部１２に送られる。この制御部１２は、各種プロ
グラムを記憶したROMやタイミング回路等によ
つて構成され、キー入力部１１からのキー入力信
号に従つて他の各回路の動作制御を行なうもの
で、演算部１３、記憶部１４、フラグ部１５のそ
れぞれとデータの入出力を行なう。演算部１３
は、記憶部１４から読出されてくるデータにより
合成インピーダンスの演算を行ない、その演算結
果を記憶部１４に記憶設定する。記憶部１４は、
合成インピーダンス演算のための各種数値データ
を記憶するもので、第２図に示すように、置数レ
ジスタを兼用し、今回の（合成インピーダンス
の）実部データを記憶するA_Rレジスタ１４ａ，
同虚部データを記憶するA₁レジスタ１４ｂ、前
回の実部データを記憶するB_Rレジスタ１４ｃ、
同虚部データを記憶するB₁レジスタ１４ｄ、補
助実部データを記憶するC_Rレジスタ１４ｅ，D_R
レジスタ１４ｇ、同虚部データを記憶するC_Iレジ
スタ１４ｆ，D_Iレジスタ１４ｈ、表示データを
記憶するＥレジスタ１４ｉ、周波数データを記憶
するＦレジスタ１４ｊからなり、Ｅレジスタ１４
ｉに記憶される表示データは表示部１６に送出さ
れる。フラグ部１５は、第３図に示すように虚部
データの表示をするか否かを示す虚部表示フラグ
を記憶する虚部表示フラグレジスタ１５ａ、実部
データと虚部データとの切換表示を行なうか否か
を示す切替フラグを記憶する切替フラグレジスタ
１５ｂ、実部データあるいは虚部データを表示し
ている際に表示されていない虚部データあるいは
実部データがあることを示す「←→」フラグを記憶
する「←→」フラグレジスタ１５ｃ、表示されてい
るデータが虚部データであることを示すｊフラグ
を記憶するｊフラグレジスタ１５ｄ、指定された
演算内容に応じた演算コードを記憶する演算コー
ドレジスタ１５ｅを備え、その記憶内容である各
フラグは表示部１６にも読出される。表示部１６
は、例えば液晶表示素子により構成されるもの
で、記憶部１４に記憶される数値データとフラグ
部１５に記憶される各種フラグとにより数値と記
号とを表示する。

次に上記実施例の動作について説明する。

第４図は、インダクタンスがそれぞれ「0.1
［Ｈ］」と「0.2［Ｈ］」の２つのコイルL₁とL₂とが
直列に接続された負荷に対し、周波数「50［Hz］」
の交流電流を流すことを示すものである。このよ
うな構成の負荷の合成インピーダンスを求める場
合について以下に述べる。

第５図はそのキー操作と表示部１６での表示状
態を示すもので、まず始めは第５図１に示すよう
に置数キー１１ａにより周波数データ「50」を置
数し、その後にこのデータを周波数データとして
入力設定すべく「fin」キー１１ｃを操作する。
置数データ「50」は記憶部１４のA_Rレジスタ１
４ａに一時記憶され、その後に操作された「fin」
キー１１ｃにより第６図に示す処理がなされる。

第６図は周波数データの設定処理を示すもの
で、ステツプA01に示すようにA_Rレジスタ１４
ａに記憶されている置数データ「50」を周波数デ
ータとしてＦレジスタ１４ｊに転送設定し、この
処理を終了する。

次いで第５図２に示すようにコイルL₁のイン
ダクタンスとして置数キー１１ａにより「0.1」
と置数すると、この置数データはA_Rレジスタ１
４ａに記憶される一方、表示レジスタであるＥレ
ジスタ１４ｉにも記憶され、表示部１６に第５図
２に示すように表示される。

その後、第５図３に示すようにこの置数データ
をインダクタンスデータとして入力設定すべくイ
ンダクタンスキー１１ｅを操作すると、このイン
ダクタンスキー１１ｅの操作により第７図に示す
処理がなされる。

第７図は静電容量キー１１ｄあるいはインダク
タンスキー１１ｅの操作によるインピーダンスデ
ータの設定処理を示すものである。一般に、イン
ダクタンス「Ｌ［Ｈ］」のコイルのインピーダンス
Ｚを複素数形式で表わすとＺ＝jωL ……(1) （ただし、ω＝2π，は周波数）なる式となるもので、ここではこの(1)式を用いて
インピーダンス計算を行なうものとする。処理当
初には、まずステツプB01に示すようにＦレジス
タ１４ｊに記憶される周波数データがC_Rレジス
タ１４ｅに転送される。次いでステツプB02にお
いて、上記(1)式の「ω」を求めるべく、演算部１
３がC_Rレジスタ１４ｅに転送された周波数デー
タ「50」を用いて演算２×π×50 を行ない、その演算結果「314.15926」をD_Rレジ
スタ１４ｇに記憶させる。その後、ステツプB03
でA_Rレジスタ１４ａに記憶されているインダク
タンスデータ「0.1」とD_Rレジスタ１４ｇに記憶
されている「ω」の数値「314.15926」とにより、
乗算 0.1×314.15926 を行ない、その積「31.415926」を改めてA_Rレジ
スタ１４ａに記憶させる。続くステツプB04でこ
のA_Rレジスタ１４ａの数値「31.415926」をA_Iレ
ジスタ１４ｂに転送設定した後、ステツプB05で
A_Rレジスタ１４ａをクリアして「０」とする。

以上でインピーダンスの数値そのものの計算は
終了し、次に第８図の後処理を行なう。

この第８図の後処理は、フラグ部１５各レジス
タのフラグに応じた処理を行なうものである。処
理の始めには、まずステツプC01で虚部表示フラ
グレジスタ１５ａにフラグがあるか否かを判断す
る。この時点では、虚部表示フラグレジスタ１５
ａのみならず切替フラグレジスタ１５ｂ、「←→」
フラグレジスタ１５ｃ，ｊフラグレジスタ１５
ｄ、演算コードレジスタ１５ｅすべてのレジスタ
にまだフラグ（またはコード）が設定されていな
いので、判断結果はNOとなり、次にステツプ
C02に至る。ステツプC02においては、記憶部１
４のA_Rレジスタ１４ａに数値データがあるか否
かを判断する。上記ステツプB05での処理により
A_Rレジスタ１４ａはクリアされて「０」となつ
ているので、次にステツプC03に至る。ステツプ
C03では、同様に記憶部１４のA_Iレジスタ１４ｂ
に数値データがあるか否かを判断する。A_Iレジ
スタ１４ｂには上記ステツプB04での処理により
インピーダンスの虚部データ「31.415926」が記
憶されているので、次にステツプC04に至る。ス
テツプC04においては、フラグ部１５の切替フラ
グレジスタ１５ｂにフラグが設定されているか否
か、すなわち、「Re←→Im」キー１１ｇが操作さ
れたか否かを判断する。ここではフラグなしと判
断され、次にステツプC05に進む。ステツプC05
で、A_Iレジスタ１４ｂに記憶されるインピーダ
ンスの虚部データ「31.415926」を表示レジスタ
であるＥレジスタ１４ｉに転送設定する。続くス
テツプC06でフラグ部１５のｊフラグレジスタ１
５ｄに、表示されているデータが虚部データであ
ることを示す虚部表示フラグ「ｊ」を設定した
後、ステツプC07でＥレジスタ１４ｉとｊフラグ
レジスタ１５ｄの内容に従つて表示部１６に第５
図３に示すようにインピーダンスデータとそれが
虚部であることを示すシンボル「ｊ」とを表示さ
せ、以上でこの処理を終了する。

次にコイルL₁と直列に接続されるコイルL₂の
インダクタンスデータを入力する準備として第５
図４に示すようにフアンクシヨンキー１１ｂの
「＋」キーを操作すると、フラグ部１５の演算コ
ードレジスタ１５ｅに加算を示す演算コードが設
定された後、記憶部１４のA_Rレジスタ１４ａ、
A_Iレジスタ１４ｂの内容がそれぞれB_Rレジスタ
１４ｃ、B_Iレジスタ１４ｄに転送設定される。
その後に行なわれる第８図の後処理により、ステ
ツプC01〜C04を介してステツプC05でA_Iレジス
タ１４ｂに記憶されるインピーダンスの虚部デー
タ「31.415926」が表示レジスタであるＥレジス
タ１４ｉに転送設定され、ステツプC06でフラグ
部１５のｊフラグレジスタ１５ｄに虚部表示フラ
グ「ｊ」が設定された後、ステツプC07でＥレジ
スタ１４ｉとｊフラグレジスタ１５ｄの内容に従
つて表示部１６に第５図４に示すようにインピー
ダンスデータとそれが虚部であることを示すシン
ボル「ｊ」とが表示される。

続く第５図５でコイルL₂のインダクタンスと
して置数キー１１ａにより「0.2」と置数すると、
この置数データはA_Rレジスタ１４ａ、Ｅレジス
タ１４ｉに記憶され、表示部１６に第５図５に示
すように表示される。

その後、第５図６に示すようにこの置数データ
をインダクタンスデータとして入力設定すべくイ
ンダクタンスキー１１ｅを操作すると、このイン
ダクタンスキー１１ｅの操作により再度第７図に
示す処理がなされる。

第７図のステツプB01でC_Iレジスタ１４ｆに記
憶される周波数データがC_Rレジスタ１４ｅに転
送され、次いでステツプB02で演算部１３がC_Rレ
ジスタ１４ｅに転送された周波数データ「50」を
用いて(1)式の「ω」を求める演算２×π×50 を行ない、その演算結果「314.15926」をD_Rレジ
スタ１４ｇに記憶させる。その後、ステツプB03
でA_Rレジスタ１４ａに記憶されているインダク
タンスデータ「0.2」とD_Rレジスタ１４ｇに記憶
されている「ω」の数値「314.15926」とにより、
乗算 0.2×314.15926 を行ない、その積「62.831853」を改めてA_Rレジ
スタ１４ａに記憶させる。続くステツプB04でこ
のA_Rレジスタ１４ａの数値「62.831853」をA_Iレ
ジスタ１４ｂに転送設定した後、ステツプB05で
A_Rレジスタ１４ａをクリアして「０」とする。

次に第８図の後処理に進み、始めにステツプ
C01で虚部表示フラグレジスタ１５ａにフラグが
あるか否かを判断する。判断結果はNOとなり、
次にステツプC02で記憶部１４のA_Rレジスタ１４
ａに数値データがあるか否かを判断する。上記ス
テツプB05での処理によりA_Rレジスタ１４ａはク
リアされて「０」となつているので、次にステツ
プC03に至る。ステツプC03では、同様に記憶部
１４のA_Iレジスタ１４ｂに数値データがあるか
否かを判断する。A_Iレジスタ１４ｂには上記ス
テツプB04での処理によりインピーダンスの虚部
データ「62.831853」が記憶されているので、次
にステツプC04に至る。ステツプC04において切
替フラグレジスタ１５ｂにフラグが設定されてい
ないと判断されると、続いてステツプＣ０に進
み、A_Iレジスタ１４ｂに記憶されるインピーダ
ンスの虚部データ「62.831853」を表示レジスタ
であるＥレジスタ１４ｉに転送設定する。次のス
テツプC06でフラグ部１５のｊフラグレジスタ１
５ｄに虚部表示フラグ「ｊ」を設定した後、ステ
ツプC07でＥレジスタ１４ｉの内容に従つて表示
部１６に第５図６に示すように表示させ、以上で
この処理を終了する。

次いで第５図７に示すように合成インピーダン
スの統計値を算出させるべくフアンクシヨンキー
１１ｂの「＝」キーを操作すると、フラグ部１５
の演算コードレジスタ１５ｅに演算の実行を示す
演算コードが設定された後、A_Rレジスタ１４ａ
に記憶されるコイルL₂のインピーダンスの実部
「０」とB_Rレジスタ１４ｃに記憶されるコイルL₁
の同実部「０」が加算演算され、その演算結果
「０」が改めてA_Rレジスタ１４ａとB_Rレジスタ１
４ｃに記憶設定される。同様にA_Iレジスタ１４
ｂに記憶されるコイルL₂のインピーダンスの虚
部「62.831853」とB_Iレジスタ１４ｄに記憶され
るコイルL₁の同虚部「31.415926」が加算演算さ
れ、その演算結果「94.247779」が改めてA_Iレジ
スタ１４ｂとB_Iレジスタ１４ｄに記憶設定され
る。その後、第８図の後処理でステツプC01〜
C04を介してステツプC05でA_Iレジスタ１４ｂに
記憶される合成インピーダンスの虚部データ
「94.247779」が表示レジスタであるＥレジスタ１
４ｉに転送設定され、ステツプC06でフラグ部１
５のｊフラグレジスタ１５ｄに虚部表示フラグ
「ｊ」が設定された後、ステツプC07でＥレジス
タ１４ｉとｊフラグレジスタ１５ｄの内容に従つ
て表示部１６に第５図７に示すようにインピーダ
ンスデータ「94.247779」とそれが虚部であるこ
とを示すシンボル「ｊ」とが表示される。

この状態でA_Rレジスタ１４ａの記憶するイン
ピーダンスデータの実部は「０」であり、表示部
１６には実部データがあることを示すシンボル
「←→」は表示されていないが、あえて第５図８に
示すように「Re←→Im」キー１１ｇを操作し、実
部の表示を指示すると、この「Re←→Im」キー１
１ｇの操作に対して第９図に示す処理がなされ
る。

第９図では、まずステツプD01に示すようにA_R
レジスタ１４ａに数値データが記憶されているか
否かを判断する。この場合、A_Rレジスタ１４ａ
の内容は「０」であり、ないと判断されて次にス
テツプD02に至る。ステツプD02では、フラグ部
１５のｊフラグレジスタ１５ｄにインピーダンス
の虚部の表示を行なつていることを示す「ｊ」の
シンボルのフラグが設定されているか否かを判断
する。ここではフラグでありと判断されて、次に
ステツプD03に至る。ステツプD03では、A_Iレジ
スタ１４ｂに数値データが記憶されているか否か
を判断する。この場合、A_Rレジスタ１４ａの内
容は「94.247779」であり、ありと判断されて次
にステツプD04に進む。ステツプD04において
は、フラグ部１５の切替フラグレジスタ１５ｂに
切替表示を行なうことを示す切替フラグをセツト
し、その後に第８図の後処理を行なう。

第８図では、ステツプC01〜C03を介した後、
ステツプC04で切替フラグレジスタ１５ｂに切替
フラグありと判断され、次にステツプC08に至
る。このステツプC08では、上記ステツプS03同
様、記憶部１４のA_Iレジスタ１４ｂに数値デー
タがあるか否かを判断する。A_Iレジスタ１４ｂ
にはインピーダンスの虚部データ「94.247779」
が記憶されているのでデータありと判断され、次
にステツプC09に至る。ステツプC09において、
フラグ部１５の「←→」フラグレジスタ１５Ｃに虚
部データがあることを示す「←→」フラグをセツト
し、続くステツプC10でA_Rレジスタ１４ａに記憶
されるインピーダンスの実部データ「０」を表示
レジスタであるＥレジスタ１４ｉに転送設定す
る。続いてステツプC07でＥレジスタ１４ｉと
「←→」フラグレジスタ１５ｃの内容に従つて表示
部１６に第５図８に示すようにインピーダンスの
実部データ「０」と、虚部データがあることを示
すシンボル「←→」とを表示させ、以上でこの処理
を終了する。

続いて第１０図に示すように、並列接続された
抵抗値「10［Ω］」抵抗Ｒと静電容量「１［mF］」
のコンデンサＣとを、インダクタンス「0.1［Ｈ］」
のコイルＬと直列に接続した構成の負荷に、周波
数「50［Hz］」の交流電流を流した際の合成インピ
ーダンスを求めるものとする。

第１１図はそのキー操作と表示部１６での表示
状態を示すもので、まず始めは第１１図１に示す
ように置数キー１１ａにより周波数データ「50」
を置数し、その後にこのデータを周波数データと
して入力設定すべく「fin」キー１１ｃを操作す
る。置数データ「50」は記憶部１４のA_Rレジス
タ１４ａに一時記憶され、その後に操作された
「fin」キー１１ｃにより上記第６図に示す処理が
なされる。

第６図では、ステツプA01でA_Rレジスタ１４
ａに記憶されている置数データ「50」を周波数デ
ータとしてＦレジスタ１４ｊに転送設定し、この
処理を終了する。

次いで第１１図２に示すように抵抗Ｒの抵抗値
として置数キー１１ａにより「10」と置数し、続
けてこの抵抗Ｒが次に静電容量を入力するコンデ
ンサＣと並列接続であることを示す「並列」キー
１１ｆを操作する。置数データ「10」は置数レジ
スタでもあるA_Rレジスタ１４ａ、表示レジスタ
であるＥレジスタ１４ｉに記憶され、表示部１６
に表示される一方、「並列」キー１１ｆの操作に
より第１２図に示す処理がなされる。

第１２図では、まずステツプE01においてA_Rレ
ジスタ１４ａに記憶されるインピーダンスの実部
データ「10」がB_Rレジスタ１４ｃに転送設定さ
れる。続くステツプE02で、同様にA_Iレジスタ１
４ｂに記憶されるインピーダンスの虚部データ
「０」がB_Iレジスタ１４ｄに転送設定される。そ
して、ステツプE03に示すようにフラグ部１５の
演算コードレジスタ１５ｅに並列演算を行なうこ
とを示す演算コードを入力設定し、以上でこの処
理を終了する。

その後、第１１図３に示すようにコンデンサＣ
の静電容量データ「0.001（Ｆ）」を置数キー１１
ａにより置数し、これを静電容量データとして入
力設定すべく静電容量キー１１ｄを操作すると、
この静電容量キー１１ｄの操作により第７図に示
す処理がなされる。

第７図は上述したように静電容量キー１１ｄあ
るいはインダクタンスキー１１ｅの操作によるイ
ンピーダンスデータの設定処理を示すものであ
る。一般に、静電容量「Ｃ［Ｆ］」のコンデンサの
インピーダンスＺを複素数形式で表わすとＺ＝１／jωC ……(2) （ただし、ω＝2π，は周波数）となるもので、ここではこの(2)式を用いてインピ
ーダンス計算を行なうものとする。処理当初に
は、まずステツプB06に示すようにＦレジスタ１
４ｊに記憶される周波数データがC_Rレジスタ１
４ｅに転送される。次いでステツプB07におい
て、上記(2)式の「ω」を求めるべく、演算部１３
がC_Rレジスタ１４ｅに転送された周波数データ
「50」を用いて演算２×π×50 を行ない、その演算結果「314.15926」をD_Rレジ
スタ１４ｇに記憶させる。その後、ステツプB08
でA_Rレジスタ１４ａに記憶されている静電容量
データ「0.001」とD_Rレジスタ１４ｇに記憶され
ている「ω」の数値「314.15926」とにより、乗
算 0.001×314.15926 を行ない、その積「0.3141592」を改めてA_Rレジ
スタ１４ａに記憶させる。続くステツプB09でこ
のA_Rレジスタ１４ａの数値「0.3141592」により
除算 −１／0.3141592 を行ない、その商「−3.1830988」をA_Rレジスタ
１４ａに記憶させる。その後、ステツプB04にお
いてA_Rレジスタ１４ａの数値「−3.1830988」が
虚部の数値であるのでこれをA_Iレジスタ１４ｂ
に転送設定し、それからステツプB05でA_Rレジス
タ１４ａをクリアして「０」とする。

この後、第８図の後処理に至り、ステツプC01
〜C04を介してステツプC05でA_Iレジスタ１４ｂ
に記憶されるインピーダンスの虚部データ「−
3.1830988」が表示レジスタであるＥレジスタ１
４ｉに転送設定される。次いでステツプC06でｊ
フラグレジスタ１５ｄに「ｊ」フラグがセツトさ
れ、続くステツプC07でＥレジスタ１４ｉの数値
「−3.1830988」とｊフラグレジスタ１５ｄの
「ｊ」フラグにより、表示部１６に第１１図３に
示すようにコンデンサＣのインピーダンスが表示
されるようになる。

次に第１１図４に示すように上記並列接続され
た抵抗Ｒ及びコンデンサＣと直列に接続されるコ
イルＬのインダクタンスデータを入力する準備と
してフアンクシヨンキー１１ｂの「＋」キーを操
作すると、このキー操作により演算「＋」の演算
コードがフラグ部１５の演算コードレジスタ１５
ｅにセツトされると共に、それまで演算コードレ
ジスタ１５ｅにセツトされていた並列演算コード
が読出されて第１３図に示す処理が行なわれる。

第１３図は「並列」キー１１ｆ操作後に操作さ
れるフアンクシヨンキー１１ｂによつて実行され
るものであり、ここでは並列に接続された抵抗値
「10［Ω］」の抵抗Ｒと静電容量「0.001［Ｆ」のコ
ンデンサＣとの合成インピーダンスを求めるもの
である。まず、ステツプF01に示すようにA_Rレジ
スタ１４ａに記憶されるコンデンサＣのインピー
ダンスの実部データ「０」とB_Rレジスタ１４ｃ
に記憶される抵抗Ｒのインピーダンスの実部デー
タ「10」とを加算し、その和「10」をC_Rレジス
タ１４ｅに入力設定する。次いでステツプF02に
おいてA_Iレジスタ１４ｂに記憶されるコンデン
サＣのインピーダンスの虚部データ「−
3.1830988」とB_Iレジスタ１４ｄに記憶される抵
抗Ｒのインピーダンスの虚部データ「０」とを加
算し、その和「−3.1830988」をC_Iレジスタ１４
ｆに入力設定する。続くステツプF03では、A_Rレ
ジスタ１４ａの数値「０」、B_Rレジスタ１４ｃの
数値「10」、A_Iレジスタ１４ｂの数値「−
3.1830988」及びB_Iレジスタ１４ｄの数値「０」
により、演算０×10−（−3.1830988×０）を行ない、その結果得られた数値「０」をD_Rレ
ジスタ１４ｇに入力設定する。次のステツプF04
では上記ステツプF03同様、A_Rレジスタ１４ａの
数値「０」、B_Iレジスタ１４ｄの数値「０」、A_I
レジスタ１４ｂの数値「−3.1830988」及びB_Rレ
ジスタ１４ｃの数値「10」により、演算０×０＋（−3.1830988×10）を行ない、その結果得られた数値「−31.830988」
をD_Iレジスタ１４ｈに入力設定する。続いてス
テツプF05において、D_Rレジスタ１４ｇの数値
「０」、C_Rレジスタ１４ｅの数値「10」、D_Iレジス
タ１４ｈの数値「−31.830988」及びC_Iレジスタ
１４ｆの数値「−3.1830988」を用いて、演算０×10＋（（−31.830988）×（−3.1830988）／10²＋
（−3.1830988）² を行ない、その結果得られた数値「0.9199967」
を抵抗ＲとコンデンサＣとに合成インピーダンス
の実部データとしてA_Rレジスタ１４ａに改めて
入力設定する。次のステツプF06では、D_Iレジス
タ１４ｈの数値「−31.830988」、C_Rレジスタ１４
ｅの数値「10」、D_Rレジスタ１４ｇの数値「０」、
C_Iレジスタ１４ｆの数値「−3.1830988」を用い
て、演算 −31.830988）×10−０×（−3.1830988）／10²＋（−3
.1830988）² を行ない、その結果得られた数値「−2.8902549」
を抵抗ＲとコンデンサＣとの合成インピーダンス
の虚部データとしてA_Iレジスタ１４ｂに改めて
入力設定し、以上でこの処理を終了する。

なお、上記第１３図の処理後、フアンクシヨン
キー１１ｂの「＋」キーの操作によつてA_Rレジ
スタ１４ａ，A_Iレジスタ１４ｂに記憶された合
成インピーダンスの実部データ「0.9199967」、虚
部データ「−2.8902549」はそれぞれB_Rレジスタ
１４ｃ、B_Iレジスタ１４ｄに転送設定される。
これに付随して第８図の後処理が行なわれる。ス
テツプC01を介してステツプC02でA_Rレジスタ１
４ａに数値データありと判断されると、次にステ
ツプC11に至り、ここで切替フラグレジスタ１５
ｂに切替フラグがセツトされていないと判断さ
れ、続いてステツプC08に進む。ステツプC08で
A_Iレジスタ１４ｂにも数値データありと判断さ
れると、続いてステツプS09でフラグ部１５の
「←→」フラグレジスタ１５ｃに「←→」のシンボル
フラグを設定し、その後にA_Rレジスタ１４ａに
記憶される数値「0.9199967」を表示レジスタで
あるＥレジスタ１４ｉに転送設定する。そして、
ステツプC07でＥレジスタ１４ｉに転送設定す
る。そして、ステツプC07でＥレジスタ１４ｉと
「←→」フラグレジスタ１５ｃの内容に従い、表示
部１６に第１１図４に示すようにインピーダンス
の実部データ「0.9199967」と、表示されていな
い虚部もあることを示すシンボル「←→」とが表示
される。

その後、第１１図５に示すようにコイルＬのイ
ンダクタンスデータを入力する準備として第１１
図５に示すようにコイルＬのインダクタンスとし
て置数キー１１ａにより「0.1」と置数すると、
この置数データはA_Rレジスタ１４ａ、Ｅレジス
タ１４ｉに記憶される。それからこの置数データ
をインダクタンスデータとして入力設定すべくイ
ンダクタンスキー１１ｅを操作すると、このイン
ダクタンスキー１１ｅの操作により上記第７図に
示す処理がなされる。

第７図のステツプB01でC_Iレジスタ１４ｆに記
憶される周波数データがC_Rレジスタ１４ｅに転
送され、次いでステツプB02で演算部１３がC_Rレ
ジスタ１４ｅに転送された周波数データ「50」を
用いて上記(1)式の「ω」を求める演算２×π×50 を行ない、その演算結果「314.15926」をD_Rレジ
スタ１４ｇに記憶させる。その後、ステツプB03
でA_Rレジスタ１４ａに記憶されているインダク
タンスデータ「0.1」とD_Rレジスタ１４ｇに記憶
されている「ω」の数値「314.15926」とにより、
乗算 0.1×314.15926 を行ない、その積「31.415926」を改めてA_Rレジ
スタ１４ａに記憶させる。続くステツプB04でこ
のA_Rレジスタ１４ａの数値「31.415926」をA_Iレ
ジスタ１４ｂに転送設定した後、ステツプB05で
A_Rレジスタ１４ａをクリアして「０」とする。

次に第８図の後処理に進み、始めにステツプ
C01で虚部表示フラグレジスタ１５ａにフラグが
あるか否かを判断する。判断結果はNOとなり、
次にステツプC02で記憶部１４のA_Rレジスタ１４
ａに数値データがあるか否かを判断する。上記ス
テツプB05での処理によりA_Rレジスタ１４ａはク
リアされて「０」となつているので数値データな
しと判断され、次にステツプC03に至る。ステツ
プC03では、同様に記憶部１４のA_Iレジスタ１４
ｂに数値データがあるか否かを判断する。A_Iレ
ジスタ１４ｂには上記ステツプB04での処理によ
りインピーダンスの虚部データ「31.415926」が
記憶されているので数値データありと判断され、
次にステツプC04に至る。ステツプC04において
切替フラグレジスタ１５ｂにフラグが設定されて
いないと判断されると、続いてステツプC05に進
み、A_Iレジスタ１４ｂに記憶されるインピーダ
ンスの虚部データ「31.415926」を表示レジスタ
であるＥレジスタ１４ｉに転送設定する。次のス
テツプC06でフラグ部１５のｊフラグレジスタ１
５ｄに虚部表示フラグ「ｊ」を設定した後、ステ
ツプC07でＥレジスタ１４ｉの内容に従つて表示
部１６に第１１図５に示すように表示させ、以上
でこの処理を終了する。

次いで第１１図６に示すように合成インピーダ
ンスの統計値を算出させるべくフアンクシヨンキ
ー１１ｂの「＝」キーを操作すると、フラグ部１
５の演算コードレジスタ１５ｅに演算の実行を示
す演算コードが設定された後、A_Rレジスタ１４
ａに記憶されるコイルＬのインピーダンスの実部
データ「０」とB_Rレジスタ１４ｃに記憶される
並列接続された抵抗ＲとコンデンサＣの合成イン
ピーダンスの実部データ「0.9199967」が加算演
算され、その演算結果「0.9199967」が改めてA_R
レジスタ１４ａとB_Rレジスタ１４ｃに記憶設定
される。同様にA_Iレジスタ１４ｂに記憶される
コイルＬのインピーダンスの虚部データ
「31.415926」とB_Iレジスタ１４ｄに記憶される並
列接続された抵抗ＲとコンデンサＣの合成インピ
ーダンスの虚部データ「−2.8902549」が加算演
算され、その演算結果「28.525377」が改めてA_I
レジスタ１４ｂとB_Iレジスタ１４ｄに記憶設定
される。

その後、第８図に後処理において、ステツプ
C01を介してステツプC02でA_Rレジスタ１４ａに
数値データありと判断されると、次にステツプ
C11に至り、ここで切替フラグレジスタ１５ｂに
切替フラグがセツトされていないと判断され、続
いてステツプC08に進む。ステツプC08でA_Iレジ
スタ１４ｂにも数値データありと判断されると、
続いてステツプS09でフラグ部１５の「←→」フラグレジ
スタ１５ｃに「←→」のシンボルフラグを設定し、
その後にA_Rレジスタ１４ａに記憶される数値
「0.9199967」を表示レジスタであるＥレジスタ１
４ｉに転送設定する。そして、ステツプC07でＥ
レジスタ１４ｉと「←→」フラグレジスタ１５ｃの
内容に従い、表示部１６に第１１図６に示すよう
に合成インピーダンスの実部データ「0.9199967」
と、表示されていない虚部もあることを示すシン
ボル「←→」とが表示される。

ここで第１１図７に示すように「Re←→Im」キ
ー１１ｇを操作し、虚部データの表示を指示する
と、この「Re←→Im」キー１１ｇの操作に対して
上記第９図に示す処理がなされる。

第９図では、まずステツプD01に示すようにA_R
レジスタ１４ａに数値データが記憶されているか
否かを判断する。この場合、A_Rレジスタ１４ａ
の内容は「0.9199967」であり、数値データあり
と判断されて次にステツプD05に至る。ステツプ
D05では、フラグ部１５のｊフラグレジスタ１５
ｄにインピーダンスの虚部の表示を行なつている
ことを示す「ｊ」のシンボルのフラグが設定され
ているか否かを判断する。ここではフラグなしと
判断されて、次にステツプD04に進む。ステツプ
D04においては、フラグ部１５の切替フラグレジ
スタ１５ｂに切替表示を行なうことを示す切替フ
ラグをセツトし、その後に第８図の後処理を行な
う。

第８図では、ステツプC01を介してステツプ
C02でA_Rレジスタ１４ａに数値データありと判断
されて次にステツプC11に進み、ここで切替フラ
グレジスタ１５ｂに切替フラグがセツトされてい
ると判断されてステツプC12に至る。ステツプ
C12では「←→」フラグレジスタ１５ｃに実部デー
タもあることを示す「←→」のシンボルフラグをセ
ツトし、次いでステツプC05に至る。ステツプ
C05でA_Iレジスタ１４ｂに記憶される合成インピ
ーダンスの虚部データ「28.525377」が表示レジ
スタであるＥレジスタ１４ｉに転送設定され、続
くステツプC07でこのＥレジスタ１４ｉの内容と
フラグ部１５の「←→」フラグレジスタ１５ｃ及び
ｊフラグレジスタ１５ｄの内容が読出されて、表
示部１６に第１１図７に示すように表示される。

上記数値データの表示は複素数形式の表示であ
り、これを極座標形式で表示させるため、続く第
１１図８で示すようにキー入力部１１の「θ」キ
ー１１ｈを操作すると、このキー操作に対して第
１４図に示す処理が実行される。

第１４図は極座標の角度データを算出するため
のもので、始めにステツプG01に示すようにB_Rレ
ジスタ１４ｃに記憶される合成インピーダンスの
実部データ「0.9199967」とB_Iレジスタ１４ｄに
記憶される同虚部データ「34.306181」とにより、
除算 28.525377÷0.9199967 を行ない、その商「31.005955」を新たにA_Rレジ
スタ１４ａに記憶設定させる。次いでステツプ
G02において、このA_Rレジスタ１４ａの数値
「31.005955」を用いて演算 tan^-131.005955 を行ない、得られた数値「88.152744［deg］」を改
めてA_Rレジスタ１４ａに記憶設定させる。続く
ステツプG03でA_Iレジスタ１４ｂをクリアして
「０」とし、以上でこの処理を終了して、次に第
８図の後処理に至る。

第８図では、ステツプC01を介してステツプ
C02でA_Rレジスタ１４ａに数値データありと判断
され、次にステツプC11に進む。ステツプC11で
切替フラグレジスタ１５ｂに切替フラグなしと判
断されると、続いてステツプC08に進み、ここで
A_Iレジスタ１４ｂに数値データなしと判断され
てステツプC10に至る。そして、このステツプ
C10でA_Rレジスタ１４ａの記憶データ
「88.152744」を表示レジスタであるＥレジスタ１
４ｉに転送設定し、続くステツプC07でＥレジス
タ１４ｉの内容を読出して、表示部１６に第１１
図８に示すように表示する。

次いで第１１図９に示すように極座標の絶対値
を算出させるべく「｜Ｚ｜」キー１１ｉを操作す
るとこのキー操作に対して第１５図に示す処理が
実行される。

第１５図では、まずステツプH01に示すように
B_Rレジスタ１４ｃに記憶される合成インピーダ
ンスの実部データ「0.9199967」が演算部１３に
読出され、その二乗値「0.8463939」が算出され
て新たにA_Rレジスタ１４ａに記憶設定される。
次いでステツプH02において、B_Iレジスタ１４ｄ
に記憶される合成インピーダンスの虚部データ
「28.525377」が演算部１３に読出され、その二乗
値「813.69713」が算出されて新たにA_Iレジスタ
１４ｂに記憶設定される。続くステツプH03で
A_Rレジスタ１４ａの数値「0.8463939」とA_Iレジ
スタ１４ｂの数値「813.69713」とが加算され、
その和「814.54352」がA_Rレジスタ１４ａに記憶
される。その後、ステツプH04でA_Rレジスタ１
４ａの数値「814.54352」の正の平方根
「28.540209」がA_Rレジスタ１４ａに改めて記憶設
定される。続くステツプH05でA_Iレジスタ１４ｂ
をクリアして「０」とし、以上でこの処理を終了
して、次に第８図の後処理に至る。

第８図では、ステツプC01を介してステツプ
C02でA_Rレジスタ１４ａに数値データありと判断
され、次にステツプＣ１１に進む。ステツプC11
で切替フラグレジスタ１５ｂに切替フラグなしと
判断されると、続いてステツプC08に進み、ここ
でA_Iレジスタ１４ｂに数値データなしと判断さ
れてステツプC10に至る。そして、このステツプ
C10でA_Rレジスタ１４ａの記憶データ
「34.318514」を表示レジスタであるＥレジスタ１
４ｉに転送設定し、続くステツプC07でＥレジス
タ１４ｉの内容を読出して、表示部１６に第１１
図９に示すように表示する。

［考案の効果］以上詳記したようにこの考案によれば、置数キ
ーの他に、インダクタンスの入力を指示するイン
ダクタンスキー、静電容量の入力を指示する静電
容量キー及び並列計算を指示する並列キーをキー
入力部に備え、任意の構成の回路を該キー入力部
で入力することにより、数値データを実数部と虚
数部とに区別して合成インピーダンスの演算を行
なうようにしたので、任意の構成の電気回路の合
成インピーダンスを算出することのできる小型電
子式計算機を提供することができる。

【図面の簡単な説明】

図面はこの考案の一実施例を示すもので、第１
図は回路構成を示すブロツク図、第２図は第１図
の記憶部のレジスタ構成を示す図、第３図は第１
図のフラグ部のレジスタ構成を示す図、第４図は
合成インピーダンスを求める第１の例題となる回
路構成を示す図、第５図は第４図の例題に対する
キー操作とそれに対応する表示部の表示状態を示
す図、第６図は「fin」キーの操作に対する処理
内容を示すフローチヤート、第７図は静電容量キ
ーあるいはインダクタンスキーの操作に対する処
理内容を示すフローチヤート、第８図は他の各フ
ローチヤートの後処理として行なわれる処理内容
を示すフローチヤート、第９図は「Re←→Im」キ
ーの操作に対する処理内容を示すフローチヤー
ト、第１０図は第２の例題となる回路構成を示す
図、第１１図は第１０図の例題に対するキー操作
とそれに対応する表示部の表示状態を示す図、第
１２図は「並列」キーの操作に対する処理内容を
示すフローチヤート、第１３図は並列演算の処理
内容を示すフローチヤート、第１４図は「θ」キ
ーの操作に対する処理内容を示すフローチヤー
ト、第１５図は「｜Ｚ｜」キーの操作に対する処
理内容を示すフローチヤートである。１１……キー入力部、１１ａ……置数キー、１
１ｂ……フアンクシヨンキー、１１ｃ……「fin」
キー、１１ｄ……静電容量キー、１１ｅ……イン
ダクタンスキー、１１ｆ……「並列」キー、１１
ｇ……「Re←→Im」キー、１１ｈ……「θ」キ
ー、１１ｉ……「｜Ｚ｜」キー、１２……制御
部、１３……演算部、１４……記憶部、１４ａ…
…A_Rレジスタ、１４ｂ……A_Iレジスタ、１４ｃ
……B_Rレジスタ、１４ｄ……B_Iレジスタ、１４
ｅ……C_Rレジスタ、１４ｆ……C_Iレジスタ、１４
ｇ……D_Rレジスタ、１４ｈ……D_Iレジスタ、１
４ｉ……Ｅレジスタ、１４ｊ……Ｆレジスタ、１
５……フラグ部、１５ａ……虚部表示フラグレジ
スタ、１５ｂ……切替フラグレジスタ、１５ｃ…
…「←→」フラグレジスタ、１５ｄ……ｊフラグレ
ジスタ、１５ｅ……演算コードレジスタ、１６…
…表示部。

Claims

【実用新案登録請求の範囲】抵抗、コイル、コンデンサ等の回路素子を適宜
接続して構成される電気回路の合成インピーダン
スを算出する小型電子式計算機において、置数キー、インダクタンスの入力を指示するイ
ンダクタンスキー、静電容量の入力を指示する静
電容量キー及び並列計算を指示する並列キーを備
えたキー入力手段と、このキー入力手段から入力されるデータにより
数値データを実数部と虚数部とに区別して合成イ
ンピーダンスの演算を行なう演算手段とを具備し、任意の電気回路の合成インピーダンス
を算出することを特徴とする小型電子式計算機。