JPH0543281B2 - - Google Patents
Info
- Publication number
- JPH0543281B2 JPH0543281B2 JP62278643A JP27864387A JPH0543281B2 JP H0543281 B2 JPH0543281 B2 JP H0543281B2 JP 62278643 A JP62278643 A JP 62278643A JP 27864387 A JP27864387 A JP 27864387A JP H0543281 B2 JPH0543281 B2 JP H0543281B2
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- internal electrode
- electrode layer
- center conductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、各種の産業用、家庭用の電子、電気
機器及び通信機器から発生するノイズや、外部か
らこれらの機器内部に侵入するノイズを阻止する
ノイズフイルタとして用いるのに好適な複合型積
層貫通コンデンサの製造方法に関するものであ
る。
機器及び通信機器から発生するノイズや、外部か
らこれらの機器内部に侵入するノイズを阻止する
ノイズフイルタとして用いるのに好適な複合型積
層貫通コンデンサの製造方法に関するものであ
る。
［従来の技術］
通信機器及びその他の電子機器等では、その小
形化、多機能化が進み、これに伴いIC、LSIなど
の半導体素止が多く利用されるようになつてきて
いる。しかるにこれらの機器は、機器外部から電
源線、信号線を通じて、或は空中伝播して侵入す
るノイズ等により誤動作したり、内部回路素子が
破壊される弱点をもつている。
形化、多機能化が進み、これに伴いIC、LSIなど
の半導体素止が多く利用されるようになつてきて
いる。しかるにこれらの機器は、機器外部から電
源線、信号線を通じて、或は空中伝播して侵入す
るノイズ等により誤動作したり、内部回路素子が
破壊される弱点をもつている。
また、パーソナルコンピユータやマイクロプロ
セツサを使用した制御機器では処理速度の高速化
に伴い、半導体素子の動作周波数がより高周波数
帯へと移行されつつあり、従来問題にならなかつ
た数百ＭHzにもおよぶ高周波ノイズが影響するよ
うになつてきている。
セツサを使用した制御機器では処理速度の高速化
に伴い、半導体素子の動作周波数がより高周波数
帯へと移行されつつあり、従来問題にならなかつ
た数百ＭHzにもおよぶ高周波ノイズが影響するよ
うになつてきている。
従来、上記のような高周波ノイズを除去する場
合は、３端子形コンデンサやフエライトコアなど
の単体やそれらを組み合わせたフイルタを各信号
経路毎に実装していた。
合は、３端子形コンデンサやフエライトコアなど
の単体やそれらを組み合わせたフイルタを各信号
経路毎に実装していた。
［発明が解決しようとする問題点］
上記のような従来の方式では、複数の信号経路
に各々フイルタを実装し、かつ各々のフイルタの
アース端子を回路基板のグランドパターンに接続
しなければならず、回路基板の配線設計が複雑と
なるほか、機器全体の小形化や薄形化が困難とな
り、コスト高になる問題があつた。
に各々フイルタを実装し、かつ各々のフイルタの
アース端子を回路基板のグランドパターンに接続
しなければならず、回路基板の配線設計が複雑と
なるほか、機器全体の小形化や薄形化が困難とな
り、コスト高になる問題があつた。
また、３端子コンデンサなどのリード端子付き
ノイズ除去フイルタは、数百ＭHzの高周波帯域で
は、アース側リード線をいかに短く実装してもそ
の構造による残留インダクタンスが影響し、高周
波ノイズがバイパス効果を防げるため、充分なノ
イズ除去効果が得られない場合があつた。
ノイズ除去フイルタは、数百ＭHzの高周波帯域で
は、アース側リード線をいかに短く実装してもそ
の構造による残留インダクタンスが影響し、高周
波ノイズがバイパス効果を防げるため、充分なノ
イズ除去効果が得られない場合があつた。
なお、高周波ノイズを除去するのに極めて有効
な、残留インダクタンスが極めて小さい貫通コン
デンサを使用する場合、従来回路基板上に直接実
装し、その性能を有効に利用することは形状的制
約から困難であり、サブ基板や金属ケース等にあ
らかじめ取り付けた後、回路基板上に実装し、更
に半田ゴテで配線を半田付け接続する等の方式を
採用しており、取り付けが繁雑になり、機器全体
の大型化やコスト高を招いていた。
な、残留インダクタンスが極めて小さい貫通コン
デンサを使用する場合、従来回路基板上に直接実
装し、その性能を有効に利用することは形状的制
約から困難であり、サブ基板や金属ケース等にあ
らかじめ取り付けた後、回路基板上に実装し、更
に半田ゴテで配線を半田付け接続する等の方式を
採用しており、取り付けが繁雑になり、機器全体
の大型化やコスト高を招いていた。
［問題点を解決するための手段］
本発明の複合型積層貫通コンデンサの製造方法
は、次のようにして行なわれる。
は、次のようにして行なわれる。
グリーンな誘導体層上に内部電極層を印刷し、
さらにこの内部電極層の上に誘電体層を積層して
内部電極層を印刷し、これを繰り返すことにより
誘電体層と内部電極層とが交互に積層された積層
体を製造する。
さらにこの内部電極層の上に誘電体層を積層して
内部電極層を印刷し、これを繰り返すことにより
誘電体層と内部電極層とが交互に積層された積層
体を製造する。
該積層体に厚さ方向に複数個の貫通孔を千鳥配
列にて穿設した後、該積層体の貫通孔の間の所要
部分を切断して積層体を所要の大きさに分割す
る。そして、切断された積層体を乾燥及び焼成す
ると共に、焼成された積層体に中心導体を挿入す
る。
列にて穿設した後、該積層体の貫通孔の間の所要
部分を切断して積層体を所要の大きさに分割す
る。そして、切断された積層体を乾燥及び焼成す
ると共に、焼成された積層体に中心導体を挿入す
る。
なお、上記切断工程、焼成工程及び中心導体挿
入工程のいずれかの工程の後に、積層体の少なく
とも側端面に外部電極層を形成する。また、前記
内部電極層は一層毎に前記中心導体と外部電極と
に交互に導通されるように前記積層体製造工程に
おいて印刷される。
入工程のいずれかの工程の後に、積層体の少なく
とも側端面に外部電極層を形成する。また、前記
内部電極層は一層毎に前記中心導体と外部電極と
に交互に導通されるように前記積層体製造工程に
おいて印刷される。
［作用］
かかる本発明の積層型貫通コンデンサの製造方
法によれば、複数個のコンデンサの誘電体を共通
にして一体化できるから、全体として積層型貫通
コンデンサが小型化できる。従つて、本発明の複
合型積層貫通コンデンサの製造方法によれば、貫
通コンデンサを使用したノイズフイルタを、複数
個同時に回路基板上に高密度実装できる。
法によれば、複数個のコンデンサの誘電体を共通
にして一体化できるから、全体として積層型貫通
コンデンサが小型化できる。従つて、本発明の複
合型積層貫通コンデンサの製造方法によれば、貫
通コンデンサを使用したノイズフイルタを、複数
個同時に回路基板上に高密度実装できる。
［実施例］
以下図面を用いて本発明の実施例について詳細
に説明する。
に説明する。
第１図は本発明の方法で製造される複合型積層
貫通コンデンサの一実施例を示す斜視図、第２図
は第１図−線に沿う断面図、第３図及び第４
図はそれぞれ第２図の−線及び−線に沿
う断面図である。
貫通コンデンサの一実施例を示す斜視図、第２図
は第１図−線に沿う断面図、第３図及び第４
図はそれぞれ第２図の−線及び−線に沿
う断面図である。
符号１は誘電体層と内部電極層とが交互に積層
された積層体であり、該積層体１には複数個（本
実施例では６個）の中心導体２が積層体１を厚み
方向に貫通して設けられている。積層体１の側端
面と両盤面には外部電極３が形成されている。
された積層体であり、該積層体１には複数個（本
実施例では６個）の中心導体２が積層体１を厚み
方向に貫通して設けられている。積層体１の側端
面と両盤面には外部電極３が形成されている。
第２〜４図に示す如く、積層体１は、誘電体層
４と内部電極層５とが交互に積層されたものであ
り、内部電極層５は１層毎に中心導体２と外部電
極３とに交互に導通している。以下、中心導体２
に導通する内部電極層を符号５ａで示し、外部電
極３に導通する内部電極層を符号５ｂで示すこと
がある。
４と内部電極層５とが交互に積層されたものであ
り、内部電極層５は１層毎に中心導体２と外部電
極３とに交互に導通している。以下、中心導体２
に導通する内部電極層を符号５ａで示し、外部電
極３に導通する内部電極層を符号５ｂで示すこと
がある。
内部電極層５ａは、第３図に示す如く本実施例
では正方形状のものであり、中心導体２がその中
心を貫通して該中心導体２と導通する構成とされ
ている。この内部電極層５ａは、従つて中心導体
２と同数個設けられている。
では正方形状のものであり、中心導体２がその中
心を貫通して該中心導体２と導通する構成とされ
ている。この内部電極層５ａは、従つて中心導体
２と同数個設けられている。
内部電極層５ｂは、第４図に示す如く、中心導
体２の近傍部分を除き誘電体層４の全盤面を被う
ように設けられている。従つて、この内部電極層
５ｂは、中心導体２とは導通せず、その端縁部が
誘電体層４の端縁部にまで達し、ここにおいて外
部電極３と接合して導通されている。
体２の近傍部分を除き誘電体層４の全盤面を被う
ように設けられている。従つて、この内部電極層
５ｂは、中心導体２とは導通せず、その端縁部が
誘電体層４の端縁部にまで達し、ここにおいて外
部電極３と接合して導通されている。
このように構成された複合型積層貫通コンデン
サにおいては、複数個のコンデンサの誘電体を共
通にして一体化した構造となつているから、全体
として小型である。従つて、この複合型積層貫通
コンデンサによれば、貫通コンデンサを使用した
ノイズフイルタを複数個同時に回路基板上に高密
度実装できる。
サにおいては、複数個のコンデンサの誘電体を共
通にして一体化した構造となつているから、全体
として小型である。従つて、この複合型積層貫通
コンデンサによれば、貫通コンデンサを使用した
ノイズフイルタを複数個同時に回路基板上に高密
度実装できる。
第５図は本発明の方法で製造される複合型積層
貫通コンデンサの別の実施例を示すの斜視図であ
る。本実施例においては、中心導体２が千鳥配列
にて配置されている。このように中心導体２を千
鳥配列することにより、中心導体２の配列ピツチ
ｐを第４図に示す複合型積層貫通コンデンサの1/
２にすることができ、より高密度に貫通コンデン
サを実装することができる。
貫通コンデンサの別の実施例を示すの斜視図であ
る。本実施例においては、中心導体２が千鳥配列
にて配置されている。このように中心導体２を千
鳥配列することにより、中心導体２の配列ピツチ
ｐを第４図に示す複合型積層貫通コンデンサの1/
２にすることができ、より高密度に貫通コンデン
サを実装することができる。
このような複合型貫通コンデンサは、本発明に
従つて、第６図ないし第８図に示す方法により製
造することができる。
従つて、第６図ないし第８図に示す方法により製
造することができる。
即ち、まずグリーンな状態にある誘導体層４上
に内部電極層５ａ又は５ｂ（本実施例では５ｂ）
を印刷する。そして、この内部電極層５ｂの上に
更にグリーンな状態にある誘導体層４を積層し、
第７図に示す如くこの新たに積層された誘導体層
４上に内部電極層５ａを印刷する。これを繰り返
すことにより、誘電体層４と内部電極層５とが交
互に積層された積層体を製造する。
に内部電極層５ａ又は５ｂ（本実施例では５ｂ）
を印刷する。そして、この内部電極層５ｂの上に
更にグリーンな状態にある誘導体層４を積層し、
第７図に示す如くこの新たに積層された誘導体層
４上に内部電極層５ａを印刷する。これを繰り返
すことにより、誘電体層４と内部電極層５とが交
互に積層された積層体を製造する。
なお、第６図に示す如く、内部電極層５ｂを印
刷するに際しては、中心導体２を穿設する予定部
位に、中心導体の断面よりもやや大きな非印刷部
８が形成され、該電体層４が露出されるようにす
る。また、第７図に示す如く、内部電極層５ａ
は、その中心が前記非印刷部８の中心と一致する
ようにし、各内部電極層５ａ同志の間では所要の
間〓９を形成しておく。
刷するに際しては、中心導体２を穿設する予定部
位に、中心導体の断面よりもやや大きな非印刷部
８が形成され、該電体層４が露出されるようにす
る。また、第７図に示す如く、内部電極層５ａ
は、その中心が前記非印刷部８の中心と一致する
ようにし、各内部電極層５ａ同志の間では所要の
間〓９を形成しておく。
このように積層体１を製造した後、第８図の如
く、該積層体１に厚さ方向に複数個の貫通孔６を
穿設する。この貫通孔６は前記非印刷部８の中心
を貫通するように穿設され、従つて第８図に示す
如く各貫通孔６は千鳥配列となるように設けられ
る。
く、該積層体１に厚さ方向に複数個の貫通孔６を
穿設する。この貫通孔６は前記非印刷部８の中心
を貫通するように穿設され、従つて第８図に示す
如く各貫通孔６は千鳥配列となるように設けられ
る。
しかる後、積層体１を、その貫通孔６の間の所
要部分に沿つて切断し、積層体１を所要の大きさ
に分割する。例えば切断線Ａに沿つて切断する場
合には、前記した第１図ないし第４図に示す中心
導体を一列に配置した積層型貫通コンデンサが形
成される。また切断線Ｂの如く貫通孔６の２列毎
に切断を行なう場合には、前記第５図に示した中
心導体が千鳥配列された複合型積層貫通コンデン
サが製造される。
要部分に沿つて切断し、積層体１を所要の大きさ
に分割する。例えば切断線Ａに沿つて切断する場
合には、前記した第１図ないし第４図に示す中心
導体を一列に配置した積層型貫通コンデンサが形
成される。また切断線Ｂの如く貫通孔６の２列毎
に切断を行なう場合には、前記第５図に示した中
心導体が千鳥配列された複合型積層貫通コンデン
サが製造される。
切断された積層体は、乾燥及び焼成が施された
後、貫通孔６の内周面に導電層が塗布、印刷、メ
ツキ等により形成され、内部電極５ａ同志が接続
される。そして、この貫通孔６に中心導体２が導
入される。この後、積層体１の少なくとも側端面
に外部電極を印刷、塗布、メツキ等により形成す
ることにより本発明の積層型貫通コンデンサが完
成する。なお、外部電極を形成するに際し、積層
体の両盤面にも該外部電極を構成することによ
り、第１図ないし第５図に示す複合型積層貫通コ
ンデンサが製造される。
後、貫通孔６の内周面に導電層が塗布、印刷、メ
ツキ等により形成され、内部電極５ａ同志が接続
される。そして、この貫通孔６に中心導体２が導
入される。この後、積層体１の少なくとも側端面
に外部電極を印刷、塗布、メツキ等により形成す
ることにより本発明の積層型貫通コンデンサが完
成する。なお、外部電極を形成するに際し、積層
体の両盤面にも該外部電極を構成することによ
り、第１図ないし第５図に示す複合型積層貫通コ
ンデンサが製造される。
上記実施例においては、外部電極層が中心導体
２を挿入した後に形成されているが、積層体を切
断した後もしくは切断工程、焼成工程後に該外部
電極を形成しても良い。
２を挿入した後に形成されているが、積層体を切
断した後もしくは切断工程、焼成工程後に該外部
電極を形成しても良い。
第１図及び第５図の如く積層体の盤面にも外部
電極を形成する場合には、中心導体を挿入するよ
りも以前に外部電極を形成するのが好適である。
電極を形成する場合には、中心導体を挿入するよ
りも以前に外部電極を形成するのが好適である。
本発明において、上記実施例の如く積層体の両
盤面にも外部電極を形成した場合には、複合ノイ
ズフイルタのアース型共通電極となる導電性のプ
レートを該外部電極に機能させることが可能であ
る。
盤面にも外部電極を形成した場合には、複合ノイ
ズフイルタのアース型共通電極となる導電性のプ
レートを該外部電極に機能させることが可能であ
る。
［効果］
以上の通り、本発明の複合型積層貫通コンデン
サの製造方法によれば、極めて小型で、複数個同
時に回路基板上に高密度実装することができる複
合型積層貫通コンデンサが容易かつ効率的に製造
される。
サの製造方法によれば、極めて小型で、複数個同
時に回路基板上に高密度実装することができる複
合型積層貫通コンデンサが容易かつ効率的に製造
される。
第１図は本発明の方法で製造される複合型積層
貫通コンデンサの一実施例を示す斜視図、第２図
は第１図−線に沿う断面図、第３図及び第４
図はそれぞれ第２図の−線及び−線に沿
う断面図である。第５図は本発明の方法で製造さ
れる複合型積層貫通コンデンサの別の実施例を示
す斜視図である。第６図及び第７図は本発明の複
合型積層貫通コンデンサの製造工程を示す斜視
図、第８図は同平面図である。 １……積層体、２……中心導体、３……外部電
極、４……誘電体層、５（５ａ，５ｂ）……内部
電極層、６……貫通孔、８……非印刷部、９……
間〓。
貫通コンデンサの一実施例を示す斜視図、第２図
は第１図−線に沿う断面図、第３図及び第４
図はそれぞれ第２図の−線及び−線に沿
う断面図である。第５図は本発明の方法で製造さ
れる複合型積層貫通コンデンサの別の実施例を示
す斜視図である。第６図及び第７図は本発明の複
合型積層貫通コンデンサの製造工程を示す斜視
図、第８図は同平面図である。 １……積層体、２……中心導体、３……外部電
極、４……誘電体層、５（５ａ，５ｂ）……内部
電極層、６……貫通孔、８……非印刷部、９……
間〓。
Claims (1)
- 【特許請求の範囲】 １ グリーンな誘導体層上に内部電極層を印刷
し、さらにこの内部電極層の上に誘電体層を積層
してその上に内部電極層を印刷し、これを繰り返
すことにより誘電体層と内部電極層とが交互に積
層された積層体を製造する工程、 該積層体に厚さ方向に複数個の貫通孔を千鳥配
列にて穿設する工程、 該積層体の貫通孔の間の所要部分を切断して積
層体を所要の大きさに分割する切断工程、 切断された積層体を乾燥及び焼成する焼成工
程、 焼成された積層体に中心導体を挿入する中心導
体挿入工程、 上記切断工程、焼成工程及び中心導体挿入工程
のいずれかの工程の後に、積層体の少なくとも側
端面に外部電極層を形成する工程、 を有し、前記内部電極層は１層毎に前記中心導体
と外部電極とに交互に導通されるように前記積層
体製造工程において印刷されることを特徴とする
複合型積層貫通コンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278643A JPH01120805A (ja) | 1987-11-04 | 1987-11-04 | 複合型積層貫通コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278643A JPH01120805A (ja) | 1987-11-04 | 1987-11-04 | 複合型積層貫通コンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120805A JPH01120805A (ja) | 1989-05-12 |
| JPH0543281B2 true JPH0543281B2 (ja) | 1993-07-01 |
Family
ID=17600136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62278643A Granted JPH01120805A (ja) | 1987-11-04 | 1987-11-04 | 複合型積層貫通コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120805A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2639139B2 (ja) * | 1989-11-27 | 1997-08-06 | 三菱マテリアル株式会社 | 多層貫通コンデンサアレイ |
| US20030161086A1 (en) | 2000-07-18 | 2003-08-28 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US6603646B2 (en) | 1997-04-08 | 2003-08-05 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
| US7336467B2 (en) | 2000-10-17 | 2008-02-26 | X2Y Attenuators, Llc | Energy pathway arrangement |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7274549B2 (en) | 2000-12-15 | 2007-09-25 | X2Y Attenuators, Llc | Energy pathway arrangements for energy conditioning |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| CN1293831A (zh) * | 1998-01-19 | 2001-05-02 | X2Y衰减器有限公司 | 可在一个集成组件中产生差模和共模滤波进行浪涌保护的成对多层电介质的独立无源元件结构 |
| US7427816B2 (en) | 1998-04-07 | 2008-09-23 | X2Y Attenuators, Llc | Component carrier |
| EP1312148A4 (en) | 2000-08-15 | 2009-06-03 | X2Y Attenuators Llc | ELECTRODE ARRANGEMENT FOR CIRCUIT BREAKER PROCESSING |
| WO2005002018A2 (en) | 2003-05-29 | 2005-01-06 | X2Y Attenuators, Llc | Connector related structures including an energy |
| WO2006099297A2 (en) | 2005-03-14 | 2006-09-21 | X2Y Attenuators, Llc | Conditioner with coplanar conductors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3538464A (en) * | 1963-08-20 | 1970-11-03 | Erie Technological Prod Inc | Multiple pin connector having ferrite core stacked capacitor filter |
| JPS4882351A (ja) * | 1972-02-03 | 1973-11-02 | ||
| JPS55124225A (en) * | 1979-03-19 | 1980-09-25 | Tdk Electronics Co Ltd | Method of manufacturing dielectric porcelain laminated band |
| JPS595966U (ja) * | 1982-06-30 | 1984-01-14 | 石田 捷喜 | キヤデイ−バツグ |
| JPS5930520U (ja) * | 1982-08-21 | 1984-02-25 | 三菱電機株式会社 | 発電装置 |
-
1987
- 1987-11-04 JP JP62278643A patent/JPH01120805A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01120805A (ja) | 1989-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242669B1 (ko) | 적층관통형 콘덴서어레이 | |
| US9236184B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| JPH0543281B2 (ja) | ||
| KR100770556B1 (ko) | 적층형 콘덴서 | |
| JP3087495B2 (ja) | コンデンサおよびシールドケース | |
| KR100887784B1 (ko) | 적층형 필터어레이 | |
| JP2000058376A (ja) | セラミックコンデンサ | |
| US20040018658A1 (en) | Noise shield type multi-layered substrate and munufacturing method thereof | |
| JP3019616B2 (ja) | 積層貫通型コンデンサアレイ | |
| JP3328399B2 (ja) | 積層コンデンサアレイ | |
| JPH05335866A (ja) | 高周波フィルタ | |
| JPH1187880A (ja) | プリント配線板 | |
| JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
| JPH06244058A (ja) | チップ型貫通コンデンサ | |
| JPH11186040A (ja) | 積層型ノイズフィルタ | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JP2800864B2 (ja) | 積層電子部品 | |
| JPH06283384A (ja) | チップ型コンデンサアレイ | |
| JP3401338B2 (ja) | 積層セラミックコンデンサアレイ | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
| JPH01312885A (ja) | インダクタ内蔵回路基板 | |
| JPH04267317A (ja) | 積層セラミックコンデンサ | |
| JPH05347227A (ja) | 積層薄膜コンデンサ | |
| JPH06152137A (ja) | 多層プリント板構造 |