JPH0543378Y2 - - Google Patents
Info
- Publication number
- JPH0543378Y2 JPH0543378Y2 JP1986181509U JP18150986U JPH0543378Y2 JP H0543378 Y2 JPH0543378 Y2 JP H0543378Y2 JP 1986181509 U JP1986181509 U JP 1986181509U JP 18150986 U JP18150986 U JP 18150986U JP H0543378 Y2 JPH0543378 Y2 JP H0543378Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- capacitance
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、差圧或いは圧力などによる変位を静
電容量を介して電気信号に変換する変位変換装置
に係り、特に、その精度を向上させた変位変換装
置に関する。
電容量を介して電気信号に変換する変位変換装置
に係り、特に、その精度を向上させた変位変換装
置に関する。
〈従来の技術〉
第１３図に特開昭57−26711号「容量式変位変
換装置」に開示されている従来の変位変換装置を
示し、これについて説明する。
換装置」に開示されている従来の変位変換装置を
示し、これについて説明する。
CXは圧力などによる変位を受けてその容量値
が変化する可変容量である。可変容量CXの一端
はインバータG1の入力端に接続されると共に分
布容量CSを介して共通電位点COMに接続されて
いる。
が変化する可変容量である。可変容量CXの一端
はインバータG1の入力端に接続されると共に分
布容量CSを介して共通電位点COMに接続されて
いる。
インバータG1の入出力端の間には双方向定電
流回路CCが接続され、その出力端はインバータ
G2を介して可変容量CXの他端に接続されている。
ここでインバータG1，G2は増幅手段を形成しイ
ンバータG2の出力から可変容量CXへインバータ
G1の入力端の電圧と同相の電圧を帰還する。
流回路CCが接続され、その出力端はインバータ
G2を介して可変容量CXの他端に接続されている。
ここでインバータG1，G2は増幅手段を形成しイ
ンバータG2の出力から可変容量CXへインバータ
G1の入力端の電圧と同相の電圧を帰還する。
また双方向定電流回路CCはインバータG1の入
力端の電圧とは逆相で帰還する帰還手段を構成す
る。
力端の電圧とは逆相で帰還する帰還手段を構成す
る。
次に、第１３図に示す変位変換装置の動作につ
いて第１４図に示す波形図を用いて説明する。
いて第１４図に示す波形図を用いて説明する。
インバータG1の出力がハイレベル“Ｈ”で電
圧＋Ｅが生じたとき（第１４図イ）は、その立上
りにより可変容量CXと分布容量CSの直列回路が
急速に充電され分布容量CSの端子電圧が急激に一
定電圧に達するので第１４図ロに示すようにほぼ
垂直に立上がる。また、このときインバータG1
の出力はローレベル“Ｌ”で共通電位点COMに
ゼロ電位となるので、分布容量CSの充電電荷は双
方向定電流回路CCとインバータG1の出力インピ
ーダンスを介して一定電流ｉで直ちに放電を開始
し第１４図ロに示すようにインバータG1の入力
端の電圧は直線的に低下する。
圧＋Ｅが生じたとき（第１４図イ）は、その立上
りにより可変容量CXと分布容量CSの直列回路が
急速に充電され分布容量CSの端子電圧が急激に一
定電圧に達するので第１４図ロに示すようにほぼ
垂直に立上がる。また、このときインバータG1
の出力はローレベル“Ｌ”で共通電位点COMに
ゼロ電位となるので、分布容量CSの充電電荷は双
方向定電流回路CCとインバータG1の出力インピ
ーダンスを介して一定電流ｉで直ちに放電を開始
し第１４図ロに示すようにインバータG1の入力
端の電圧は直線的に低下する。
インバータG1のスレツシヨルド電圧VTHまで低
下するとインバータG1の出力がハイレベル“Ｈ”
の＋Ｅに反転し（第１４図ハ）これによつてイン
バターG2の出力はローレベル“Ｌ”になるので、
可変容量CSの残留電荷が可変容量CXを介して急
速に放電し、インバータG1の入力端の電圧が垂
直に低下した後、インバータG1の出力端のハイ
レベル“Ｈ”により双方向定電流回路CCによる
定電流ｉにより分布容量CSが充電されてインバー
タG1の入力端の電圧が直線的に上昇する（第１
４図ハ）。
下するとインバータG1の出力がハイレベル“Ｈ”
の＋Ｅに反転し（第１４図ハ）これによつてイン
バターG2の出力はローレベル“Ｌ”になるので、
可変容量CSの残留電荷が可変容量CXを介して急
速に放電し、インバータG1の入力端の電圧が垂
直に低下した後、インバータG1の出力端のハイ
レベル“Ｈ”により双方向定電流回路CCによる
定電流ｉにより分布容量CSが充電されてインバー
タG1の入力端の電圧が直線的に上昇する（第１
４図ハ）。
スレツシヨルド電圧VTHに達するとインバータ
G1の出力がローレベル“Ｌ”に反転しこれによ
つてインバータG2の出力はハイレベル“Ｈ”に
なるので、再びインバータG2からの充電が行わ
れ、この動作が繰り返される。
G1の出力がローレベル“Ｌ”に反転しこれによ
つてインバータG2の出力はハイレベル“Ｈ”に
なるので、再びインバータG2からの充電が行わ
れ、この動作が繰り返される。
ここで、スレツシヨルド電圧VTHを基準とする
分布容量CSの両端の変化電圧e10は、次式で示さ
れる。
分布容量CSの両端の変化電圧e10は、次式で示さ
れる。
e10＝CXＥ／（CX＋CS） ……(1)
また、変化電圧がe10がスレツシヨルド電圧VTH
まで減少するのに必要とする時間t10は、次式で
与えられる。
まで減少するのに必要とする時間t10は、次式で
与えられる。
it10＝e10（CX＋CS） ……(2)
(1)，(2)式を用いて、
t10＝CXＥ／ｉ ……(3)
となる。なお、充放電が反復されるうちに分布容
量CSにはスレツシヨルドに応じた電荷が基準電位
として定められ、これを中心として充放電が行わ
れるため、充電側の変化電圧e10と放電側の変化
電圧e20とは等しくなり、この変化電圧e20分の充
電を双方向定電流回路CCによる定電流ｉで行う
ことにより時間t10とt20は等しくなり次式が成立
する。
量CSにはスレツシヨルドに応じた電荷が基準電位
として定められ、これを中心として充放電が行わ
れるため、充電側の変化電圧e10と放電側の変化
電圧e20とは等しくなり、この変化電圧e20分の充
電を双方向定電流回路CCによる定電流ｉで行う
ことにより時間t10とt20は等しくなり次式が成立
する。
t10＝t20＝ECX／ｉ ……(4)
従つて、周期t10，20は可変容量CXに比例し、可
変容量CXは対向する電極の変位により変化する。
変容量CXは対向する電極の変位により変化する。
〈考案が解決しようとする問題点〉
しかしながら、このような従来の変位変換装置
はセンサの小形化を図る場合には電極の変位のス
パンを変えずに対向する電極の面積を小さくする
ので、可変容量CXの値が小さくなり、この結果、
発振周波数が高くなつて発振回路での遅れが問題
となり精度低下の原因となるという問題がある。
はセンサの小形化を図る場合には電極の変位のス
パンを変えずに対向する電極の面積を小さくする
ので、可変容量CXの値が小さくなり、この結果、
発振周波数が高くなつて発振回路での遅れが問題
となり精度低下の原因となるという問題がある。
〈問題点を解決するための手段〉
この考案は、以上の問題点を解決するために、
検出すべき変位に応じて差動的に変化する可変容
量と、この可変容量の移動端が入力端に接続され
た増幅手段と、この増幅手段の出力端からその入
力端に反転電流を供給する負帰還手段と、制御信
号の第１レベルにおいて先の増幅手段の入力と同
相で電源電圧と所定電位を繰り返すサイクルを先
の可変容量の２つの固定端に交互に印加し先の制
御信号の第２レベルにおいて先の可変容量の２つ
の固定端を所定電位に固定する駆動手段と、先の
増幅手段の入力端と一端が接続され他端が先の増
幅手段の入力と同相の電圧で駆動される固定容量
と、先の制御信号を所定の手順に基づいて出力す
ると共に先の増幅手段の出力に関連したパルス信
号を用いて所定の演算を実行し先の変位に対応し
た出力を出すマイクロコンピユータ手段とを有す
るようにしたものである。
検出すべき変位に応じて差動的に変化する可変容
量と、この可変容量の移動端が入力端に接続され
た増幅手段と、この増幅手段の出力端からその入
力端に反転電流を供給する負帰還手段と、制御信
号の第１レベルにおいて先の増幅手段の入力と同
相で電源電圧と所定電位を繰り返すサイクルを先
の可変容量の２つの固定端に交互に印加し先の制
御信号の第２レベルにおいて先の可変容量の２つ
の固定端を所定電位に固定する駆動手段と、先の
増幅手段の入力端と一端が接続され他端が先の増
幅手段の入力と同相の電圧で駆動される固定容量
と、先の制御信号を所定の手順に基づいて出力す
ると共に先の増幅手段の出力に関連したパルス信
号を用いて所定の演算を実行し先の変位に対応し
た出力を出すマイクロコンピユータ手段とを有す
るようにしたものである。
〈実施例〉
以下、本考案の実施例について図面に基づいて
説明する。第１図は本考案の１実施例を示すブロ
ツク図である。なお、従来の技術と同一の機能を
有する部分には同一の記号を付し適宜にその説明
を省略する。
説明する。第１図は本考案の１実施例を示すブロ
ツク図である。なお、従来の技術と同一の機能を
有する部分には同一の記号を付し適宜にその説明
を省略する。
可変容量CXの一端はインバータG1の入力端に
接続されると共に分布容量CSを介して共通電位点
COMに接続されている。インバータG1の入出力
端間には双方向定電流回路CCが接続され負帰還
回路を形成している。また、可変容量CXの他端
はインバータG1の出力端からナンドゲートG3の
入力の一端とその出力端を介して接続され、ナン
ドゲートG3の他端は端子TL1を介して印加され
る制御信号CSによりその開閉が制御される。更
に、固定容量CFとインバータG4の直列回路がイ
ンバータG1の入出力端の間に接続されている。
接続されると共に分布容量CSを介して共通電位点
COMに接続されている。インバータG1の入出力
端間には双方向定電流回路CCが接続され負帰還
回路を形成している。また、可変容量CXの他端
はインバータG1の出力端からナンドゲートG3の
入力の一端とその出力端を介して接続され、ナン
ドゲートG3の他端は端子TL1を介して印加され
る制御信号CSによりその開閉が制御される。更
に、固定容量CFとインバータG4の直列回路がイ
ンバータG1の入出力端の間に接続されている。
出力のパルス信号はインバータG1の出力端か
ら端子TL2を介して取り出される。なお、各イン
バータG1，G2とナンドゲートG3は電源電圧＋Ｅ
で付勢されている。
ら端子TL2を介して取り出される。なお、各イン
バータG1，G2とナンドゲートG3は電源電圧＋Ｅ
で付勢されている。
次に、以上のように構成れた第１図に示す容
量／時間変換部CTV1について第２図、第３図を
用いてその動作を説明する。
量／時間変換部CTV1について第２図、第３図を
用いてその動作を説明する。
まず、制御信号CSが第３図イに示すようなハ
イレベル“Ｈ”で＋Ｅの状態について説明する。
この場合はナンドゲートG3は単なるインバータ
として機能する。
イレベル“Ｈ”で＋Ｅの状態について説明する。
この場合はナンドゲートG3は単なるインバータ
として機能する。
インバータG1の出力端がハイレベル“Ｈ”の
周期TXの状態（第３図ハ）ではインバータG1の
入力端は第２図イに示す接続となつている。この
状態では、双方向定電流回路CCの他端は＋Ｅの
電圧が印加されているので、これにより各容量が
充電されインバータG1の入力端の電圧が一定の
割合で上昇し、そのスレツシヨルド電圧VTHを越
える（第３図ロ）とインバータG1の出力端の電
圧がローレベル“Ｌ”に反転し第２図ロの状態と
なる。
周期TXの状態（第３図ハ）ではインバータG1の
入力端は第２図イに示す接続となつている。この
状態では、双方向定電流回路CCの他端は＋Ｅの
電圧が印加されているので、これにより各容量が
充電されインバータG1の入力端の電圧が一定の
割合で上昇し、そのスレツシヨルド電圧VTHを越
える（第３図ロ）とインバータG1の出力端の電
圧がローレベル“Ｌ”に反転し第２図ロの状態と
なる。
第２図のイからロに反転する直前の各容量の充
電電荷は第２図イから（CF＋CX＋CS）VTHであ
り、反転した直後の各容量の充電電荷はこのとき
のインバータG1の入力端の電圧をV+とすれば、
第２図ロから（CF＋CX＋CS）V+−（CF＋CX）Ｅ
となる。反転の直前と直後における電荷の総量は
変化しないので、次式が成立する。
電電荷は第２図イから（CF＋CX＋CS）VTHであ
り、反転した直後の各容量の充電電荷はこのとき
のインバータG1の入力端の電圧をV+とすれば、
第２図ロから（CF＋CX＋CS）V+−（CF＋CX）Ｅ
となる。反転の直前と直後における電荷の総量は
変化しないので、次式が成立する。
（CF＋CX＋CS）VTH＝
（CF＋CX＋CS）V+−（CF＋CX）Ｅ
従つて、
V+＝VTH＋｛（CF＋CX）Ｅ／（CF＋CX＋CS）｝
……(5) 第２項がスレツシヨルド電圧VTHから上昇した
変化電圧e1′であり、この変化電圧e1′がスレツシ
ヨルド電圧VTH間で双方向定電流回路CCの定電流
ｉによつて減少させられる時間である周期TX′は
次式で与えられる。
……(5) 第２項がスレツシヨルド電圧VTHから上昇した
変化電圧e1′であり、この変化電圧e1′がスレツシ
ヨルド電圧VTH間で双方向定電流回路CCの定電流
ｉによつて減少させられる時間である周期TX′は
次式で与えられる。
iTX′＝e1′（CF＋CX＋CS） ……(6)
従つて、(5)式の第２項のe1′と(6)式から
TX′＝（CF＋CX）Ｅ／ｉ ……(7)
を得る。
インバータG1のスレツシヨルド電圧VTHにその
入力端の電圧が達するとインバータG1の出力端
はハイレベル“Ｈ”に反転し第２図イの状態にな
る。ただし、第２図ロのV+の代わりにVTH、第２
図イのVTHの代わりにインバータG1の入力端の電
圧V-を置き換えたものとなる。従つて、この場
合の反転の直前と直後における電荷の関係は （CF＋CX＋CS）V-＝ （CF＋CX＋CS）VTH +−（CF＋CX）Ｅ となる。従つて、 V-＝VTH−｛（CF＋CX）Ｅ／（CF＋CX＋CS）｝
……(8) となる。第２項がスレツシヨルド電圧VTHから下
降した変化電圧e1であり、この変化電圧e1がスレ
ツシヨルド電圧VTH間で双方向定電流回路CCの定
電流ｉによつて増大せられる時間である周期TX
は次式で与えられる。
入力端の電圧が達するとインバータG1の出力端
はハイレベル“Ｈ”に反転し第２図イの状態にな
る。ただし、第２図ロのV+の代わりにVTH、第２
図イのVTHの代わりにインバータG1の入力端の電
圧V-を置き換えたものとなる。従つて、この場
合の反転の直前と直後における電荷の関係は （CF＋CX＋CS）V-＝ （CF＋CX＋CS）VTH +−（CF＋CX）Ｅ となる。従つて、 V-＝VTH−｛（CF＋CX）Ｅ／（CF＋CX＋CS）｝
……(8) となる。第２項がスレツシヨルド電圧VTHから下
降した変化電圧e1であり、この変化電圧e1がスレ
ツシヨルド電圧VTH間で双方向定電流回路CCの定
電流ｉによつて増大せられる時間である周期TX
は次式で与えられる。
iTX＝e1（CF＋CX＋CS） ……(9)
従つて、(8)式の第２項のe1と(9)式から
TX＝（CF＋CX）Ｅ／ｉ ……(10)
を得る。
(7)，(10)式から周期TXとTX′とは等しくいずれ
も可変容量CXと固定容量CFとの和に対応した周
期を持つパルス信号が端子TL2に得られる。
も可変容量CXと固定容量CFとの和に対応した周
期を持つパルス信号が端子TL2に得られる。
以上は定電流ｉ、電源電圧Ｅが一定であり固定
容量CFが既知であればそのまま成立するが、制
御信号CSをローレベル“Ｌ”のゼロ状態へ切り
替える操作を加えることにより、これらが必ずし
も一定或いは既知できなくても可変容量CXを求
めることができる。次にこの点について説明す
る。
容量CFが既知であればそのまま成立するが、制
御信号CSをローレベル“Ｌ”のゼロ状態へ切り
替える操作を加えることにより、これらが必ずし
も一定或いは既知できなくても可変容量CXを求
めることができる。次にこの点について説明す
る。
この場合には、可変容量CXの他端はインバー
タG1の出力端のレベル変化に関係なくハイレベ
ル“Ｈ”に固定された状態でインバータG4と固
定容量CFとの直列回路を介して発振を繰り返す。
タG1の出力端のレベル変化に関係なくハイレベ
ル“Ｈ”に固定された状態でインバータG4と固
定容量CFとの直列回路を介して発振を繰り返す。
従つて、第２図において可変容量CXの他端を
電源電圧＋Ｅに接続した状態として制御信号CS
がハイレベルの状態と同様な計算をすると、(5)，
(8)式を導いたときの電荷の平衡式において左右の
各辺に常に−CXＥが加わつた状態となり、結局
これは消去されるので、(7)，(10)式においてCXを
消去したものと同一となり、周期TF1とTF1′（第
３図ハ）は次のようになる。
電源電圧＋Ｅに接続した状態として制御信号CS
がハイレベルの状態と同様な計算をすると、(5)，
(8)式を導いたときの電荷の平衡式において左右の
各辺に常に−CXＥが加わつた状態となり、結局
これは消去されるので、(7)，(10)式においてCXを
消去したものと同一となり、周期TF1とTF1′（第
３図ハ）は次のようになる。
TF1＝TF1′＝CFＥ／ｉ ……(11)
従つて、(10)，(11)より、
CFが一定のときは、
CX＝CF｛（TF1／TX）−１｝ ……(12)
ｉが一定のときは、
CX＝ｉ（TF1−TX）／Ｅ ……(13)
として制御信号CSを操作することにより端子
TL2が現れる未知の可変容量CXを求めることがで
きる。
TL2が現れる未知の可変容量CXを求めることがで
きる。
第４図は可変容量として互いに差動的に容量が
変化する分布容量の場合の実施例を示すブロツク
図である。
変化する分布容量の場合の実施例を示すブロツク
図である。
インバータG1とG5とが直列に接続されて増幅
器を形成しこの入出力端の間にインバータG6，
G7および固定容量CFの直列回路が正帰還接続さ
れている。また、インバータG6の出力端とイン
バータG1の入力端の間にはインバータG8，G9お
よび双方向定電流回路CCの直列回路がインバー
タG6と共に負帰還接続されている。
器を形成しこの入出力端の間にインバータG6，
G7および固定容量CFの直列回路が正帰還接続さ
れている。また、インバータG6の出力端とイン
バータG1の入力端の間にはインバータG8，G9お
よび双方向定電流回路CCの直列回路がインバー
タG6と共に負帰還接続されている。
更に、移動電極MDに対向した固定電極FD1，
FD2で形成された可変容量CH，CLの各他端はイン
バータG6の出力端とそれぞれナンドゲートG10，
G11を介して接続されている。インバータG6の出
力端はカウンタCT1の入力端CLに接続され、そ
のｎビツトの出力端QnはナンドゲートG10，G11
の入力端とインバータG12を介して或いは直接に
接続されている。
FD2で形成された可変容量CH，CLの各他端はイン
バータG6の出力端とそれぞれナンドゲートG10，
G11を介して接続されている。インバータG6の出
力端はカウンタCT1の入力端CLに接続され、そ
のｎビツトの出力端QnはナンドゲートG10，G11
の入力端とインバータG12を介して或いは直接に
接続されている。
DLはラツチであり、そのデータ端子Ｄには制
御信号CSが印加されそのクロツク端子Ｃに印加
されたカウンタの出力の立ち上がりに対応した制
御信号CSのレベルを出力端子Ｑを介してナンド
ゲートG10，G11の入力端に印加する。
御信号CSが印加されそのクロツク端子Ｃに印加
されたカウンタの出力の立ち上がりに対応した制
御信号CSのレベルを出力端子Ｑを介してナンド
ゲートG10，G11の入力端に印加する。
次に、以上のように構成された容量／時間変換
部CTV2の動作について第５図に示す波形図を用
いて説明する。
部CTV2の動作について第５図に示す波形図を用
いて説明する。
まず、制御信号CSが第５図イに示すようなハ
イレベル“Ｈ”で＋Ｅの状態にある場合について
説明する。この場合は、ラツチDLの出力はハイ
レベルの状態にある。
イレベル“Ｈ”で＋Ｅの状態にある場合について
説明する。この場合は、ラツチDLの出力はハイ
レベルの状態にある。
カウンタCT1の出力がハイレベル“Ｈ”（第５
図ハ）の周期TLの状態（第５図ニ）ではナンド
ゲートG10の出力端はハイレベル“Ｈ”に維持さ
れており固定電極FD1は＋Ｅの電圧に保持されて
いる。従つて、この場合はナンドゲートG11を介
して発振を続け、電荷平衡式において左右に常に
−CHＥが加算され結局CHは最終的に消去される
ことを考慮して、(7)式と(10)式を導いたのと同じよ
うにして次式を得る。
図ハ）の周期TLの状態（第５図ニ）ではナンド
ゲートG10の出力端はハイレベル“Ｈ”に維持さ
れており固定電極FD1は＋Ｅの電圧に保持されて
いる。従つて、この場合はナンドゲートG11を介
して発振を続け、電荷平衡式において左右に常に
−CHＥが加算され結局CHは最終的に消去される
ことを考慮して、(7)式と(10)式を導いたのと同じよ
うにして次式を得る。
TL＝nE（CF＋CL）／ｉ ……(14)
ただし、第４図に示す場合は第１図に示す場合
に比べてカウンタのｎビツトをカウントする間は
ナンドゲートG10，G11により可変容量CLが選択
されて発振を繰り返しているので(14)式に於いて
ｎ倍されている。
に比べてカウンタのｎビツトをカウントする間は
ナンドゲートG10，G11により可変容量CLが選択
されて発振を繰り返しているので(14)式に於いて
ｎ倍されている。
インバータG1（G5）の出力レベルがｎ回反転す
るとカウンタCT1の出力がローレベル“Ｌ”に反
転（第５図ハ）し周期THの状態になる。この状
態ではナンドゲートG11の出力がハイレベルにな
り電源電圧＋Ｅに固定されるので、ナンドゲート
G10を介して(14)式を導いたときと同様にして次
の発振の周期THを得る。
るとカウンタCT1の出力がローレベル“Ｌ”に反
転（第５図ハ）し周期THの状態になる。この状
態ではナンドゲートG11の出力がハイレベルにな
り電源電圧＋Ｅに固定されるので、ナンドゲート
G10を介して(14)式を導いたときと同様にして次
の発振の周期THを得る。
TH＝nE（CF＋CH）／ｉ ……(15)
以上の(14)式と(15)式の状態を繰り返す。
従つて、固定容量CFと、可変容量CHあるいは
CLとの和に対応した周期TH，TLを持つ発振とな
る。
CLとの和に対応した周期TH，TLを持つ発振とな
る。
以上は、定電流ｉ、電源電圧Ｅが一定であり、
固定容量が既知であればそのまま成立するが、こ
れらの値が一定でなく、あるいは固定容量が既知
でなくても更に次の手段を講じることにより精度
の向上を図ることができる。
固定容量が既知であればそのまま成立するが、こ
れらの値が一定でなく、あるいは固定容量が既知
でなくても更に次の手段を講じることにより精度
の向上を図ることができる。
この場合には制御信号CSを第５図イに示すよ
うにローレベル“Ｌ”に反転させる。このときに
はカウンタCT1の出力の立上がりのタイミング
（第５図ハ）によりラツチDLの出力がローレベル
“Ｌ”に反転する。この状態ではナンドゲート
G10，G11の出力は共にハイレベル“Ｈ”に固定
される。従つて、この場合は固定容量CFを介し
て発振を継続し、その周期TF1，TF1′（第５図
ニ）は(11)式を導いたときと同様にして、次式の
ようになる。
うにローレベル“Ｌ”に反転させる。このときに
はカウンタCT1の出力の立上がりのタイミング
（第５図ハ）によりラツチDLの出力がローレベル
“Ｌ”に反転する。この状態ではナンドゲート
G10，G11の出力は共にハイレベル“Ｈ”に固定
される。従つて、この場合は固定容量CFを介し
て発振を継続し、その周期TF1，TF1′（第５図
ニ）は(11)式を導いたときと同様にして、次式の
ようになる。
TF2＝TF2′＝nCFＥ／ｉ ……(16)
従つて(14)，(15)，(16)式より、
CFが一定のときは、
CL＝CF｛（TL／TF2）−１｝ ……(17)
CH＝CF｛（TH／TF2）−１｝ ……(17)′
ｉが一定のときは、
CL＝ｉ（TL−TF2）／nE ……(18)
CH＝ｉ（TH−TF2）／nE ……(18)′
として制御信号CSを操作することにより、端子
TL2に現れるパルス信号の周期TF2，TL，THを用
いて未知の静電容量CL，CHを求めることができ
る。
TL2に現れるパルス信号の周期TF2，TL，THを用
いて未知の静電容量CL，CHを求めることができ
る。
なお、双方向定電流回路CCの両端に浮遊容量
Ciが存在する場合および発振経路に全体として遅
れTdがある場合は、周期TL′，TH′，TF2′は、 TL′＝｛nE（CL＋CF2−Ci）／ｉ｝＋Td ……(19) TH′＝｛nE（CH＋CF2−Ci）／ｉ｝＋Td ……(20) TF2＝｛nE（CF2−Ci）／ｉ｝＋Td ……(21) となるが、これらの式を用いると、 CL＝ｉ（TL′−TF2′）／nE ……(22) CH＝ｉ（TH′−TF2′）／nE ……(23) となり、浮遊容量Ciと遅れTdが除去される。
Ciが存在する場合および発振経路に全体として遅
れTdがある場合は、周期TL′，TH′，TF2′は、 TL′＝｛nE（CL＋CF2−Ci）／ｉ｝＋Td ……(19) TH′＝｛nE（CH＋CF2−Ci）／ｉ｝＋Td ……(20) TF2＝｛nE（CF2−Ci）／ｉ｝＋Td ……(21) となるが、これらの式を用いると、 CL＝ｉ（TL′−TF2′）／nE ……(22) CH＝ｉ（TH′−TF2′）／nE ……(23) となり、浮遊容量Ciと遅れTdが除去される。
特に、可変容量CL，CHが小さくなると発振経
路の遅れに伴なう誤差が発生し易くなるが、この
場合にも(22)，(23)式によれば誤差要因とはなら
ない。
路の遅れに伴なう誤差が発生し易くなるが、この
場合にも(22)，(23)式によれば誤差要因とはなら
ない。
第６図は容量／時間変換部CTV1，CTV2から
のパルス信号が入力され信号処理をするマイクロ
コンピユータ部の構成を示すブロツク図である。
容量／時間変換部としてCTV2を用いる場合を例
として説明する。
のパルス信号が入力され信号処理をするマイクロ
コンピユータ部の構成を示すブロツク図である。
容量／時間変換部としてCTV2を用いる場合を例
として説明する。
１０は時間／容量変換部CTV2からのパルス信
号が入力されて信号処理をして出力するマイクロ
コンピユータ部である。１１は時間信号をデジタ
ル値に変換するタイマカウンタである。１２は
RAM（ランダムアクセスメモリ）、１３はROM
（リードオンリーメモリ）であり、これらのアド
レス指定はCPU（プロセツサ）１４からバス１
５、ラツチデコーダ１６を介してなされる。
号が入力されて信号処理をして出力するマイクロ
コンピユータ部である。１１は時間信号をデジタ
ル値に変換するタイマカウンタである。１２は
RAM（ランダムアクセスメモリ）、１３はROM
（リードオンリーメモリ）であり、これらのアド
レス指定はCPU（プロセツサ）１４からバス１
５、ラツチデコーダ１６を介してなされる。
タイマカウンタ１１からの出力データはデータ
バス１７を介してRAM１２に格納される。
ROM１３には所定の演算プログラムおよび初期
データが格納されており、CPU１４の制御のも
とにROM１３に格納された演算手順に従つて演
算され、その結果はRAM１２に格納される。
バス１７を介してRAM１２に格納される。
ROM１３には所定の演算プログラムおよび初期
データが格納されており、CPU１４の制御のも
とにROM１３に格納された演算手順に従つて演
算され、その結果はRAM１２に格納される。
１８はコントロールバスであり、CPU１４に
よりタイマカウンタ１１、RAM１２、ROM１
３の動作を制御すると共に容量／時間変換部
CTV2へ制御信号CSを出力する。
よりタイマカウンタ１１、RAM１２、ROM１
３の動作を制御すると共に容量／時間変換部
CTV2へ制御信号CSを出力する。
最終の演算結果はタイマカウンタ１９によりデ
ユテイ信号に変換され、このデイユテイ信号はデ
ユテイ／アナログ変換部２０でアナログ信号に変
換されて出力端２１に出力される。
ユテイ信号に変換され、このデイユテイ信号はデ
ユテイ／アナログ変換部２０でアナログ信号に変
換されて出力端２１に出力される。
次に、第６図に示すマイクロコンピユータ部で
の信号処理について第７図に示すフローチヤート
図をもちいて説明する。
の信号処理について第７図に示すフローチヤート
図をもちいて説明する。
まずステツプで初期データとして周期TF2が
ROM１３からRAM１２に設定される。次に可
変容量CHとCLを結合する部分の移動電極MDのバ
ネ定数Ｋ、固定容量CF、一定電流ｉ、カウンタ
CTのビツト数ｎ、電源電圧Ｅ、差圧ΔPがゼロの
ときの各可変容量CH，CLの値CpなどがROM１３
からRAM１２に設定される（ステツプ）。
ROM１３からRAM１２に設定される。次に可
変容量CHとCLを結合する部分の移動電極MDのバ
ネ定数Ｋ、固定容量CF、一定電流ｉ、カウンタ
CTのビツト数ｎ、電源電圧Ｅ、差圧ΔPがゼロの
ときの各可変容量CH，CLの値CpなどがROM１３
からRAM１２に設定される（ステツプ）。
ステツプでは、容量／時間変換部CVT2から
その出力パルス信号の周期TH，TLが読み込まれ
る。次に、ROM１３に内蔵された演算プログラ
ムにより(17)或いは(18)式の演算が実行され可変
容量CH，CLが算出される（ステツプ）。
その出力パルス信号の周期TH，TLが読み込まれ
る。次に、ROM１３に内蔵された演算プログラ
ムにより(17)或いは(18)式の演算が実行され可変
容量CH，CLが算出される（ステツプ）。
ステツプでの演算は次のようになされる。可
変容量CH，CLは各々式で示される。
変容量CH，CLは各々式で示される。
CH＝Cp／（１＋KΔP） ……(24)
CL＝Cp／（１−KΔP） ……(25)
これらの式から、差圧ΔPは
ΔP＝（CL−CH）／｛Ｋ（CL＋CH）｝ ……(26)
と表せる。
したがつて、ステツプで得たCH，CLを用い
てROM１３に内蔵された(26)式に示す演算プロ
グラムにより、差圧ΔPが演算され、更にバネ定
数Ｋを乗じることにより変位を求めることができ
る。
てROM１３に内蔵された(26)式に示す演算プロ
グラムにより、差圧ΔPが演算され、更にバネ定
数Ｋを乗じることにより変位を求めることができ
る。
演算結果は、タイマカウンタ１９、デユテイ／
アナログ変換器２０を介して出力端２１に出力さ
れる。
アナログ変換器２０を介して出力端２１に出力さ
れる。
周期TF2は短時間では変化しないので周期TH，
TLの読込みの1/5〜1/10サイクルで周期TF2を読
込んでよいので、ステツプでこの補正周期の判
断を行い、補正周期に達しないときはステツプ
に戻り、補正周期に達するとステツプに移行し
制御信号CSを操作して周期TF2を読み込み、以後
この周期を用いて(17)，(18)，(22)，(23)の各演算
が実行される。
TLの読込みの1/5〜1/10サイクルで周期TF2を読
込んでよいので、ステツプでこの補正周期の判
断を行い、補正周期に達しないときはステツプ
に戻り、補正周期に達するとステツプに移行し
制御信号CSを操作して周期TF2を読み込み、以後
この周期を用いて(17)，(18)，(22)，(23)の各演算
が実行される。
第８図は本考案における容量／時間変換部の第
３の実施例を示すブロツク図である。
３の実施例を示すブロツク図である。
この容量／時間変換部CTV3は移動電極MDの
位相とカウンタCT1の入力端CLの入力位相とが
異なる場合を示している。この場合は、カウンタ
CT1の入力端CLとインバータG5との間にインバ
ータG13を挿入してカウンタCT1の入力位相を反
転している。このようにしたときはカウンタCT1
の出力端とラツチDLのクロツク端子Ｃとの間に
インバータG14を挿入し、かつ第４図に示すナン
ドゲートG10，G11の代わりにノアゲートG15，
G16を挿入しても第４図の場合と同様に動作す
る。
位相とカウンタCT1の入力端CLの入力位相とが
異なる場合を示している。この場合は、カウンタ
CT1の入力端CLとインバータG5との間にインバ
ータG13を挿入してカウンタCT1の入力位相を反
転している。このようにしたときはカウンタCT1
の出力端とラツチDLのクロツク端子Ｃとの間に
インバータG14を挿入し、かつ第４図に示すナン
ドゲートG10，G11の代わりにノアゲートG15，
G16を挿入しても第４図の場合と同様に動作す
る。
第９図は容量／時間変換部の第４の実施例を示
すブロツク図である。
すブロツク図である。
この容量／時間変換部CTV4は固定容量CFを２
種類使用し分解能を２段で切り替えるようにした
ものである。インバータG6の出力端とインバー
タG1の入力端との間にはナンドゲートG17と固定
容量GF1との直列回路、ナンドゲートG18と固定
容量CF2との直列回路が各々接続され、これらの
ナンドゲートG17，G18はマイクロコンピユータ
部１０のコントロールバス１８を介して与えられ
る切替信号SS1により直接に、G18はインバータ
G19を介して制御される。これに伴ないカウンタ
CT1の出力端Qn，Qmは切替信号SS1によりスイ
ツチSW1を介して同時に切り替えられる。
種類使用し分解能を２段で切り替えるようにした
ものである。インバータG6の出力端とインバー
タG1の入力端との間にはナンドゲートG17と固定
容量GF1との直列回路、ナンドゲートG18と固定
容量CF2との直列回路が各々接続され、これらの
ナンドゲートG17，G18はマイクロコンピユータ
部１０のコントロールバス１８を介して与えられ
る切替信号SS1により直接に、G18はインバータ
G19を介して制御される。これに伴ないカウンタ
CT1の出力端Qn，Qmは切替信号SS1によりスイ
ツチSW1を介して同時に切り替えられる。
第１０図は容量／時間変換部の第５の実施例を
示すブロツク図である。
示すブロツク図である。
この容量／時間変換部CTV5は移動電極MDの
位相とカウンタCT1の入力端CLの入力位相が異
なる場合に固定容量CFを励振する電源電圧を＋
E1、＋E2の２種類でスイツチSW2を介して切り換
え、固定容量CFを１個としたものである。スイ
ツチSW2とカウンタCT1の出力端を切替えるスイ
ツチSW1は切換信号SS1により切替える。
位相とカウンタCT1の入力端CLの入力位相が異
なる場合に固定容量CFを励振する電源電圧を＋
E1、＋E2の２種類でスイツチSW2を介して切り換
え、固定容量CFを１個としたものである。スイ
ツチSW2とカウンタCT1の出力端を切替えるスイ
ツチSW1は切換信号SS1により切替える。
第１１図は容量／時間変換部の第６の実施例を
示すブロツク図である。
示すブロツク図である。
この容量／時間変換部CTV6は移動電極MDの
位相とカウンタCT1の入力端CLの入力位相が同
相の場合に固定容量CFを励振する電源減圧の低
圧側を＋E3とゼロの２種類で、スイツチSW3を
介して切り換え、固定容量CFを１個としたもの
である。スイツチSW3とカウンタCT1の出力端を
切り替えるスイツチSW1は切替信号SS1により切
り替える。
位相とカウンタCT1の入力端CLの入力位相が同
相の場合に固定容量CFを励振する電源減圧の低
圧側を＋E3とゼロの２種類で、スイツチSW3を
介して切り換え、固定容量CFを１個としたもの
である。スイツチSW3とカウンタCT1の出力端を
切り替えるスイツチSW1は切替信号SS1により切
り替える。
第１２図は容／時間変換部の第７の実施例を示
すブロツク図である。
すブロツク図である。
この容量／時間変換部CTV7は移動電極MDの
位相とカウンタCT1の入力端CLの入力位相が異
なる場合において固定容量をCF1〜CF3の３種類と
し、インバータG6の出力端とインバータG1の入
力端との間にノアゲートG20と固定容量CF1との直
列回路、ノアゲートG21と固定容量CF2との直列回
路、ノアゲートG22と固定容量CF3との直列回路を
それぞれ接続し、これらのノアゲートを切替信号
SS2で３段切換えとしたものである。
位相とカウンタCT1の入力端CLの入力位相が異
なる場合において固定容量をCF1〜CF3の３種類と
し、インバータG6の出力端とインバータG1の入
力端との間にノアゲートG20と固定容量CF1との直
列回路、ノアゲートG21と固定容量CF2との直列回
路、ノアゲートG22と固定容量CF3との直列回路を
それぞれ接続し、これらのノアゲートを切替信号
SS2で３段切換えとしたものである。
〈考案の効果〉
以上、実施例と共に具体的に説明したように本
考案によれば、センサを小形化することにより可
変容量が小さくなつて発振周波数が高くなつても
固定容量を付加することにより発振周波数を下げ
ると共に発振回路で生ずる遅れをも除去すること
ができるので、精度の向上を図ることができる。
更に発振回路に浮遊容量が存在してもこの影響を
うけることがない。
考案によれば、センサを小形化することにより可
変容量が小さくなつて発振周波数が高くなつても
固定容量を付加することにより発振周波数を下げ
ると共に発振回路で生ずる遅れをも除去すること
ができるので、精度の向上を図ることができる。
更に発振回路に浮遊容量が存在してもこの影響を
うけることがない。
第１図は本考案の容量／時間変換部に係る一実
施例を示すブロツク図、第２図は第１図に示す回
路の動作を説明するための等価回路図、第３図は
第１図に示す実施例の各部の波形を示す波形図、
第４図は本考案の容量／時間変換部に係る第２実
施例を示すブロツク図、第５図は第４図に示す実
施例の各部の波形を示す波形図、第６図は本考案
の全体構成を示すブロツク図、第７図は第６図に
示す実施例の信号処理の手順を示すフローチヤー
ト図、第８図〜第１２図は本考案の容量／時間変
換部に係る第３〜第７実施例を示すブロツク図、
第１３図は従来の変位変換装置示すブロツク図、
第１４図は第１３図に示す変位変換装置の各部の
波形を示す波形図である。 CX，CH，CL……可変容量、CS……分布容量、
CC……双方向定電流回路、CF……固定容量、CS
……制御信号、CT1……カウンタ、DL……ラツ
チ、CTV1〜CTV6……容量／時間変換部、１０
……マイクロコンピユータ部、１１，１９……タ
イマカウンタ、１７……データバス、１８……コ
ントロールバス、２０……デユテイ／アナログ変
換器。
施例を示すブロツク図、第２図は第１図に示す回
路の動作を説明するための等価回路図、第３図は
第１図に示す実施例の各部の波形を示す波形図、
第４図は本考案の容量／時間変換部に係る第２実
施例を示すブロツク図、第５図は第４図に示す実
施例の各部の波形を示す波形図、第６図は本考案
の全体構成を示すブロツク図、第７図は第６図に
示す実施例の信号処理の手順を示すフローチヤー
ト図、第８図〜第１２図は本考案の容量／時間変
換部に係る第３〜第７実施例を示すブロツク図、
第１３図は従来の変位変換装置示すブロツク図、
第１４図は第１３図に示す変位変換装置の各部の
波形を示す波形図である。 CX，CH，CL……可変容量、CS……分布容量、
CC……双方向定電流回路、CF……固定容量、CS
……制御信号、CT1……カウンタ、DL……ラツ
チ、CTV1〜CTV6……容量／時間変換部、１０
……マイクロコンピユータ部、１１，１９……タ
イマカウンタ、１７……データバス、１８……コ
ントロールバス、２０……デユテイ／アナログ変
換器。
Claims (1)
- 検出すべき変位に応じて差動的に変化する可変
容量と、この可変容量の移動端が入力端に接続さ
れた増幅手段と、この増幅手段の出力端からその
入力端に反転電流を供給する負帰還手段と、制御
信号の第１レベルにおいて前記増幅手段の入力と
同相で電源電圧と所定電位を繰り返すサイクルを
前記可変容量の２つの固定端に交互に印加し前記
制御信号の第２レベルにおいて前記可変容量の２
つの固定端を所定電位に固定する駆動手段と、前
記増幅手段の入力端と一端が接続され他端が前記
増幅手段の入力と同相の電圧で駆動される固定容
量と、前記制御信号を所定の手順に基づいて出力
すると共に前記増幅手段の出力に関連したパルス
信号を用いて所定の演算を実行し前記変位に対応
した出力を出すマイクロコンピユータ手段とを有
することを特徴と変位変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986181509U JPH0543378Y2 (ja) | 1986-11-26 | 1986-11-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986181509U JPH0543378Y2 (ja) | 1986-11-26 | 1986-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387511U JPS6387511U (ja) | 1988-06-07 |
| JPH0543378Y2 true JPH0543378Y2 (ja) | 1993-11-01 |
Family
ID=31126443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986181509U Expired - Lifetime JPH0543378Y2 (ja) | 1986-11-26 | 1986-11-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0543378Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61237012A (ja) * | 1985-04-15 | 1986-10-22 | Yokogawa Electric Corp | 容量式変換装置 |
-
1986
- 1986-11-26 JP JP1986181509U patent/JPH0543378Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6387511U (ja) | 1988-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710653A (en) | Edge detector circuit and oscillator using same | |
| JPH0460532B2 (ja) | ||
| US10833654B2 (en) | Oscillator circuit with comparator delay cancelation | |
| JPH0543378Y2 (ja) | ||
| JPH04345321A (ja) | ジュアルスロープインテグレーティングａ／ｄコンバーター | |
| JPH0460531B2 (ja) | ||
| JP3177636B2 (ja) | パルス変調演算回路 | |
| JPH0512729Y2 (ja) | ||
| JP2674369B2 (ja) | Ａ／ｄ変換器 | |
| JPH069305Y2 (ja) | 変位変換装置 | |
| JPH0449536Y2 (ja) | ||
| JPH0512728Y2 (ja) | ||
| JPH0449537Y2 (ja) | ||
| JPH10274585A (ja) | 静電容量型センサ | |
| JPS6351246B2 (ja) | ||
| JP3729872B2 (ja) | 発振回路 | |
| JPH0511790B2 (ja) | ||
| SU1615864A1 (ru) | Генератор пилообразного напр жени | |
| JPS5948429B2 (ja) | 演算回路 | |
| JPS6351247B2 (ja) | ||
| JPS61292013A (ja) | 容量式変換装置 | |
| JP2551839B2 (ja) | 減衰波形発生装置 | |
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 | |
| JPH0431330B2 (ja) | ||
| JPS6213114Y2 (ja) |