JPH0544713B2 - - Google Patents

Info

Publication number
JPH0544713B2
JPH0544713B2 JP59257839A JP25783984A JPH0544713B2 JP H0544713 B2 JPH0544713 B2 JP H0544713B2 JP 59257839 A JP59257839 A JP 59257839A JP 25783984 A JP25783984 A JP 25783984A JP H0544713 B2 JPH0544713 B2 JP H0544713B2
Authority
JP
Japan
Prior art keywords
data
memory
signal
value
pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59257839A
Other languages
English (en)
Other versions
JPS61134842A (ja
Inventor
Masao Iwashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59257839A priority Critical patent/JPS61134842A/ja
Publication of JPS61134842A publication Critical patent/JPS61134842A/ja
Publication of JPH0544713B2 publication Critical patent/JPH0544713B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、データ駆動方式演算回路に関し、特
にデータフロー処理装置において、データ流を消
滅するか否かをデータ値により判別する回路を含
む装置に関するものである。
(従来技術) 従来、データフロー処理装置においては、例え
ば、岩下、天満等によりCOMPCON
SPRING′83464ページから467ページに「モジユ
ラーデータフローイメージプロセツサ」と題して
発表された論文に記載されているように、データ
流を消滅するために、内蔵されているデータメモ
リにソフト的に書きこむ方法がとられ、データ値
に依存して消滅する場合には、データ値に対し判
定条件を適用して分流するかどうかを選択し、条
件が成立した場合にデータメモリにソフト的に書
きこむ方法がとられた。
これらの方法は、データ値の判別とデータ流の
データメモリへの書きこみによる消滅とが別々に
なつているため、実行に2パイプラインサイクル
かかり、多くの命令をプログラムメモリ内に格納
しておかねばならなかつた。
更に、データ流が2つのペアとなるデータとし
て用いられる場合、例えば、データフロー処理装
置の外部にあるイメージメモリへの書きこみデー
タの場合、書きこまれるデータ値と書きこむべき
アドレス値とをペアとし、イメージメモリに送り
出す必要があり、これら2つのペアとなるデータ
の待ち合わせと、それらの値により消滅するかど
うかを判別する処理は、かなり複雑となつてしま
つた。即ち、このように2つのペアとなるデータ
が同じ個数だけ発生し、かつ、その一方のデータ
値により消滅するかどうかを判定し制御を行う場
合、その待ち合わせが困難であり、データ値に依
存して消滅するかどうかを判定することが難しい
という欠点を有していた。
従来、特開昭58−70360号公報p8に記載されて
いるように、バスインターフエースの中において
特定のモジユール番号をもつデータを消滅させる
ことができた。この方法では、パイプラインバス
が同期式の場合には無効データを消滅させること
ができた。しかしながらパイプラインバス上を流
れるデータの値に依存して消滅することはでき
ず、特に、外部にあるメモリへの書きこみアドレ
スと書きこみデータを、書きこみデータ値に依存
して同時に消滅させることは不可能であつた。即
ち同一のモジユール番号をもつデータをデータ値
に依存して消滅したり通過したりすることはでき
ず、消滅データと通過データはモジユール番号を
変えなくてはならず、データ値に依存してモジユ
ール番号を変えることは困難であつた。
(発明の目的) 本発明の目的は、従来のデータ消滅回路におけ
るかかる欠点を除去すると共にデータ値に依存し
て消滅するかどうかを判断することができ、2つ
のペアとなるデータに対し、同時に消滅すること
ができる消滅回路を含むデータ駆動画像処理装置
を提供することにある。
(発明の構成) 本発明によれば、一連のデータからなるデータ
流を管理するデータフロー処理装置において、デ
ータの行き先アドレスを貯えておくトランスフア
ーテーブルメモリと、前記のアドレスでアクセス
され、命令を貯えておくパラメータテーブルメモ
リと、2項演算の片側の入力データを一時貯えて
おくデータメモリと、データ値に依存して判別を
行い、入力データ値を次のパイプラインステージ
に通過するかもしくは消滅するか判定する消滅制
御回路と、前記消滅回路からのデータを一時貯え
ておきパイプラインのクツシヨンとして用いるキ
ユーメモリと、前記キユーメモリからの出力に対
して演算を行い前記トランスフアーテーブルメモ
リへ結果を出力するプロセツサユニツトと、これ
らを接続するリング状のパイプラインバスと、前
記パイプラインバスと外部バスとの間の入出力を
コントロールするバスインターフエースとを備
え、初期設定時に前記パラメータテーブルメモリ
に任意に設定された命令に従つて前記プロセツサ
ユニツトを動作させることを特徴とするデータ駆
動画像処理装置。
(本発明の概要) 本発明によれば、データフロー処理装置におけ
るデータ流の消滅を2つのペアデータに対し行う
ことができる。これにより入力データの値に依存
したデータ処理ができ、種々の条件判断を伴なう
処理が容易かつ高速に行なうことができる等の効
果をもつ。
(実施例) 次に本発明の実施例について図面を参照して詳
細に説明する。
第1図は本発明の一実施例であるデータ駆動画
像処理装置を示す。
第1図において、本発明の一実施例は、バスイ
ンターフエース11、トランスフアーテーブルメ
モリ12、パラメータテーブルメモリ13、デー
タメモリ14、消滅制御回路15、キユーメモリ
16、プロセツサユニツト17とを含む。図にお
いてトランスフアーテーブルメモリ12、パラメ
ータテーブルメモリ13、データメモリ14、消
滅制御回路15、キユーメモリ16、プロセツサ
ユニツト17は図に示すようにこの順にパイプラ
インバスで接続してある。外部回路としては画像
データを貯えておくイメージメモリ、全体の制御
を司どるホストプロセツサ等があるが、これらと
のデータ入出力は、バスインターフエース11を
介して行なう。
本実施例において消滅制御回路15以外のバス
インターフエース11、トランスフアーテーブル
メモリ12、パラメータテーブルメモリ13、デ
ータメモリ14、キユーメモリ16、プロセツサ
ユニツト17等は特開昭58−70360号公報に記載
されてある同一名のブロツクと同様の機能を持つ
ており、詳細については前記公報に記載されてあ
る。
第2図は第1図におけるデータ消滅制御回路を
より詳細に示したブロツク図である。
第2図において、本発明の一実施例は入力デー
タ101〜107をパイプラインクロツク124
に同期してラツチし、1クロツク間その値を保持
しておく入力レジスタ1と、該入力レジスタ1に
ラツチされた一対のデータ値108,109のど
ちらか一方を信号112の値に応じて選択し、絶
対値114、符号123を出力するマルチプレク
サ2と、信号114の値が“0”のとき値“1”、
そうでないとき値“0”を信号115として出力
するゼロ検出回路3と、ゼロ検出信号115、デ
ータが正であるとき“0”、負であるとき“1”
である符号123、判定条件を示す信号110,
111,113、及び判定を行なうとき“1”、
行なわないとき“0”である信号112の値を用
いて、データが有効であるかどうかを示す信号1
21を生成し、次段のパイプラインステージに送
る論理ゲート4〜9とを含む。
この実施例はパイプライン方式により制御され
たデータフロー処理装置の一演算モジユールとし
て構成され、前記入力レジスタ1をパイプライン
クロツク123に同期して作動させる。
すなわち、入力レジスタ1は、本実施例の消滅
制御回路の前段パイプラインから送り込まれる1
対の入力データ値101,102、データ値が
正、負、または零であるかどうか等の判別条件を
示す信号106,104,103、データ値に対
し条件判定後消滅を行うかどうかを示す信号10
7、1対の入力データ値101,102のどちら
かに対し判別を行うかを示す信号105をパイプ
ラインクロツク123の立上りでサンプルし1ク
ロツク間保持して各々信号108,109,11
3,111,110,122,112とする。1
対のデータ値108,109はそのまま次段への
パイプラインへ受け渡されると同時に、マルチプ
レクサ2に入力される。
マルチプレクサ2は符号を含む1対の入力デー
タ値108,109のどちらか一方を選択し、そ
の絶対値を信号114、符号を信号123として
出力する。選択切替信号112が“0”のときは
信号108の方を、“1”のときは信号109の
方を選択する。
ゼロ検出回路3は、マルチプレクサ2から送ら
れてきた絶対値114の値がゼロであるかどうか
を判別し、ゼロのときは“1”、ゼロでないとき
“0”を信号115として出力する。
論理ゲート4はゼロ検出信号115とゼロ判定
信号110との論理積をとり、信号117を出力
する。すなわち、ゼロ判定信号が“1”のとき、
ゼロ検出信号115が“1”となれば、ゼロ判定
条件が満たされたことを示し、信号117を
“1”とする。
論理ゲート5はデータの正負を示す信号123
と負判定信号111との論理積をとり、信号11
8とする。すなわち、負判定条件が満たされたと
きは信号118は“1”となる。
論理ゲート6は正負の符号を示す信号123の
反転信号116と、正条件判定信号113との論
理積をとり、マルチプレクサ2により選択された
データが正であり、かつ正条件判定が指定された
ときのみ“1”となる信号119とする。
論理ゲート8は信号117,118,119の
論理和をとり信号120を生成する。即ち正、
負、零等の指定された条件のうち1つでも成立し
たとき、信号120は“1”となる。
論理ゲート9は信号120と信号122の論理
積の論理否定出力として信号121を次段のパイ
プラインに出力する。信号121は次段への一対
のデータ値108,109が有効であるかどうか
を示し、有効であるとき“1”、無効であるとき
“0”である。次のパイプラインステージには先
読み出しのキユーメモリがあり、パイプラインの
クツシヨンとして機能するが、前記有効フラグが
“0”であるときは、前記キユーメモリへのデー
タ値108,109のとりこみを行なわないこと
でデータ値108,109が消滅する。
本実施例によれば、判定を行なうかどうかを示
す信号122が“1”であるとき、データ値10
1,102のうちどちらか一方を選択信号105
の値に応じて選択し、選択されたデータ値が指定
された条件106,104,103を満足してい
るかどうかを回路3,4,5,6,8により判定
し、条件を満たしていればデータが有効であるか
どうかを示す信号121を“1”とし、そうでな
ければ“0”とし、次のパイプラインステージで
この信号121の値をみて消滅するかどうかを判
断し、キユーメモリへの書きこみを行なわないこ
とで消滅を行なう。
この方法によれば、従来データ値に依存しない
で無条件に消滅することしかできなかつたという
欠点を解決することができ、データ値に依存して
ペアとなるデータを同時に無効とすることで消滅
させることが可能となる。
(発明の効果) 本発明は以上説明したように、1対の処理デー
タを、あらかじめ指定した条件にデータ値が適合
するか否かにより、消滅するか否かが決定でき、
データ値に依存してデータの消滅・通過を制御す
ることができ、判別を伴う高度な処理に対して容
易かつ高速に処理できるという効果をもつ。
【図面の簡単な説明】
第1図は本発明のデータ駆動画像処理装置のブ
ロツク図である。第2図は第1図における消滅制
御回路の詳細なブロツク図である。 11……バスインターフエース、12……トラ
ンスフアーテーブルメモリ、13……パラメータ
テーブルメモリ、14……データメモリ、15…
…消滅制御回路、16……キユーメモリ、17…
…プロセツサユニツト、1……レジスタ、2……
マルチプレクサ、3……ゼロ検出回路、4〜9…
…論理ゲート。

Claims (1)

    【特許請求の範囲】
  1. 1 データの行き先アドレスを貯えておくトラン
    スフアーテーブルメモリと、前記のアドレスでア
    クセスされ、命令を貯えておくパラメータテーブ
    ルメモリと、2項演算の片側の入力データを一時
    貯えておくデータメモリと、データ値に依存して
    ペアとなるデータの同時消滅制御を行う消滅制御
    回路と、前記消滅制御回路からのデータを一時貯
    えておきパイプラインのクツシヨンとして用いる
    キユーメモリと、前記キユーメモリ出力に対して
    2項演算または単項演算を行い、前記トランスフ
    アーテーブルメモリへ出力するプロセツサユニツ
    トと、これらを接続するリング状のパイプライン
    バスと、前記パイプラインバスと外部バスとの間
    のデータの入出力をコントロールするバスインタ
    ーフエースとを備え、初期設定時に前記パラメー
    タテーブルメモリに任意に設定された命令に従つ
    て前記プロセツサユニツトを動作させることを特
    徴とするデータフロー処理装置。
JP59257839A 1984-12-06 1984-12-06 デ−タ駆動画像処理装置 Granted JPS61134842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59257839A JPS61134842A (ja) 1984-12-06 1984-12-06 デ−タ駆動画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59257839A JPS61134842A (ja) 1984-12-06 1984-12-06 デ−タ駆動画像処理装置

Publications (2)

Publication Number Publication Date
JPS61134842A JPS61134842A (ja) 1986-06-21
JPH0544713B2 true JPH0544713B2 (ja) 1993-07-07

Family

ID=17311853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59257839A Granted JPS61134842A (ja) 1984-12-06 1984-12-06 デ−タ駆動画像処理装置

Country Status (1)

Country Link
JP (1) JPS61134842A (ja)

Also Published As

Publication number Publication date
JPS61134842A (ja) 1986-06-21

Similar Documents

Publication Publication Date Title
US4514808A (en) Data transfer system for a data processing system provided with direct memory access units
JPH0690682B2 (ja) マルチプロセツサシステムの障害処理方式
KR930001584B1 (ko) 마이크로 컴퓨터 시스템
US5129065A (en) Apparatus and methods for interface register handshake for controlling devices
JPS6143345A (ja) メモリ装置
US4814977A (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
US5666508A (en) Four state two bit recoded alignment fault state circuit for microprocessor address misalignment fault generation
JPH0544713B2 (ja)
JP3019323B2 (ja) イメージメモリのダイレクトアクセス方法
JP2762441B2 (ja) コプロセッサ
JPH0743668B2 (ja) アクセス制御装置
JPS61161560A (ja) メモリ装置
JP2908117B2 (ja) ベクトル演算処理装置
JP3036590B2 (ja) 外部デバイス制御回路
JPH0646411B2 (ja) 終了ト−クン出力回路
JPS59218567A (ja) アドレスオ−バラツプチエツク方式
JPS6011969A (ja) 論理演算機構付メモリ装置
JPH04364524A (ja) 演算制御装置
JPS59191656A (ja) メモリicシミュレ−タ
JPS61127025A (ja) 光デイスク制御装置
JPS62229479A (ja) ビツトマツプメモリ用アドレス発生回路
JPS59176848A (ja) 先行制御方式
JPH0282318A (ja) 浮動小数点演算装置
JPH0363815A (ja) 浮動小数点演算装置
JPH0419574B2 (ja)