JPH0545075B2 - - Google Patents
Info
- Publication number
- JPH0545075B2 JPH0545075B2 JP61077005A JP7700586A JPH0545075B2 JP H0545075 B2 JPH0545075 B2 JP H0545075B2 JP 61077005 A JP61077005 A JP 61077005A JP 7700586 A JP7700586 A JP 7700586A JP H0545075 B2 JPH0545075 B2 JP H0545075B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- signal line
- signal
- circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はジヨセフソン接合装置に関し、特にジ
ヨセフソン論理回路やジヨセフソン記憶回路とし
て用いられるジヨセフソン接合装置に関する。
ヨセフソン論理回路やジヨセフソン記憶回路とし
て用いられるジヨセフソン接合装置に関する。
従来、ジヨセフソン論理回路やジヨセフソン記
憶回路として用いられるジヨセフソン接合装置
は、１枚の接地板上の同一平面上に配置されてい
た。
憶回路として用いられるジヨセフソン接合装置
は、１枚の接地板上の同一平面上に配置されてい
た。
その具体例を記載した文献には、(イ)1980年３月
発行のアイビーエム・ジヤーナル・オブ・リサー
チ・アンド・デイベロツプメント（IBM
Journal of Research and Development）第24
巻、第２号、第155頁、(ロ)1983年５月発行のアイ
イーイーイー・エレクトロン・デバイス・レター
ズ（IEEE Electron Device Letters）第EDL−
４巻、第５号、第150頁、(ハ)1979年10月発行のア
イイーイーイー・ジヤーナル・オブ・ソリツド・
ステイト・サーキツト（IEEE Journal of Solid
−State Circuits）第SC−14巻、第５号、第794
頁等がある。
発行のアイビーエム・ジヤーナル・オブ・リサー
チ・アンド・デイベロツプメント（IBM
Journal of Research and Development）第24
巻、第２号、第155頁、(ロ)1983年５月発行のアイ
イーイーイー・エレクトロン・デバイス・レター
ズ（IEEE Electron Device Letters）第EDL−
４巻、第５号、第150頁、(ハ)1979年10月発行のア
イイーイーイー・ジヤーナル・オブ・ソリツド・
ステイト・サーキツト（IEEE Journal of Solid
−State Circuits）第SC−14巻、第５号、第794
頁等がある。
これらの記憶回路は、一平面上に配置されいる
ため、各記憶セルを選択・駆動する信号線は、行
方向もしくは列方向の各記憶セルを駆動した後、
それぞれ折返されて各信号線の駆動回路の他端に
接続されいた。即ち各信号線は記憶セルのゲート
回路を駆動した後記憶ループの外側もしくはその
上側や下側を通つて駆動回路へ戻されていた。一
方、従来ジヨセフソン接合装置を積み重ねて３次
元的に配置することは、特開昭53−50986号公報
によつて示されていた。しかしながらジヨセフソ
ン回路装置の具体的配置に関しては、全く示され
ていない。
ため、各記憶セルを選択・駆動する信号線は、行
方向もしくは列方向の各記憶セルを駆動した後、
それぞれ折返されて各信号線の駆動回路の他端に
接続されいた。即ち各信号線は記憶セルのゲート
回路を駆動した後記憶ループの外側もしくはその
上側や下側を通つて駆動回路へ戻されていた。一
方、従来ジヨセフソン接合装置を積み重ねて３次
元的に配置することは、特開昭53−50986号公報
によつて示されていた。しかしながらジヨセフソ
ン回路装置の具体的配置に関しては、全く示され
ていない。
上述した従来のジヨセフソン接合装置は、各信
号線の戻り線を設けるための余分の面積を必要と
し装置全体の寸法が大きくなつていた。
号線の戻り線を設けるための余分の面積を必要と
し装置全体の寸法が大きくなつていた。
又、装置の全体寸法を増大させないことを目的
として、回路パターンの上側もしくは下側に戻り
線を設ける場合には、回路の構造を複雑にし、製
造程数を増大させた。従つて、従来の装置は、戻
り線パターンが設けられたことによるパターン段
差の問題や、工程数の増大による製造歩留りの低
下をまねくという問題があつた。
として、回路パターンの上側もしくは下側に戻り
線を設ける場合には、回路の構造を複雑にし、製
造程数を増大させた。従つて、従来の装置は、戻
り線パターンが設けられたことによるパターン段
差の問題や、工程数の増大による製造歩留りの低
下をまねくという問題があつた。
一方、回路の動作に関しては、従来のジヨセフ
ソン接合装置は戻り線を信号が伝搬する戻り線信
号伝送時間を必要とするため回路装置全体の動作
の高速化が制約されていた。さらに、戻り線を設
けるための回路面積の増大も動作速度を遅らせる
ため、一層回路の高速動作が因難になつていた。
ソン接合装置は戻り線を信号が伝搬する戻り線信
号伝送時間を必要とするため回路装置全体の動作
の高速化が制約されていた。さらに、戻り線を設
けるための回路面積の増大も動作速度を遅らせる
ため、一層回路の高速動作が因難になつていた。
本発明の目的は、集積度及び動作速度の改善さ
れた３次元的に配置されたジヨセフソン接合装置
を提供することにある。本発明の他の目的は、構
造が簡単で製造歩留り及び信頼性の向上した３次
元元的に配置されたジヨセフソン接合装置を提供
することにある。
れた３次元的に配置されたジヨセフソン接合装置
を提供することにある。本発明の他の目的は、構
造が簡単で製造歩留り及び信頼性の向上した３次
元元的に配置されたジヨセフソン接合装置を提供
することにある。
本発明のジヨセフソン接合装置は、第１の超伝
導性接地板の一主表面上に絶縁層を介して配置さ
れた第１の複数の負荷回路を駆動する第１の超伝
導性信号線と、第２の超伝導性接地板の一主表面
上に他の絶縁層を介して配置された第２の複数の
負荷回路を駆動する第２の超伝導性信号線と、前
記第１、第２の超伝導性信号線に駆動信号を供給
するジヨセフソン接合を含む駆動回路とが、前記
第１または第２の超伝導性接地板のいずれか一方
に設けられた貫通孔内を通る結合線で結ばれて閉
ループを構成し、前記第１の超伝導性信号線また
は前記第２の超伝導性信号線のいずれか一方を信
号の往路とし他方を信号の復路としたというもの
である。
導性接地板の一主表面上に絶縁層を介して配置さ
れた第１の複数の負荷回路を駆動する第１の超伝
導性信号線と、第２の超伝導性接地板の一主表面
上に他の絶縁層を介して配置された第２の複数の
負荷回路を駆動する第２の超伝導性信号線と、前
記第１、第２の超伝導性信号線に駆動信号を供給
するジヨセフソン接合を含む駆動回路とが、前記
第１または第２の超伝導性接地板のいずれか一方
に設けられた貫通孔内を通る結合線で結ばれて閉
ループを構成し、前記第１の超伝導性信号線また
は前記第２の超伝導性信号線のいずれか一方を信
号の往路とし他方を信号の復路としたというもの
である。
ジヨセフソン接合を含む駆動回路により発生さ
れる駆動信号は、まず例えば第１の超伝導性信号
線に接続されている複数の負荷回路を順次駆動す
る。その後、駆動信号は第１又は第２の超伝導性
接地板を貫いて設けられた結合線を経て第２の超
伝導性信号線へ伝送され、同様にして第２の超伝
導性信号線に接続されている複数の負荷回路を駆
動したのち再度第１又は第２の超伝導接地板を貫
いて駆動回路の他端に戻される。ここで第２の超
伝導性信号線はその終端が駆動回路の近傍に来る
ように配置される。即ちこの場合、第１の超伝導
性信号線が信号の往路となり、第２の超伝導性信
号線が信号の復路となる。
れる駆動信号は、まず例えば第１の超伝導性信号
線に接続されている複数の負荷回路を順次駆動す
る。その後、駆動信号は第１又は第２の超伝導性
接地板を貫いて設けられた結合線を経て第２の超
伝導性信号線へ伝送され、同様にして第２の超伝
導性信号線に接続されている複数の負荷回路を駆
動したのち再度第１又は第２の超伝導接地板を貫
いて駆動回路の他端に戻される。ここで第２の超
伝導性信号線はその終端が駆動回路の近傍に来る
ように配置される。即ちこの場合、第１の超伝導
性信号線が信号の往路となり、第２の超伝導性信
号線が信号の復路となる。
以上説明した様に、本発明の装置においては、
各伝送線路の信号線は戻り線を特に設ける必要は
ない。何となれば、各信号電流の戻り電流は、影
像電流として第１および第２の超伝導性接地板上
を流れるからである。なお、第１および第２の超
伝導性接地板は、各超伝導性信号線の始端と終端
の近傍で接続して置けばよい。
各伝送線路の信号線は戻り線を特に設ける必要は
ない。何となれば、各信号電流の戻り電流は、影
像電流として第１および第２の超伝導性接地板上
を流れるからである。なお、第１および第２の超
伝導性接地板は、各超伝導性信号線の始端と終端
の近傍で接続して置けばよい。
従つて、信号の伝送時間が戻り線のある従来の
およそ半分となり、動作速度を速くすることがで
きる。又、戻り線の配置が不要になつたため、回
路面積が小さくなり、回路の高集積化が行える。
更に、戻り線が別途配線層に設けられている従来
例に比べると、その配線層が不要であるので構造
簡単になり製造工程が削減され歩留りが高くな
る。
およそ半分となり、動作速度を速くすることがで
きる。又、戻り線の配置が不要になつたため、回
路面積が小さくなり、回路の高集積化が行える。
更に、戻り線が別途配線層に設けられている従来
例に比べると、その配線層が不要であるので構造
簡単になり製造工程が削減され歩留りが高くな
る。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図は本発明の一実施例の概略を説明するた
めの斜視模式図である。
めの斜視模式図である。
この実施例は第１の超伝導性接地板１の一主表
面上に絶縁層を介して配置された第１の複数の負
荷回路５−１ａ〜５−１ｄを駆動する第１の超伝
導性信号線４−１と、第２の超伝導性接地板２の
一主表面上に他の絶縁層を介して配置された第２
の複数の負荷回路７−１ａ〜７−１ｄを駆動する
第２の超伝導性信号線６−２と、第１、第２の超
伝導性信号線６−１，６−２に駆動信号を供給す
るジヨセフソン接合を含む駆動回路３−１とが、
第２の超伝導性接地板に設けられた貫通孔内を通
る接合線９−１，８−１で結ばれて閉ループを構
成し、第１の超伝導性信号線４−１および第２の
超伝導性信号線６−１のうち前者を信号の往路と
し後者を信号の復路としたというものである。
面上に絶縁層を介して配置された第１の複数の負
荷回路５−１ａ〜５−１ｄを駆動する第１の超伝
導性信号線４−１と、第２の超伝導性接地板２の
一主表面上に他の絶縁層を介して配置された第２
の複数の負荷回路７−１ａ〜７−１ｄを駆動する
第２の超伝導性信号線６−２と、第１、第２の超
伝導性信号線６−１，６−２に駆動信号を供給す
るジヨセフソン接合を含む駆動回路３−１とが、
第２の超伝導性接地板に設けられた貫通孔内を通
る接合線９−１，８−１で結ばれて閉ループを構
成し、第１の超伝導性信号線４−１および第２の
超伝導性信号線６−１のうち前者を信号の往路と
し後者を信号の復路としたというものである。
なお、図には駆動回路３−2を含む同様の回路
がもう一つ示されているが、その数は任意であ
る。たとえば1Kビツトメモリを32×32のマトリ
ツクスで構成する時には、少くとも32組、場合に
より64組の駆動回路と超伝導性信号線を設ければ
よい。この場合、各超伝導性信号線が駆動する負
荷回路は記憶セルとなる。
がもう一つ示されているが、その数は任意であ
る。たとえば1Kビツトメモリを32×32のマトリ
ツクスで構成する時には、少くとも32組、場合に
より64組の駆動回路と超伝導性信号線を設ければ
よい。この場合、各超伝導性信号線が駆動する負
荷回路は記憶セルとなる。
第２図は本発明のジヨセフソン・チツプの主要
部の断面図である。図に於て、厚さ方向（高さ向
そ同義）の寸法は図を見易くするために拡大して
示してある。第１の超伝導性信号線４−1、負荷
回路５−1a〜５−1d及び駆動回路４−1とからなる
第１の回路群は基板１０上にスパツタ等によつて
成膜された厚さ300nｍ程度のニオブ等の超伝導
体からなる第１の超伝導性接地板１上に厚さ100
〜200nｍの絶縁層４１を介して配置される。第
１の回路群上に厚さ数μｍ〜10μｍ程度のSiO、
SiO2等の絶縁体からなる絶縁層４２をスパツタ
もしくは蒸着等により形成した後厚さ300nｍ程
度のニオブ等の超伝導体からなる第２の超伝導性
接地板２をスパツタ等によつて形成する。第２の
超伝導性信号線６−1、負荷回路７−1a〜７−1dか
らなる第２の回路群は第２の超伝導性接地板２上
に厚さ100〜200nｍの絶縁層４３を介して配置さ
れる。第１の回路群において信号の影像電流は第
１の超伝導性接地板１の表面を流れ、第２の回路
群において信号の影像電流は、第２の超伝導性接
地板２の表面を流れる様に、第１の回路群と第２
の超伝導性接地板２との間隔が設定されている。
第１の回路群中の厚さ300nｍ程度のニオブ等の
超伝導体からなる対向電極１１、ジヨセフソン接
合１２、厚さ200nｍ程度のニオブ等の超伝導体
からなる基部電極１３からなる駆動回路３−1で
発生された駆動信号は、配線２１→２２→２３→
２４へとコンタクト３１〜３３を介して伝送され
る。第１の超伝導性信号線の終端は数マイクロメ
ータ角の超伝導体柱等からなる結合線８−1によ
り第２の超伝導性信号線の始端に接続される。従
つて、駆動信号は第１の回路群から第２の回路群
へ伝送され、再び信号の復路を形成する配線２５
→２６→２７→２８へとコンタクト３４〜３６を
介して伝送される。第２の超伝導性信号線の終端
は、結合線９−1により第１の回路群の配線２９
へ接続され、配線２９はコンタクト３７を介して
駆動回路３−1の他端である対向電極１１へ接続
されている。第２の回路群を形成する場合、配
線、コンタクト、絶縁層等は第１の回路群に準じ
る。以上のように、信号は第１の回路群と第２の
回路群を貫ぬいて閉ループをなして流れることが
でき、信号線の戻り線は特に必要がない。なお、
高速信号の伝送を波形歪を縮小にして行うため
に、信号電流の影像電流が流れる第１おおよび第
２の超伝導性接地板１，２が結合線８−1，８−2
の近傍で連続するように、両接地板を接続した場
合を図示した。
部の断面図である。図に於て、厚さ方向（高さ向
そ同義）の寸法は図を見易くするために拡大して
示してある。第１の超伝導性信号線４−1、負荷
回路５−1a〜５−1d及び駆動回路４−1とからなる
第１の回路群は基板１０上にスパツタ等によつて
成膜された厚さ300nｍ程度のニオブ等の超伝導
体からなる第１の超伝導性接地板１上に厚さ100
〜200nｍの絶縁層４１を介して配置される。第
１の回路群上に厚さ数μｍ〜10μｍ程度のSiO、
SiO2等の絶縁体からなる絶縁層４２をスパツタ
もしくは蒸着等により形成した後厚さ300nｍ程
度のニオブ等の超伝導体からなる第２の超伝導性
接地板２をスパツタ等によつて形成する。第２の
超伝導性信号線６−1、負荷回路７−1a〜７−1dか
らなる第２の回路群は第２の超伝導性接地板２上
に厚さ100〜200nｍの絶縁層４３を介して配置さ
れる。第１の回路群において信号の影像電流は第
１の超伝導性接地板１の表面を流れ、第２の回路
群において信号の影像電流は、第２の超伝導性接
地板２の表面を流れる様に、第１の回路群と第２
の超伝導性接地板２との間隔が設定されている。
第１の回路群中の厚さ300nｍ程度のニオブ等の
超伝導体からなる対向電極１１、ジヨセフソン接
合１２、厚さ200nｍ程度のニオブ等の超伝導体
からなる基部電極１３からなる駆動回路３−1で
発生された駆動信号は、配線２１→２２→２３→
２４へとコンタクト３１〜３３を介して伝送され
る。第１の超伝導性信号線の終端は数マイクロメ
ータ角の超伝導体柱等からなる結合線８−1によ
り第２の超伝導性信号線の始端に接続される。従
つて、駆動信号は第１の回路群から第２の回路群
へ伝送され、再び信号の復路を形成する配線２５
→２６→２７→２８へとコンタクト３４〜３６を
介して伝送される。第２の超伝導性信号線の終端
は、結合線９−1により第１の回路群の配線２９
へ接続され、配線２９はコンタクト３７を介して
駆動回路３−1の他端である対向電極１１へ接続
されている。第２の回路群を形成する場合、配
線、コンタクト、絶縁層等は第１の回路群に準じ
る。以上のように、信号は第１の回路群と第２の
回路群を貫ぬいて閉ループをなして流れることが
でき、信号線の戻り線は特に必要がない。なお、
高速信号の伝送を波形歪を縮小にして行うため
に、信号電流の影像電流が流れる第１おおよび第
２の超伝導性接地板１，２が結合線８−1，８−2
の近傍で連続するように、両接地板を接続した場
合を図示した。
なお、第１の回路群の最上部のパターンと第２
の超伝導性板２との間隔は、第１の回路群を流れ
る信号が第２の超伝導性接地板２上に作る影像電
流が回路動作に影響しないように設定される。第
１の回路群と第２の接地板の間隔は、従来知られ
ている回路群のパターン厚１〜2μｍの回路に対
して、10μｍ前後必要である。さらに結合線８−
１，９−1を通すために第２の超伝導性接地板２に
設けられる貫通孔は配線中の信号の伝搬に影響を
及ぼさないように設定される。次に、配線２１〜
２９の幅寸法は伝送線路の特性インピーダンスを
考慮して設定される。この特性インピーダンスは
駆動回路の出力仕様に依存する。具体的には配線
の幅が数マイクロメータ程度となるように各回路
定数が設定される。
の超伝導性板２との間隔は、第１の回路群を流れ
る信号が第２の超伝導性接地板２上に作る影像電
流が回路動作に影響しないように設定される。第
１の回路群と第２の接地板の間隔は、従来知られ
ている回路群のパターン厚１〜2μｍの回路に対
して、10μｍ前後必要である。さらに結合線８−
１，９−1を通すために第２の超伝導性接地板２に
設けられる貫通孔は配線中の信号の伝搬に影響を
及ぼさないように設定される。次に、配線２１〜
２９の幅寸法は伝送線路の特性インピーダンスを
考慮して設定される。この特性インピーダンスは
駆動回路の出力仕様に依存する。具体的には配線
の幅が数マイクロメータ程度となるように各回路
定数が設定される。
第２図において、配線２１〜２９の構造と配置
は、模式的に示してある。実際の回路における超
伝導性伝送線路の構造は、ジヨセフソン接合等を
含んだ複雑な構造となる。又駆動回路から出た駆
動信号が第１の超伝導性信号線から第２の超伝導
性信号線を経て駆動回路へ戻つてくる場合につい
て説明したが、第２から第１へと信号が流れるよ
うにしてもよいのは明白なことである。以上の実
施例において、回路群は２層に重ねて配置されて
いたが、回路群を３層以上に重ねるようにしても
よいことも改めて説明するまでもない。なお、本
発明を記憶回路に適用した場合、信号線と直交す
る方向の信号線には戻り線が必要となるが、その
場合には信号線２２〜２４、コンタクト３１〜３
３と直交する方向の信号線の終端を抵抗等を介し
て接地する回路方式で駆動すればよい。回路群を
４層に重ねて本発明を実施すると、行と列両方向
の信号線の戻り線が不要となることも明らかであ
る。
は、模式的に示してある。実際の回路における超
伝導性伝送線路の構造は、ジヨセフソン接合等を
含んだ複雑な構造となる。又駆動回路から出た駆
動信号が第１の超伝導性信号線から第２の超伝導
性信号線を経て駆動回路へ戻つてくる場合につい
て説明したが、第２から第１へと信号が流れるよ
うにしてもよいのは明白なことである。以上の実
施例において、回路群は２層に重ねて配置されて
いたが、回路群を３層以上に重ねるようにしても
よいことも改めて説明するまでもない。なお、本
発明を記憶回路に適用した場合、信号線と直交す
る方向の信号線には戻り線が必要となるが、その
場合には信号線２２〜２４、コンタクト３１〜３
３と直交する方向の信号線の終端を抵抗等を介し
て接地する回路方式で駆動すればよい。回路群を
４層に重ねて本発明を実施すると、行と列両方向
の信号線の戻り線が不要となることも明らかであ
る。
以上説明したように本発明は、超伝導性伝送線
路で３次元的な閉ループを構造することにより、
信号線に戻り線が不要となり、ジヨセフソン接合
装置の集積度及び動作速度が向上する効果があ
る。更に、構造が簡単となるので製造歩留り及び
信頼性が向上する効果もある。
路で３次元的な閉ループを構造することにより、
信号線に戻り線が不要となり、ジヨセフソン接合
装置の集積度及び動作速度が向上する効果があ
る。更に、構造が簡単となるので製造歩留り及び
信頼性が向上する効果もある。
第１図は本発明の一実施例の概略を説明するた
めの斜視模式図、第２図は本発明の一実施例のジ
ヨセフソン・チツプの主要部の断面図である。 １……第１の超伝導性接地板、２……第２の超
伝導性接地板、３−1，３−2……駆動回路、４−
１，４−2……第１の超伝導性信号線、５−1a〜５
−1d，５−2a〜５−2d……負荷回路、６−1，６−
２……第２の超伝導性信号線、８−１，８−2，９
−1，９−2……結合線、１０……基板、１３……
対向電極、１２……ジヨフセソン接合、１３……
基部電極、２１〜２９……配線、３１〜３７……
コントクト、４１〜４３……絶縁層。
めの斜視模式図、第２図は本発明の一実施例のジ
ヨセフソン・チツプの主要部の断面図である。 １……第１の超伝導性接地板、２……第２の超
伝導性接地板、３−1，３−2……駆動回路、４−
１，４−2……第１の超伝導性信号線、５−1a〜５
−1d，５−2a〜５−2d……負荷回路、６−1，６−
２……第２の超伝導性信号線、８−１，８−2，９
−1，９−2……結合線、１０……基板、１３……
対向電極、１２……ジヨフセソン接合、１３……
基部電極、２１〜２９……配線、３１〜３７……
コントクト、４１〜４３……絶縁層。
Claims (1)
- １ 第１の超伝導性接地板の一主表面上に絶縁層
を介して配置された第１の複数の負荷回路を駆動
する第１の超伝導性信号線と、第２の超伝導性接
地板の一主表面上に他の絶縁層を介して配置され
た第２の複数の負荷回路を駆動する第２の超伝導
性信号線と、前記第１、第２の超伝導性信号線に
駆動信号を供給するジヨセフソン接合を含む駆動
回路とが、前記第１または第２の超伝導性接地板
のいずれか一方に設けられた貫通孔内を通る結合
線で結ばれて閉ループを構成し、前記第１の超伝
導性信号線または前記第２の超伝導性信号線のい
づれか一方を信号の往路とし他方を信号の復路と
したことを特徴とするジヨセフソン接合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61077005A JPS62232981A (ja) | 1986-04-02 | 1986-04-02 | ジヨセフソン接合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61077005A JPS62232981A (ja) | 1986-04-02 | 1986-04-02 | ジヨセフソン接合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232981A JPS62232981A (ja) | 1987-10-13 |
| JPH0545075B2 true JPH0545075B2 (ja) | 1993-07-08 |
Family
ID=13621647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61077005A Granted JPS62232981A (ja) | 1986-04-02 | 1986-04-02 | ジヨセフソン接合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62232981A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5845194B2 (ja) * | 1980-07-11 | 1983-10-07 | 日本電信電話株式会社 | 超伝導集積回路およびその製法 |
| JPS58147181A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | ジヨセフソン集積回路装置 |
-
1986
- 1986-04-02 JP JP61077005A patent/JPS62232981A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62232981A (ja) | 1987-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5817543A (en) | Method of constructing an integrated circuit memory | |
| US4254445A (en) | Discretionary fly wire chip interconnection | |
| JPS60134440A (ja) | 半導体集積回路装置 | |
| JP3417808B2 (ja) | Ｌｓｉパッケージの配線構造 | |
| JP3604884B2 (ja) | 半導体メモリ装置及びその内部構造の配置方法 | |
| JPH0545075B2 (ja) | ||
| JPH0565069B2 (ja) | ||
| JPH0556864B2 (ja) | ||
| JPS63293941A (ja) | 半導体集積回路装置 | |
| US4935637A (en) | Linear element array with wire bonding arrangement | |
| JP2755239B2 (ja) | 半導体装置用パッケージ | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| JP2940045B2 (ja) | 半導体集積回路 | |
| JP3186715B2 (ja) | 半導体集積回路装置 | |
| CN220173719U (zh) | 一种超导量子芯片 | |
| JPH0728133B2 (ja) | 回路基板 | |
| JPH04338683A (ja) | 超伝導集積回路素子とその実装方法 | |
| JPH0348455A (ja) | 半導体装置 | |
| JPS62263653A (ja) | 半導体集積回路装置の製造方法 | |
| JP3262426B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JPH03169073A (ja) | 半導体集積回路装置 | |
| JPS61230340A (ja) | 半導体集積回路装置 | |
| JPH0719778B2 (ja) | 半導体集積回路装置 | |
| JPH0556874B2 (ja) | ||
| JPS601844A (ja) | 半導体集積回路装置 |