JPH0546137A - 矩形パターン発生回路 - Google Patents
矩形パターン発生回路Info
- Publication number
- JPH0546137A JPH0546137A JP3231046A JP23104691A JPH0546137A JP H0546137 A JPH0546137 A JP H0546137A JP 3231046 A JP3231046 A JP 3231046A JP 23104691 A JP23104691 A JP 23104691A JP H0546137 A JPH0546137 A JP H0546137A
- Authority
- JP
- Japan
- Prior art keywords
- image
- pattern
- window
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 高速に非画像領域を決定することができる矩
形パターン発生回路を提供する。 【構成】 マイクロコンピュータでの演算の代りに予め
用意したビットパターンメモリの出力を演算回路により
処理して出力することにより所望のパターンを発生する
ことを特徴とする構成を有する。
形パターン発生回路を提供する。 【構成】 マイクロコンピュータでの演算の代りに予め
用意したビットパターンメモリの出力を演算回路により
処理して出力することにより所望のパターンを発生する
ことを特徴とする構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は、ラスタースキャン方式
のＣＲＴ表示装置におてるマルチウインドウ機能をハー
ドウェア回路により発生させる信号発生器に関するもの
である。
のＣＲＴ表示装置におてるマルチウインドウ機能をハー
ドウェア回路により発生させる信号発生器に関するもの
である。
【０００２】
【従来の技術】従来、この種装置は図５のように構成さ
れていた。ここで、１は読み出しアドレスカウンタ、２
は書き込みアドレスレジスタ、４はマルチプレクサ、５
はビットマップＲＡＭ、６はシフトレジスタ、９はデー
タレジスタである。
れていた。ここで、１は読み出しアドレスカウンタ、２
は書き込みアドレスレジスタ、４はマルチプレクサ、５
はビットマップＲＡＭ、６はシフトレジスタ、９はデー
タレジスタである。
【０００３】ラスタースキャン方式のＣＲＴ表示装置に
おいて、マルチウインドウの中に外部から、ＴＶカメラ
の出力等の任意の画像をはめこもうとする場合、２種類
のウインドウ情報が必要となる。一方はワークステーシ
ョンやパソコンで行なわれているようにＣＲＴ装置その
ものが作るウインドウであり、他方は外部画像をはめこ
むためのウインドウである。以下、前者を非画像ウイン
ドウ、後者を画像ウインドウと呼ぶこととする。
おいて、マルチウインドウの中に外部から、ＴＶカメラ
の出力等の任意の画像をはめこもうとする場合、２種類
のウインドウ情報が必要となる。一方はワークステーシ
ョンやパソコンで行なわれているようにＣＲＴ装置その
ものが作るウインドウであり、他方は外部画像をはめこ
むためのウインドウである。以下、前者を非画像ウイン
ドウ、後者を画像ウインドウと呼ぶこととする。
【０００４】
【発明が解決しようとする課題】一般的にマルチウンド
ウは図６で示されるよな重なりあった多重の矩形パター
ンＡ，Ｂ，Ｃ……からなり、それぞれに表示の優先順位
を持っている。非画像ウインドウはＣＲＴ装置自身が次
々とウインドウを開くことで優先順位が決定され、主に
その演算はＣＲＴ装置内で実行される。一方、図６の
Ａ，Ｂを非画像ウインドウ、Ｃを画像ウインドウとする
と、図７の斜線部は最終的に得られる非画像ウインドウ
の表示部である。この部分を決定するには、 ＣＲＴ表示装置の表示部のビットマップに対応した
メモリを持ち、 ビットマップ上で非画像領域か画像領域かを区別す
る信号を作成する。 その信号によってＣＲＴ表示装置で作られる表示画像と
外部画像とを重ねると、あたかも同一ウインドウかのよ
うに表示することができる。
ウは図６で示されるよな重なりあった多重の矩形パター
ンＡ，Ｂ，Ｃ……からなり、それぞれに表示の優先順位
を持っている。非画像ウインドウはＣＲＴ装置自身が次
々とウインドウを開くことで優先順位が決定され、主に
その演算はＣＲＴ装置内で実行される。一方、図６の
Ａ，Ｂを非画像ウインドウ、Ｃを画像ウインドウとする
と、図７の斜線部は最終的に得られる非画像ウインドウ
の表示部である。この部分を決定するには、 ＣＲＴ表示装置の表示部のビットマップに対応した
メモリを持ち、 ビットマップ上で非画像領域か画像領域かを区別す
る信号を作成する。 その信号によってＣＲＴ表示装置で作られる表示画像と
外部画像とを重ねると、あたかも同一ウインドウかのよ
うに表示することができる。
【０００５】従来この部分を作る際に、ウインドウ面数
が少ない場合には市販の専用ＬＳＩにより作ることがで
きる。ただし、その面数は高々１０枚程度である。ま
た、求める波形を得るのが遅いという欠点があった。
が少ない場合には市販の専用ＬＳＩにより作ることがで
きる。ただし、その面数は高々１０枚程度である。ま
た、求める波形を得るのが遅いという欠点があった。
【０００６】本発明の目的は、高速に非画像領域を決定
することができる矩形パターン発生回路を提供すること
にある。
することができる矩形パターン発生回路を提供すること
にある。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明の矩形パターン発生回路は、マイクロコンピ
ュータでの演算の代りに予め用意したビットパターンメ
モリの出力を演算回路により処理して出力することによ
り所望のパターンを発生することを特徴とする構成を有
している。
に、本発明の矩形パターン発生回路は、マイクロコンピ
ュータでの演算の代りに予め用意したビットパターンメ
モリの出力を演算回路により処理して出力することによ
り所望のパターンを発生することを特徴とする構成を有
している。
【０００８】
【実施例】以下本発明を詳細に説明する。図１は本発明
の実施例で、１は読み出しアドレスを発生する読み出し
アドレスカウンタ、２は矩形パターンのＹ方向の開始点
と終了点を記憶し書き込みアドレスを発生させる書き込
みアドレスカウンタ（Ｙ）、３は矩形パターンのＸ方向
の開始点と終了点を記憶し書き込みアドレスを発生させ
る書き込みアドレスカウンタ（Ｘ）である。さらに、読
み出しアドレスカウンタ１と書き込みアドレスカウンタ
２，３の出力を時分割合成するためのマルチプレクサ
４、ＣＲＴ表示装置の非画像，画像情報をビットパター
ンで記憶しているビットマップＲＡＭ５、ビットマップ
ＲＡＭ５に並列情報で記憶されている内容をシリアル情
報に変換するシフトレジスタ６、書き込みアドレスカウ
ンタ３からのアドレスＸにより決定されるビットパター
ンが記憶されているビットパターンメモリ７、ビットマ
ップＲＡＭ５に書かれている内容と新たに書き込もうと
するウインドウのビットパターンをＡＮＤ，ＯＲ演算す
る演算回路８を備えている。１０はマイクロコンピュー
タからの画像か非画像ウインドウ情報かを示す２元情報
を記憶するフリップフロップである。
の実施例で、１は読み出しアドレスを発生する読み出し
アドレスカウンタ、２は矩形パターンのＹ方向の開始点
と終了点を記憶し書き込みアドレスを発生させる書き込
みアドレスカウンタ（Ｙ）、３は矩形パターンのＸ方向
の開始点と終了点を記憶し書き込みアドレスを発生させ
る書き込みアドレスカウンタ（Ｘ）である。さらに、読
み出しアドレスカウンタ１と書き込みアドレスカウンタ
２，３の出力を時分割合成するためのマルチプレクサ
４、ＣＲＴ表示装置の非画像，画像情報をビットパター
ンで記憶しているビットマップＲＡＭ５、ビットマップ
ＲＡＭ５に並列情報で記憶されている内容をシリアル情
報に変換するシフトレジスタ６、書き込みアドレスカウ
ンタ３からのアドレスＸにより決定されるビットパター
ンが記憶されているビットパターンメモリ７、ビットマ
ップＲＡＭ５に書かれている内容と新たに書き込もうと
するウインドウのビットパターンをＡＮＤ，ＯＲ演算す
る演算回路８を備えている。１０はマイクロコンピュー
タからの画像か非画像ウインドウ情報かを示す２元情報
を記憶するフリップフロップである。
【０００９】次に動作について説明する。一つの画像も
しくは非画像ウインドウ情報が書き込みアドレスカウン
タ２，３にマイクロコンピュータ等から与えられ、これ
に対応する２元情報がフリップフロップ１０に与えられ
る。本実施例では４ビット並列で書き込み読み出しが行
なわれる場合の説明を行なう。Ｘ方向の開始点と終了点
が与えられると、その差が４ビット以上か以下かにより
ビットパターンメモリ７からどのパターンを読み出すか
を決定する。図２は決定パターン例である。４ビット以
下であれば、細線パターンのいずれかが選択され、４ビ
ット以上であれば最初に左側パターンのいずれかが、ま
た中央値は全てぬりつぶされたパターン、最後は右側パ
ターンのいずれかが、書き込みアドレスカウンタ３の下
位２ビットによって決定され、ビットパターンメモリ７
から出力される。この出力書き込みアドレスカウンタ３
の下位２ビットを除いたアドレスと書き込みアドレスカ
ウンタ２で決定されるアドレスのビットマップＲＡＭ５
からの出力が、演算回路８によりフリップフロップ１０
の状態を参照して演算され、再びビットマップＲＡＭ５
に記憶される。
しくは非画像ウインドウ情報が書き込みアドレスカウン
タ２，３にマイクロコンピュータ等から与えられ、これ
に対応する２元情報がフリップフロップ１０に与えられ
る。本実施例では４ビット並列で書き込み読み出しが行
なわれる場合の説明を行なう。Ｘ方向の開始点と終了点
が与えられると、その差が４ビット以上か以下かにより
ビットパターンメモリ７からどのパターンを読み出すか
を決定する。図２は決定パターン例である。４ビット以
下であれば、細線パターンのいずれかが選択され、４ビ
ット以上であれば最初に左側パターンのいずれかが、ま
た中央値は全てぬりつぶされたパターン、最後は右側パ
ターンのいずれかが、書き込みアドレスカウンタ３の下
位２ビットによって決定され、ビットパターンメモリ７
から出力される。この出力書き込みアドレスカウンタ３
の下位２ビットを除いたアドレスと書き込みアドレスカ
ウンタ２で決定されるアドレスのビットマップＲＡＭ５
からの出力が、演算回路８によりフリップフロップ１０
の状態を参照して演算され、再びビットマップＲＡＭ５
に記憶される。
【００１０】演算回路８の例としては図３に示されるよ
うに、ビットマップＲＡＭ５のデータ出力とビットパタ
ーンメモリ７の出力のＡＮＤをとるＡＮＤ回路８−１と
ＯＲをとるＯＲ回路８−２と、どちらの出力を選択する
かの選択回路８−３とからなり、非画像ウインドウの場
合はＡＮＤ回路８−２の出力が、画像ウインドウの場合
はＯＲ回路が選択される。この演算により非画像ウイン
ドウと画像ウインドウが何組書かれようが、また何多重
されようが、非画像ウインドウをはめこむ領域を作るこ
とができる。
うに、ビットマップＲＡＭ５のデータ出力とビットパタ
ーンメモリ７の出力のＡＮＤをとるＡＮＤ回路８−１と
ＯＲをとるＯＲ回路８−２と、どちらの出力を選択する
かの選択回路８−３とからなり、非画像ウインドウの場
合はＡＮＤ回路８−２の出力が、画像ウインドウの場合
はＯＲ回路が選択される。この演算により非画像ウイン
ドウと画像ウインドウが何組書かれようが、また何多重
されようが、非画像ウインドウをはめこむ領域を作るこ
とができる。
【００１１】図４は実施例の動作を示すタイミングチャ
ートで、ビットマップＲＡＭ５の並列出力を直列出力と
し表示回路に送るためのシフトクロックで、これはビッ
トマップＲＡＭ５を表示のために読み出すためのワード
読み出しタイミングを示している。また、高速でかつ書
き込み時に表示がちらつかないようにするためにワード
読み出しタイミングを２分割し、読み出しタイミングと
書き込みタイミングに分けている。最初の書き込みタイ
ミングでは、ビットパターンメモリ７とビットマップＲ
ＡＭ５を読み出す。次に演算を行い、次の書き込みタイ
ミングでビットパターンＲＡＭ５に書き込む。このた
め、高速に矩形パターンを優先順位を考慮に入れながら
発生することが出来る。
ートで、ビットマップＲＡＭ５の並列出力を直列出力と
し表示回路に送るためのシフトクロックで、これはビッ
トマップＲＡＭ５を表示のために読み出すためのワード
読み出しタイミングを示している。また、高速でかつ書
き込み時に表示がちらつかないようにするためにワード
読み出しタイミングを２分割し、読み出しタイミングと
書き込みタイミングに分けている。最初の書き込みタイ
ミングでは、ビットパターンメモリ７とビットマップＲ
ＡＭ５を読み出す。次に演算を行い、次の書き込みタイ
ミングでビットパターンＲＡＭ５に書き込む。このた
め、高速に矩形パターンを優先順位を考慮に入れながら
発生することが出来る。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
簡単な回路で優先順のついた多重ウインドウの中に目的
とする外部画像をはめこむためのマスク信号を高速に得
ることができるという効果がある。
簡単な回路で優先順のついた多重ウインドウの中に目的
とする外部画像をはめこむためのマスク信号を高速に得
ることができるという効果がある。
【図１】本発明の実施例を示すブロック図である。
【図２】本発明に用いられるパターン例を示す図であ
る。
る。
【図３】本発明に用いられる演算回路例を示す図であ
る。
る。
【図４】本発明の実施例の動作を示すタイミングチャー
トである。
トである。
【図５】従来の矩形パターン発生回路例を示すブロック
図である。
図である。
【図６】従来のマルチウインドウによる画面表示を説明
するための図である。
するための図である。
【図７】従来のマルチウインドウによる画面表示を説明
するための図である。
するための図である。
【図８】従来のマルチウインドウによる画面表示を説明
するための図である。
するための図である。
１ 読み出しアドレスカウンタ ２，３ 書き込みアドレスカウンタ ４ マルチプレクサ ５ ビットマッブＲＡＭ ６ シフトレジスタ ７ ビットパターンメモリ ８ 演算回路 ８−１ ＡＮＤ回路 ８−２ ＯＲ回路 ８−３ 選択回路 ９ データレジスタ １０ フリップフロップ
Claims (1)
- 【請求項１】 非画像／画像を区別するための２元情報
を出力するフリップフロップと、所望のウインドウのＸ
座標位置によって決定される所望のパターンを記憶する
ビットパターンメモリと、ＣＲＴ画像の全領域を記憶し
ているビットマップＲＡＭと、該ビットマップＲＡＭに
書き込まれたウインドウ情報と今回書こうとするビット
パターンメモリから読み出されたパターンとのＡＮＤ出
力又はＯＲ出力を前記フリップフロップから得られる２
元情報の状態に従ってとり出す演算回路とを備えた矩形
パターン発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3231046A JPH0546137A (ja) | 1991-08-20 | 1991-08-20 | 矩形パターン発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3231046A JPH0546137A (ja) | 1991-08-20 | 1991-08-20 | 矩形パターン発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546137A true JPH0546137A (ja) | 1993-02-26 |
Family
ID=16917438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3231046A Pending JPH0546137A (ja) | 1991-08-20 | 1991-08-20 | 矩形パターン発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546137A (ja) |
-
1991
- 1991-08-20 JP JP3231046A patent/JPH0546137A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4079367A (en) | Apparatus for forming a character out of a pattern of separate display picture elements | |
| JPS61254980A (ja) | 文字フオント転送制御方式 | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| JPH0355832B2 (ja) | ||
| US5870074A (en) | Image display control device, method and computer program product | |
| JPH0713788B2 (ja) | 画像表示装置 | |
| JPS599059B2 (ja) | 表示装置の文字コ−ド拡張方法及び装置 | |
| JPH0546137A (ja) | 矩形パターン発生回路 | |
| US4500928A (en) | Storage apparatus for video data | |
| JPS6016634B2 (ja) | デイスプレイ装置における図形発生方式 | |
| JPH05181454A (ja) | 表示方式、その制御回路および表示装置 | |
| JPS649635B2 (ja) | ||
| JPS60144789A (ja) | 文字図形表示制御装置 | |
| JPS61190624A (ja) | グラフイツク表示画面のハ−ドコピ−方式 | |
| JPH0317698A (ja) | Ｃｒｔ表示用回路装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPH01272271A (ja) | デジタル画像処理回路 | |
| JPS5983454A (ja) | フオ−ムパタ−ン発生装置 | |
| JPS6057378A (ja) | ディスプレイ装置 | |
| JPS6017484A (ja) | 表示装置 | |
| JPH023099A (ja) | 表示装置 | |
| JPH0388022A (ja) | 画像表示装置 | |
| JPS58176680A (ja) | 文字出力装置 | |
| JPH01193791A (ja) | マルチウインドウ表示制御方式 | |
| JPS60260988A (ja) | グラフイツク表示装置 |