JPH0546190B2 - - Google Patents

Info

Publication number
JPH0546190B2
JPH0546190B2 JP56503034A JP50303481A JPH0546190B2 JP H0546190 B2 JPH0546190 B2 JP H0546190B2 JP 56503034 A JP56503034 A JP 56503034A JP 50303481 A JP50303481 A JP 50303481A JP H0546190 B2 JPH0546190 B2 JP H0546190B2
Authority
JP
Japan
Prior art keywords
current
transistor
power
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56503034A
Other languages
English (en)
Other versions
JPS57501659A (ja
Inventor
Uorutaa Rii Deebisu
Jeimuzu Eberetsute Jeikobuson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS57501659A publication Critical patent/JPS57501659A/ja
Publication of JPH0546190B2 publication Critical patent/JPH0546190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

請求の範囲 １ 第１の所定電圧Ｂ＋を有する電力を受ける電
力入力手段３４； 電力入力手段３４に結合され、第１の所定電圧
Ｂ＋より高い第２の所定電圧Ｂ＋＋を有する出力
電力をマイクロプロセツサ１４に供給し、出力電
力の電流レベルが受信する制御電流の大きさに直
接関連しているところの、電流制御スイツチング
手段３０，３２，３５，３８； 電流制御スイツチング手段３０，３２，３５，
３８に結合され、マイクロプロセツサが要求する
２つの電流要求レベルのうちの低い方のレベルの
ために十分な制御電流を可能にする第１の電流可
能化手段２８Ｌ； 電流制御スイツチング手段３０，３２，３５，
３８に結合され、前記２つの電流要求レベルのう
ちの高い方のレベルのための所定量の制御電流を
可能にする第２の電流可能化手段２８Ｈ；ならび
に マイクロプロセツサ１４の電力必要量を示すマ
イクロプロセツサからの入力信号を受信し、電流
可能化手段２８Ｌ，２８Ｈに結合された入力回路
手段５２であり、入力信号の所定のレベルに応答
して第２の電流可能化手段２８Ｈを選択的に可能
化し、それにより前記高い方の電流要求レベルに
対応する電力状態を設定する、ところの、入力回
路手段５２； を具備する、２つの電流要求レベルを有するデユ
アル電力モードマイクロプロセツサ１４を含む装
置に使用するデユアルモードDC／DC変換器。
２ 前記電流制御スイツチング手段３０，３２，
３５，３８がトランジスタ３０およびダイオード
手段３５を含み、コイル手段３２がトランジスタ
３０のコレクタ回路内に結合され、第１および第
２の電流可能化手段２８Ｌ，２８Ｈがトランジス
タ３０のベース回路内に結合され、キヤパシタ手
段３８がダイオード手段を介してコイル手段に結
合される、請求項１記載のデユアルモードDC／
DC変換器。
３ 基準電圧源４６および基準電圧と電力出力電
圧とを比較する比較器手段４４から成る制御手段
４４，４６をさらに含む、請求項１記載のデユア
ルモードDC／DC変換器。
４ 基準電圧源４６、電力出力電圧と基準電圧と
を比較する第１の比較器手段４４、ランプ波信号
源５０、およびランプ波信号源と第１の比較器手
段４４の出力信号とを比較する第２の比較器手段
４８をさらに含む、請求項１記載のデユアルモー
ドDC／DC変換器。
５ ランプ波信号が固定周波数である、請求項４
記載のデユアルモードDC／DC変換器。
６ 制御手段４４，４６は、第１の比較器手段４
４の出力に結合され追加電流出力を供給する電流
源５６をさらに含む、請求項４記載のデユアルモ
ードDC／DC変換器。
７ 第１の所定電圧Ｂ＋を供給できる限定容量バ
ツテリ２６； バツテリ２６に結合され、第１の所定電圧Ｂ＋
より高い第２の所定電圧Ｂ＋＋を有する出力電力
をマイクロプロセツサ１４に供給する電流制御手
段３０，３２； 電流制御手段３０，３２に結合され、マイクロ
プロセツサが要求する２つの電流要求レベルのう
ちの低い方のレベルのために十分な電流を供給す
る第１の電流可能化手段２８Ｌ； 電流制御手段３０，３２に結合され、前記２つ
の電流要求レベルのうちの高い方のレベルのため
追加の電流量を供給する第２の電流可能化手段２
８Ｈ；ならびに マイクロプロセツサ１４の電力モードを示すマ
イクロプロセツサからの入力信号を受信し、第２
の電流可能化手段２８Ｈに結合された入力回路手
段５２であり、入力信号に応答して第２の電流可
能化手段２８Ｈを選択的に可能にし、それにより
前記高い方の電流要求レベルに対応する電力状態
が設定されマイクロプロセツサ１４に高い方の電
流レベルが供給されるところの、入力回路手段５
２； を具備する、２つの電流要求レベルを有するデユ
アル電力モードマイクロプロセツサを備える通信
装置に用いるデユアルモードDC／DC変換器。
８ 前記限定容量バツテリ２５は１個のセルバツ
テリである、請求項７記載のデユアルモード
DC／DC変換器。
９ 前記電流制御手段３０，３２がスイツチング
トランジスタ３０を含み、前記第１の電流可能化
手段２８Ｌが該スイツチングトランジスタ３０を
飽和させスイツチング機能を可能化するのに十分
なだけの電流を供給する、請求項７記載のデユア
ルモードDC／DC変換器。
１０ 前記スイツチングトランジスタ３０は前記
入力信号の所定レベルを受信すると作動する、請
求項９記載のデユアルモードDC／DC変換器。
〔発明の背景〕
本発明は、DC／DC変換器の分野に関するもの
であり、更に具体的には、２つの異なる出力電流
要求（demand）レベルにおいて最大能率にて動
作可能であるデユアルモード（dual mode）
DC／DC変換器に関する。
〔従来の技術〕
DC／DC変換器は、電源又はバツテリが供給可
能な電圧よりも高い電圧を必要とするシステムに
おいて広く使用されている。しかも、パルス幅変
調された入力信号に応答する半導体スイツチは、
インダクタ／ダイオード／フイルタの組み合わせ
に対して電流を供給し、Ｂ＋電源より高い直流
（DC）電圧を発生させるために使用可能であると
いうことはよく知られていることである。このよ
うな回路は、通常、予期される最大電流出力にお
いて最大効率となるように設計され、従つてスイ
ツチを駆動するために使用される電力は、その最
大電流に対して最適化されている。もしも要求さ
れる出力電流が最大電流値以下の場合には、駆動
電力は浪費され、結果として変換器の非常に効率
の悪い動作を引き起こし、しかもコンバータの性
能劣化を引き起こす可能性がある。幾つかのよく
知られた変換器においては、過剰の駆動電流はシ
ンク（sink）回路に投入され（dumped）、動作
の性能品質を改善しているが、この方法は、電力
を消費するものである。
また、先行技術の変換器は、ポケツトページヤ
（pocket pager）において使用されるような個人
用の電子製品において典型的に利用できる電圧よ
り極めて高い電圧であるＢ＋電源を必要としてい
る。現在周知のDC／DC変換技術は、電源が小型
低電圧バツテリであるページング受信機のような
携帯用バツテリ駆動装置には余り適していない。
このような適用例においては、バツテリからの電
力消費を最小にし、バツテリの物理的大きさを小
さく保つ一方、許容可能でしかも経済的なバツテ
リ寿命を与えることが極めて望ましい。
従つて、先行技術の方法は、変換器の出力負荷
が全く異なる２つの要求レベル間で切換えられる
場合、例えば、CMOSマイクロコンピユータペ
ージングデコーダが高電力消費の完全動作モード
と減少した電力消費のスタンドバイ（待時）動作
モードとの間で循環する場合のような適用例に対
しては、特にふさわしくない。従つて、マイクロ
コンピユータにおいてスイツチドモード動作によ
つて電力節約を行なうという利点が発揮されるの
は、DC／DC変換器が２つの異なる負荷条件下で
高効率にて動作する場合にのみ充分に実現可能で
ある。
〔発明が解決しようとする課題〕
従つて、本発明の目的の１つは、各々のパワー
レベルにおいて、最大効率にて動作する２重（デ
ユアル）電力レベル（デユアルモード）DC／DC
変換器を提供することである。
本発明の他の目的の１つは、関連した電子デバ
イスの動作の電力要求モードの各々に対して適切
な電力量を確保するデユアル（２重）モード
DC／DC変換器を提供することである。
本発明の更に他の目的の１つは、１セルバツテ
リにより動作するデユアルモードDC／DC変換器
を提供することである。
〔課題を解決するための手段〕
後述より明らかとなるこれらの目的及び他の目
的は、本発明による回路において与えられ、そこ
では、第１電圧における電源が出力端子に接続さ
れているコイルを付勢（駆動）するようになつて
いる。スイツチング手段はコイルに流れる電流を
中断し、コイル中のエネルギーを出力端子のコン
デンサに逆流させる（divert）。スイツチング手
段は、スイツチングトランジスタのベースに供給
される電流によつて制御されている。２個の電流
供給源は、トランジスタのベースに結合されてい
る。内部制御信号は、出力端子における電力要求
に応答して可変デユーテイーサイクルの原理
（variable duty cycle bais）に基いて２つの電
流供給源を切換えている。電流源の一方は、所定
の入力信号レベルに応答してスイツチングトラン
ジスタのベースに選択的に電流を印加するように
接続されている。出力信号は、第１の電圧よりも
大きい第２の電圧になる。従つて、出力端子にお
いて、関連したデバイスの要求に応答して２つの
別個の最大レベルにて電流を利用できる。
本発明の構成は下記に示す通りである。即ち、
本発明は、第１の所定電圧Ｂ＋において電力を受
けとる電力入力手段３４と、 電力入力手段３４に結合され、第１の所定電圧
Ｂ＋より大きく、制御電流の大きさと直接関連し
た第２の所定電圧Ｂ＋＋において出力電力を与え
る、電流制御手段３０，３２と、 電流制御手段３０，３２に結合され、前記の２
つの電流レベルのうちの低い方のレベルに対して
十分な制御電流を可能にする、第１の可能化手段
２８Ｌと、 電流制御手段３０，３２に結合され、前記の２
つの電流レベルのうちの高い方のレベルに対して
制御電流量を可能にする第２の可能化手段２８Ｈ
と、 電流制御手段３０，３２の必要とする電流レベ
ルを示す入力信号を受信し、入力信号の所定のレ
ベルに応答して何れかの可能化手段を選択的に動
作させる第２の可能化手段２８Ｈに結合される入
力回路手段５２と、を具備する、 ２つの電流レベルにおいて電力を供給するデユ
アルモードDC／DC変換器としての構成を有する
ものであり、或いはまた、 電流制御手段３０，３２は、スイツチングトラ
ンジスタ３０を含み、第１および第２の可能化手
段２８Ｌ，２８Ｈは、該スイツチングトランジス
タ３０に対してベース電流を供給する、デユアル
モードDC／DC変換器としての構成を有するもの
であり、或いはまた、 電流制御手段３０，３２は、電力入力手段３４
からエネルギーを受けとるように結合されている
インダクタンス手段３２と、そのインダクタンス
手段３２からエネルギーを受けとるように結合さ
れているキヤパシタンス手段３８と、そのインダ
クタンス手段３２とキヤパシタンス手段３８との
間に結合されたダイオード手段３５とを含むデユ
アルモードDC／DC変換器としての構成を有する
ものであり、或いはまた、 出力をほぼ第２の所定電圧Ｂ＋＋に維持する電
流制御手段３０，３２と第１および第２の可能化
手段２８Ｌ，２８Ｈとの間に結合された調整手段
４４，４６を更に含むデユアルモードDC／DC変
換器としての構成を有するものであり、或いはま
た、 調整手段４４，４６は、基準電圧源４６と、出
力電圧と基準電圧とを比較し、前記２つの電圧間
の差を示す誤差信号を与える比較器手段４４と、 誤差信号に応答して可能化手段２８Ｌ，２８Ｈ
を制御する制御手段４８，５０とを含む、デユア
ルモードDC／DC変換器としての構成を有するも
のであり、或いはまた、 制御手段４８，５０は、ランプ波発生器手段５
０、および誤差信号とランプ波発生器手段５０の
出力とを比較する第２の比較器手段４８とを含む
デユアルモードDC／DC変換器としての構成を有
するものである。更にまた、 第１の所定電圧Ｂ＋で電力を受けとる電力入力
手段３４と、 電力入力手段３４に結合され、第１の所定電圧
Ｂ＋より高い第２の所定電圧Ｂ＋＋でマイクロプ
ロセツサに出力電力を与え、出力電流レベルは制
御電流の大きさに直接関連した、電流制御スイツ
チング手段３０，３２，３５，３８と、 電流制御スイツチング手段３０，３２，３５，
３８に結合され、電流要求レベルのうちの低い方
のレベルに対し十分な電流制御を可能にする第１
の可能化手段２８Ｌと、 電流制御スイツチング手段３０，３２，３５，
３８に結合され、前記２つの電流要求レベルのう
ちの高い方のレベルに対し所定量の電流制御を可
能にする第２の可能化手段２８Ｈと、 マイクロプロセツサの電力必要量を示すマイク
ロプロセツサ１４からの入力信号を受信し、入力
信号の所定のレベルに応答して第２の可能化手段
２８Ｈを選択的に可能化する可能化手段２８Ｌ，
２８Ｈに結合され、それにより前記変換器の前記
電力状態のうちの高い方の電力状態が設定される
入力回路手段５２とを含む、 ２つの電流要求レベルを有するデユアル電力モ
ードマイクロプロセツサ１４を含む装置に使用す
るデユアルモードDC／DC変換器としての構成を
有するものであり、或いはまた、 電流制御スイツチング手段３０，３２，３５，
３８がトランジスタ３０およびダイオード３５を
含み、コイル手段３２がトランジスタ３０のコレ
クタ回路内に結合され、第１および第２の電流可
能化手段２８Ｌ，２８Ｈがトランジスタ３０のベ
ース回路内に結合され、キヤパシタ手段３８がダ
イオード手段を介してコイル手段３２に結合され
るデユアルモードDC／DC変換器としての構成を
有するものであり、或いはまた、 制御手段４４，４６は、基準電圧源４６、およ
び電力出力電圧と基準電圧とを比較する比較器手
段４４とを含むデユアルモードDC／DC変換器と
しての構成を有するものであり、或いはまた、 基準電圧源４６、電力出力電圧と基準電圧を比
較する第１の比較器手段４４、ランプ波信号源５
０、およびランプ波信号と第１の比較器手段４４
の出力信号とを比較する第２の比較器手段４８と
を含むデユアルモードDC／DC変換器としての構
成を有するものであり、或いはまた、 ランプ波信号は固定周波数にあるデユアルモー
ドDC／DC変換器としての構成を有するものであ
り、或いはまた、 制御手段４４，４６は追加電流出力を供給する
第１の比較器手段４４の出力に結合された電流源
を更に含むデユアルモードDC／DC変換器として
の構成を有するものである。更にまた、 第１の所定電圧Ｂ＋で電力を受ける電力入力手
段３４と、 電力入力手段３４に結合されたコイル手段３２
と、 コイル手段３２における電流をしや断するコイ
ル手段３２に結合された電流制御スイツチング手
段３０と、 コイル手段３２に結合され、コイル手段３２へ
の電流がしや断された場合にコイル手段３２から
のエネルギーを貯えるキヤパシタ手段３８と、 スイツチング手段３０に結合され、第１の制御
電流を与える第１の電流可能化手段２８Ｌと、 スイツチング手段３０に結合され、前記第１の
制御電流とは異なる大きさの第２の制御電流を与
える第２の電流可能化手段２８Ｈと、 キヤパシタ手段３８に結合され、第１の所定電
圧Ｂ＋より高い第２の所定電圧Ｂ＋＋において制
御電流の大きさに直接関連した電力出力を与える
出力手段３６と、 第２の電流可能化手段２８Ｈに結合され、所定
の入力信号に応答して何れかの電流可能化手段を
選択的に動作させる信号入力手段５２と、 出力手段３６に結合され、電力出力電圧のレベ
ルに応答して選択された電流可能化手段２８Ｌ，
２８Ｈを動作させる時間間隔信号に応答するパル
ス幅変調手段４８，５０とを具える、デユアルモ
ードDC／DC変換器としての構成を有するもので
あり、或いはまた、 第１の所定電圧Ｂ＋を供給できる限定容量バツ
テリ２５と、 バツテリ２５に結合され、第１の所定電圧Ｂ＋
より高い第２の所定電圧Ｂ＋＋で出力電力を与
え、出力電流レベルは制御電流の大きさと直接関
連した、電流応答電力制御手段３０，３２と、 電流制御手段３０，３２に結合され、２つの出
力電流レベルのうちの低い方のレベルを設定する
のに十分な制御電流を供給する第１の電流可能化
手段２８Ｌと、 電流応答電力制御手段３０，３２に結合され、
２つの出力電流レベルのうちの高い方のレベルを
設定する追加制御電流値を供給する第２の電流可
能化手段２８Ｈと、 変換器の要求する出力電流レベルを示す入力信
号５２を受信し、その入力信号に応答して何れか
の電流可能化手段を選択的に動作させるスイツチ
ング手段とを含む、 ２つの出力電流レベルで電力を供給するデユア
ルモードDC／DC変換器としての構成を有するも
のであり、或いはまた、 前記電流制御手段３０，３２は、スイツチング
トランジスタ３０を含み、前記第１の電流可能化
手段２８Ｌは、そのトランジスタ３０を飽和さ
せ、スイツチング機能を可能化するのに十分なだ
けの電流を供給するデユアルモードDC／DC変換
器としての構成を有するものであり、或いはま
た、 前記スイツチングトランジスタ３０は前記入力
信号の所定レベルを受信すると作動するデユアル
モードDC／DC変換器としての構成を有するもの
である。更にまた、 第１の所定電圧Ｂ＋を供給できる限定容量バツ
テリ２５と、 バツテリ２５に結合され、第１の所定電圧Ｂ＋
よりも高い第２の所定電圧Ｂ＋＋でマイクロプロ
セツサ１４に出力電力を供給する電流制御手段３
０，３２と、 電流制御手段３０，３２に結合され、前記電流
要求レベルのうちの低い方のレベルに対し十分な
電流を供給する第１の電流可能化手段２８Ｌと、 電流制御手段３０，３２に結合され、前記２つ
の電流要求レベルのうちの高い方のレベルに対し
追加の電流値を供給する第２の電流可能化手段２
８Ｈと、 マイクロプロセツサの電力モードを示すマイク
ロプロセツサ１４からの入力信号を受信し、その
入力信号に応答して第２の電流可能化手段２８Ｈ
を選択的に使用可能にする第２の電流可能化手段
２８Ｈに結合され、それにより変換器の電力状態
のうちの高い方の状態が設定され、マイクロプロ
セツサ１４の電流要求レベルのうちの高い方のレ
ベルを供給する入力回路手段５２とを含む、 ２つの電流要求レベルを有するデユアル電力モ
ードマイクロプロセツサを具える通信装置に用い
るデユアルモードDC／DC変換器としての構成を
有するものであり、或いはまた、 前記限定容量バツテリ２５は１個のセルバツテ
リであるデユアルモードDC／DC変換器としての
構成を有するものであり、或いはまた、 前記電流制御手段３０，３２は、スイツチング
トランジスタ３０を含み、前記第１の電流可能化
手段２８Ｌが該スイツチングトランジスタ３０を
飽和させ、スイツチング機能を可能化するのに十
分なだけの電流を供給するデユアルモードDC／
DC変換器としての構成を有するものであり、或
いはまた、 前記スイツチングトランジスタ３０は前記入力
信号の所定レベルを受信すると作動するデユアル
モードDC／DC変換器としての構成を有するもの
である。
【図面の簡単な説明】
第１図は、個人用通信受信機内において本発
明のデユアルモードDC／DC変換器を適用した構
成を図示したブロツク図である。
第２図は、本発明のデユアルモードDC／DC変
換器を図示したブロツク図である。
第３図は、第２図のコイル駆動ブロツク部分の
模式的電気回路図である。
第４図Ａ乃至第４図Ｆは、第３図の模式的電気
回路図に関連した各部の動作波形図である。
第５図は、スイツチングトランジスタのコレク
タ電流に対する飽和電圧特性に関連した曲線群で
ある。
第６図は、第２図の誤差増幅器部分の模式的電
気回路図である。
第７図は、第２図のランプ発生器部分の模式的
電気回路図である。
第８図は、第２図の比較器（コンパレータ）部
分の模式的電気回路図である。
〔発明の概要〕
本発明のDC／DC変換器は、関連した電子デバ
イスの電力要求（demand）に応じて２つの出力
電流レベル状態のうちの何れかにおいて最大効率
にて動作し、それにより浪費した電流を最小にす
る。変換器は、１セルバツテリにより動作できる
ように設計され、特に、集積回路で実現するのに
適している。
〔好ましい実施例の詳細説明〕
第１図は本発明を適用したページング受信機の
機能図である。具体的には、通信用受信機１０
は、マイクロプロセツサ１４および固定メモリ１
６とからなる選択的信号デコーダ１２に結合され
ている。デコーダ１２は更に表示トランスジユー
サ１８、DC／DC変換器、コードメモリ２２およ
びデツドマンタイマ２４と相互接続されている。
受信機１０、DC／DC変換器２０およびデツド
マンタイマ２４はバツテリ２６に直接的に接続さ
れ、このバツテリ２６はこれらのブロツクの動作
に電力を供給し、DC／DC変換器２０のためのエ
ネルギー源となる。DC／DC変換器２０は、マイ
クロプロセツサおよびコードメモリ２２の動作に
必要な電力レベルを発生させる。
動作状態においては、通信用受信機１０は通信
チヤネル上を通じて伝送されてきた信号を再生
（recover）させ、マイクロプロセツサ１４を含む
デコーダ１２にその信号を供給する。マイクロプ
ロセツサは、再生された信号がコードメモリ２２
内に記憶された１つ又はそれ以上の信号パターン
のうちの１つに等しいデータパターンを含むかど
うかを決定することによつて、その回復された信
号をデコーダする。もしもパターン整合が検出さ
れると、マイクロプロセツサは表示トランスジユ
ーサ１８を起動させ、しかも適当な警報信号を発
生させて使用者にページング信号が受信されたこ
とを知らせる。
バツテリ２６からの消費を最小限にするため、
マイクロプロセツサは２つの動作モード、即ちマ
イクロプロセツサが実時間（リアルタイム）で信
号をデコーダすることができる高電力消費の完全
動作モードと、マイクロプロセツサが高電力消費
状態への次の遷移までの間隔を計時するだけの低
減化された電力消費の低減化計算能力モード
（reduced computational ability mode）で動作
する。マイクロプロセツサの電力節約２重（デユ
アル）モード動作を十分に利用するため、DC／
DC変換器２０による電源はまたマイクロプロセ
ツサの２つのモードに対応する２つの動作状態を
有する。即ち、変換器２０は、その高電力消費モ
ードでデコーダを動作させるために必要な電力を
供給できる高出力状態と、その低電力消費モード
でデコーダを動作させるために必要な電力を供給
できる低出力状態とを有する。
従つて、DC／DC変換器２０は、その低電力出
力状態においては最大効率でもつて極めて低減化
された電力レベルを供給できるように調節されて
いる。変換器がその低出力状態にある場合には、
変換器はマイクロプロセツサの完全動作モードを
維持することはできない。
システムの正常動作期間中には、マイクロプロ
セツサはDC／DC変換器２０の動作を制御し、し
かも変換器の電力要求に応じてその出力状態を切
換えている。デツドマンタイマ２４からの制御入
力もまた変換器２０に接続され、しかもこの信号
径路（パス）は、もししマイクロプロセツサがプ
ログラム実行故障を経験し再初期状態設定を必要
とする場合には変換器を高出力状態にする。
第２図は本発明の基本的な構成要素を示し、第
１図において２０と表示するDC／DC変換器ブロ
ツクに対する詳細図である。第２図は２つの異な
る負荷電流要求レベルで正常に動作する電子装置
の一部分を形成可能であるが、特に電池１個だけ
を必要としエネルギーを節約しなければならない
個人用ページヤのような小形装置とともに使用す
るのに適合している。第２図において、破線で囲
まれたコイル駆動回路２４は、スイツチングトラ
ンジスタ３０のベースに接続された高電流および
低電流電源回路２８Ｈおよび２８Ｌを含む。トラ
ンジスタ３０のエミツタは接地されており、その
コレクタはＢ＋電源端子３４によつて駆動される
べきコイル３２をイネーブルにするためにコイル
３２に対して接続されている。ここでＢ＋電源は
1.3Vのバツテリセルであつてもよい。コイル駆
動回路２４もまたダイオード３５のアノードに結
合されている。Ｂ＋＋出力端子３６はダイオード
３５のカソードおよび負荷回路（図示されていな
い）に接続されている。Ｂ＋＋出力端子３６にお
ける出力電圧は、Ｂ＋電圧の必要とされる倍数と
なる。キヤパシタ３８はＢ＋＋電源３６と接地と
の間に接続され、フイルタリング機能を与えるの
を助ける。Ｂ＋＋電源はまた直列抵抗４０および
４２を含む分圧器回路（divider circuit）に結合
されている。抵抗４０および４２の間の相互接続
点で分圧された電圧（divided down voltage）
は、誤差（error）増幅器４４の負の入力に結合
される。基準電圧源４６は誤差増幅器４４の正の
入力端子に接続されている。誤差増幅器４４は分
圧された電圧と基準電圧源４６からの基準電圧と
を比較し、その差を増幅し、この誤差電圧を比較
器４８の正の入力端子に結合する。基準電圧４６
が変化すると、Ｂ＋＋電圧を一定の範囲内で変化
させることは明らかであろう。ランプ発生器５０
は比較器４８の負の入力端子に接続されている。
ランプ発生器５０は、後述するように所定の周波
数でのこぎり波信号を発生する。比較器４８は、
増幅器４４からの誤差信号によつて決定されるラ
ンプ波形又はのこぎり波信号上の或る点でスイツ
チされる。
比較器４８の出力は端子４９を介してコイル駆
動回路２４に結合されており、この出力は出力電
圧が所望の出力レベルにいかに近く整合している
かによつてそのパルス幅が決定されるパルス幅変
調（PWM）信号である。コイル駆動回路２４に
はまた状態選択入力端子５２からの状態選択信号
が結合される。この信号は高電流電源回路２８Ｈ
を選択的に起動させて、関連した電子デバイスの
動作モードに応答して、コイル３２を駆動するの
に利用できる電流の大きさを制御し、従つて
DC／DC変換器２０の電力状態を制御する。
端子５２におけるモード選択信号は２値レベル
即ちバイナリー信号となる。“高”即ち“１”レ
ベル信号は、DC／DC変換器は高電力状態を確立
して比較的高レベルの出力電流を与える必要があ
ることを示し、“低”即ち“０”レベルは、変換
器からかなり少ない電流しか必要としない、従つ
て変換器２０の低電力状態が確立されることを示
している。特定の適用例について２つ以上の異な
つた電流レベルが必要とされる場合には、本発明
の範囲内にとどまりながらいかなる数の対応する
レベルをも与えるように本発明を拡張しうること
は明らかであろう。
上述したように、本発明の１つの適用例におい
ては、本発明を用いたデバイスは個人用ページヤ
であることが好ましく、或る時間的間隔の約1/15
は完全に動作し、その時間的間隔の14/15はスタ
ンドバイモードになければならないマイクロプロ
セツサを含む。一方全電力モード（full power
mode）の期間中には、装置内のマイクロプロセ
ツサは、特定のコードに対する受信信号を検査す
る。このコードは例えばその装置に対するメツセ
ージが到来しつつあるということを装置に警告す
る場合がある。もしそのようなコードが検知され
ると、その装置は或る所定の時間の間十分に電力
を供給されたままになつている。しかしながら、
コードが受信されるまでは、マイクロプロセツサ
は１：14の比率で全電力モードと待時モードとの
循環パターンを継続する。スタンドバイモードに
おいては、マイクロプロセツサは単に時間パルス
をカウントするにすぎないであろう。モードが変
わる度毎に、マイクロプロセツサは適当な１又は
０信号をDC／DC変換器２０へ送るので、適当な
電力が利用できるようになる。電子装置は時間の
内の14/15は低電力モードを確立することによつ
て再びエネルギーを節約するようになる点に注目
すべきである。
また、モードに関係のない１つの適用例におい
ては、マイクロプロセツサはデツドマンタイマに
規則的なパルスを送り、各パルスはマイクロプロ
セツサが正常に機能していて正確なソフトウエア
の実行が行われていることを表示していることを
示す。もしもパルス遷移が検出されなかつたり、
又は遅延されたりすると、デツドマンタイマはマ
イクロプロセツサを再び初期状態にし、同時に信
号を与えて、マイクロプロセツサの完全動作に必
要とされるDC／DC変換器２０の高電流状態の確
立を確保する。
このデツドマンタイマの更に詳しい資料につい
ては、本発明の譲渡人に譲渡されここに参考のた
め述べてある、ウオルター・エル・デイビスら
（Walter L.Davis et al）に対して発行された
“デユアルデツドマンタイマ回路”と題する同時
に出願され同時係属中の1980年10月１日付米国出
願第172772号明細書を参照するとよい。このよう
に、状態制御入力５２における信号はマイクロプ
ロセツサから直接にくることもあり、或いは特定
の適用例ではデツドマンタイマからくることもあ
る。本発明の諸目的にとつては、状態選択入力端
子５２における信号が信号源とは関係なくDC／
DC変換器２０の所望の動作状態を示すことだけ
が必要である。上述した好ましい実施例における
この利用方法は特に重要である。という訳は、マ
イクロプロセツサ自体が直接的又は間接的にそれ
自身の電源を制御するからである。
第３図の模式的電気回路図では、比較器４８の
出力は端子４９を介してトランジスタＱ１のベー
スに結合されている。これはモード幅変調
（PWM）信号であり、Ｂ＋＋電圧を所望のレベ
ルに保つ、即ち調整機能を行う制御信号であるこ
とが想起されるであろう。PWM信号が低である
場合には、Ｑ１出力は高となり、抵抗５３および
５４を介してトランジスタＱ２によつて形成され
る電流源からの電流はトランジスタＱ３およびＱ
６をスイツチオンする。トランジスタＱ６が動作
状態になると、それはトランジスタＱ５によつて
形成される電流源によつて与えられる電流のすべ
てをシンク（sink）（吸収）する。PWM信号が
高である場合には、Ｑ１の出力は低となり、Ｑ６
およびＱ３はしや断される。Ｑ６が導通していな
い場合には、トランジスタＱ５を含む電流源によ
つて与えられる電流は、トランジスタＱ７および
Ｑ８によつて形成される電流ミラー対（current
mirror pair）へ分流される。この電流ミラーは
基準電流を２倍にし、その後トランジスタＱ８は
トランジスタＱ９のベースからのこの乗算された
電流源をシンク（sink）（吸収）する。トランジ
スタＱ９およびＱ１０もまた２倍より大きい増倍
係数を有する電流ミラーを形成する。トランジス
タＱ９は非線型（non−linear）増幅器を形成す
るので、正確な増倍係数は導通される電流源によ
つて依存している。電流ミラーＱ９およびＱ１０
によつて発生された増幅電流はトランジスタＱ４
のベースに送られ、このトランジスタは導通する
とインダクタ（コイル）３２に電流の流れを生じ
させる。従つて、PWM信号が高であるとトラン
ジスタＱ４は導通し、PWM信号が低であるとト
ランジスタＱ４はしや断される。
上述したように、PWM信号が高になるとトラ
ンジスタＱ１，Ｑ７，Ｑ８，Ｑ９およびＱ１０を
起動させて、スイツチングトランジスタＱ４に駆
動電流を与える。トランジスタＱ１０が導通して
いる時にはトランジスタＱ３はオフとなる。
PWM信号が低になると、トランジスタＱ１，
Ｑ７，Ｑ８，Ｑ９およびＱ１０はターンオフし、
従つてトランジスタＱ３はターンオンする。トラ
ンジスタＱ３が導通すると、Ｑ３はスイツチング
トランジスタＱ４からすべての利用可能な電流を
引き出し、そこでＱ４をしや断し、Ｑ４の急速な
スイツチングを保証する。トランジスタＱ４は第
２図のトランジスタ３０と同一であるべきであ
る。
トランジスタＱ４が導通すると、インダクタ
（コイル）３２内に電流の流れが確立される。ト
ランジスタＱ４がしや断されると、瞬時には変化
できないインダクタ内の電流は出力ダイオード３
５を介して負荷キヤパシタ３８へ分流される。コ
イル電流はこの期間中に変化しつつあるので、コ
イル両端において電圧上昇が生じ、これは供給電
圧よりもかなり高い。
高電流状態においては、状態選択入力端子５２
における高電流入力は、トランジスタＱ１３およ
びそのエミツタと直列になつている抵抗からなる
電流源によつて供給される電流が、トランジスタ
Ｑ１１およびＱ１２によつて形成される電流ミラ
ーを通つて流れることを可能にする。この電流ミ
ラーはこの電流源を２倍に増幅し、電流ミラーＱ
１４のベースからの乗算された電流をシンク
（sink）（吸収）する。この電流ミラーはこの電流
源を３倍に増幅し、しかも増幅した電流をトラン
ジスタＱ７のベースに供給する。この電流は
DC／DC変換器２０の低電流状態において存在す
る電流に加算される。
好ましい実施例においては、電流源用のトラン
ジスタＱ２およびＱ５は約4μAを供給する。電流
源用のトランジスタＱ１３は約2μAを供給する。
従つて、トランジスタＱ８のコレクタ電流は低電
流状態では約8μAとなり、高電流状態では8μA＋
24μAとなる。トランジスタＱ９は非線増脱幅器
でありトランジスタＱ１０は更に電流値を２倍に
するので、トランジスタＱ４に供給されるベース
電流は高電流状態では約250μAとなり、マイクロ
プロセツサなどの関連回路の全電力動作を与える
のに充分である。この値は低電流状態において発
生されるベース電流の約16μAと比較されるべき
である。
高電流状態においては、電流ミラー用のトラン
ジスタＱ１４はトランジスタＱ７のベースに連続
した電流を供給し、次に今度はこの電流は、トラ
ンジスタＱ７，Ｑ８，Ｑ９およびＱ１０が完全に
スイツチオフするのを防止する。低電流状態では
トランジスタＱ７，Ｑ８，Ｑ９およびＱ１０は完
全にスイツチオフする。PWM信号で駆動される
トランジスタＱ３はベース電流をシンク（sink）
（吸収）するか、又はベース電流をトランジスタ
Ｑ４のベース内へ流入させる。コイル駆動回路２
４の動作については更に後述する。コイル３２、
ダイオード３５およびキヤパシタ３８は、1Cチ
ツプ上に集積化されないこれらの部品を区別する
ため、破線によつて固有の区画（natural
partition）として回路の残りの部分から分離さ
れている。
第４図においては、高電流状態および低電流状
態の両方に対応する多数の波形が図示されてい
る。この図からはスケールは省略されている。バ
イアス電流（波形Ａ）がトランジスタＱ４のベー
スに流入している限りは、コイル３２内の電流
（波形Ｂ）は増大する。トランジスタＱ４がしや
断されると、トランジスタＱ４のコレクタ電圧
（波形Ｅ）はＢ＋＋より上まで上昇し、コイル電
流はダイオード３５（波形Ｃ）を通つて流れてコ
ンデンサ３８を充電させる。コレクタ電流（波形
Ｄ）およびダイオード電流（波形Ｃ）はコイル電
流（波形Ｂ）に本質的に等しい。電流がダイオー
ド内を流れている間は、トランジスタＱ４のコレ
クタ電圧（波形Ｅ）は約（Ｂ＋＋）＋Vdにとどま
つている。ここで、Vdはダイオード３５が導通
している時のそのダイオード両端における電圧降
下である。コイル３２の両端の電圧（波形Ｆ）
は、ダイオード３５が導通している間は（Ｂ＋
＋）−（Ｂ＋）＋Vdに等しく、ついでトランジスタ
Ｑ４が導通し始めるとVsat−（Ｂ＋）に低下する。
低電流モードにおいては、はるかに弱い電流（波
形A′）がより短いパルスに対してトランジスタ
Ｑ４のベースに供給され、従つてコイル電流（波
形B′）は波形Ｂにおけるほど高くなることはで
きない。
第５図はVcpll／icpll曲線群をグラフで示したも
のである。第４図の波形A′の低いレベルの電流
パルスはより小さな電流消費でトランジスタＱ４
の効率的な動作を可能にする。即ち、第５図にお
いてベース電流ibＡはコレクタ電流目盛のレベル
Ａまでは飽和電流線（SAT.）に沿つての動作を
可能にするが、レベルＢではコレクタ電流を支援
しない。第４図の波形Ａのより高いレベルの電流
パルスはより大きな電流消費でトランジスタＱ４
の効率的な動作を可能にし、第５図においてibＢ
のベース電流はicがレベルＢまで上昇することを
可能にする。実際の実施例では、２つの電流レベ
ルＡおよびＢはそれぞれ約25μAと500μAとする
ことができる。コイル３２の電流をスイツチする
ためには、トランジスタＱ４はその両端で僅かな
電圧低下をもつ必要がある。しかし、トランジス
タＱ４を飽和するのに必要な電流だけを印加すべ
きであつて、さもないと効率が失われることにな
る。
第６図は誤差増幅器４４の模式的電気回路図で
あり、分圧されたＢ＋＋電圧はトランジスタＱ１
５に結合され、基準電圧４６はトランジスタＱ１
６に結合され、トランジスタＱ１５とＱ１６は差
動増幅器を形成している。トランジスタＱ１７お
よびＱ１８はその誤差増幅器用のミラー構成の電
流源を形成し、トランジスタＱ１９はトランジス
タＱ２０に結合されている電流ミラーであり、こ
のトランジスタＱ２０は10の増倍係数を与える。
トランジスタＱ２１およびＱ２２は出力増幅器を
形成し、電流源５６は小さな一定電流を誤差増幅
器出力に加算し、次にこの出力は端子５８を介し
て比較器４８に結合されている。この電流源５６
はトランジスタＱ１３によつて形成された電流源
の１部であつてもよい。電流源５６の機能は非常
に小さな電流を誤差増幅器４４の出力に与えるこ
とである。これによつて、誤差増幅器の出力がト
ランジスタＱ３１のランプ波信号（ramp
signal）の最低電圧Vsat以下には決して下らない
ことが保証されるので、少なくとも最小デユーテ
イーサイクルのPWM信号は常に比較器４８の出
力に現われる。これは、システムが零エネルギー
状態から最初にパワーアツプ（power up）する
場合に動作を保証（確保）するのに必要である。
誤差増幅器４４の出力はＢ＋＋電圧と固定基準電
圧との間の差を表わし、Ｂ＋＋電圧を基準電圧に
維持するのに用いられる。
第７図は電流源６４を有するランプ波発生器
（ramp generator）５０の模式的電気回路図であ
り、この電流源６４は、トランジスタＱ２７がタ
ーンオンし、トランジスタＱ２８がターンオン
し、トランジスタＱ２９がターンオンし、トラン
ジスタＱ３０がターンオフし、トランジスタＱ３
１がターンオンするまでキヤパシタ６６を充電す
る。トランジスタＱ３１がターンオンすると、キ
ヤパシタ６６に戻つて結合されるトランジスタＱ
３１の出力はそのキヤパシタを放電させ、トラン
ジスタＱ２７をターンオフする。従つて、キヤパ
シタ６６は一定電流で充電されるので、ランプ発
生器５０の出力は急勾配のしや断（steep cut−
off）をもつ一定周波数ランプ信号（constant
frequency ramp signal）であり、比較器の
PWM出力もまた同じ固定周波数にある。
第８図は比較器４８の模式的電気回路図であ
り、誤差増幅器４４の出力は端子５８、即ちトラ
ンジスタＱ２３のベースに結合されている。端子
６０はランプ波発生器５０のランプ波信号をトラ
ンジスタＱ２４のベースに結合させる。トランジ
スタＱ２３およびＱ２４は、電流源６２によつて
給電される差動増幅器を形成し、トランジスタＱ
２５およびＱ２６は電流ミラーを形成している。
従つて、比較器４８の出力はランプ波出力信号の
周波数のパルスであり、そのパルス幅は誤差増幅
器出力信号により決定される。
電流増倍を広く用いる場合、上述の回路は小さ
いチツプ面積上に集積回路として実施するのに特
に好適であることが模式的電気回路図から認めら
れる。これらの電気回路は１個のセルの電池のＢ
＋電圧で動作し、低電流動作状態でも性能が劣化
しないという点にも注目すべきである。１つの実
施例では、ランプ波発生器５０、比較器４８およ
び誤差増幅器４４の総電流必要量は僅か44μAに
すぎない。本発明の回路による効率の全体的向上
は40％にも達することがある。
２つの異なる電流レベル状態において最高効率
で動作するデユアルモードDC／DC変換器を上記
に図示し説明した。電流状態は関連した装置の動
作モードに応答して外部から制御され、また装置
の１つ又はそれ以上の部分によつて制御すること
もできる。図示した特定の実施例以外の多数の変
形が可能であることは明らかであり、そのような
変形はすべて添付した請求の範囲の精神および展
望の範囲の中にあるものとして含めることを意図
している。
JP56503034A 1980-10-01 1981-08-31 Expired - Lifetime JPH0546190B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/192,778 US4355277A (en) 1980-10-01 1980-10-01 Dual mode DC/DC converter

Publications (2)

Publication Number Publication Date
JPS57501659A JPS57501659A (ja) 1982-09-09
JPH0546190B2 true JPH0546190B2 (ja) 1993-07-13

Family

ID=22711012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56503034A Expired - Lifetime JPH0546190B2 (ja) 1980-10-01 1981-08-31

Country Status (11)

Country Link
US (1) US4355277A (ja)
EP (1) EP0060850B1 (ja)
JP (1) JPH0546190B2 (ja)
AU (1) AU547738B2 (ja)
BR (1) BR8108826A (ja)
CA (1) CA1172314A (ja)
IT (1) IT1172203B (ja)
MX (1) MX152972A (ja)
SG (1) SG86488G (ja)
WO (1) WO1982001288A1 (ja)
ZA (1) ZA815970B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123424A (en) * 1981-01-26 1982-07-31 Toko Inc Dc power supply device
DE3110685A1 (de) 1981-03-19 1982-09-30 Robert Bosch Gmbh, 7000 Stuttgart "einrichtung zum erzeugen bestimmter elektrischer spannungswerte fuer in verbindung mit einer brennkraftmaschine vorhandene verbraucher"
DE3128116A1 (de) * 1981-07-16 1983-02-03 Robert Bosch Gmbh, 7000 Stuttgart Kurzschlussfeste ansteuerschaltungsanordnung fuer einen elektrischen verbraucher
US4521726A (en) * 1981-11-17 1985-06-04 Motorola, Inc. Control circuitry for a pulse-width-modulated switching power supply
US4453206A (en) * 1981-12-14 1984-06-05 Voight William C Switching-mode power supply regulator
US4438485A (en) 1981-12-21 1984-03-20 Voigt William C Efficiency switching-mode power supply
US4430608A (en) 1981-12-22 1984-02-07 Hughes Aircraft Company Base drive circuit
US4459539A (en) * 1982-07-12 1984-07-10 Hewlett-Packard Company Charge transfer constant volt-second regulator
US4437146A (en) 1982-08-09 1984-03-13 Pacific Electro Dynamics, Inc. Boost power supply having power factor correction circuit
US4476429A (en) * 1982-08-27 1984-10-09 Motorola, Inc. High voltage bubble memory pulse generator output stage
US4461989A (en) * 1982-08-27 1984-07-24 Motorola, Inc. Voltage sense circuit for a bubble memory voltage booster
GB8316352D0 (en) * 1983-06-16 1983-07-20 Motorola Inc Dc-dc converter
JPS6066504A (ja) * 1983-09-22 1985-04-16 Oki Electric Ind Co Ltd 半導体集積回路
JPS6132785U (ja) * 1984-07-27 1986-02-27 ティーディーケイ株式会社 積層混成集積形ｄｃ／ｄｃコンバ−タ
US4648015A (en) * 1984-10-04 1987-03-03 Motorola, Inc. Filter capacitor discharge circuit for a DC-DC converter
US4606076A (en) * 1985-01-07 1986-08-12 Motorola, Inc. Communication receiver system having a voltage converter with an operating frequency below the receiver IF
US4634956A (en) 1985-01-10 1987-01-06 Motorola, Inc. DC to DC converter
US4677366A (en) * 1986-05-12 1987-06-30 Pioneer Research, Inc. Unity power factor power supply
US4823070A (en) 1986-11-18 1989-04-18 Linear Technology Corporation Switching voltage regulator circuit
JPS63138881U (ja) * 1987-02-27 1988-09-13
US4814684A (en) * 1987-09-30 1989-03-21 Trw Inc. Apparatus for extending the Vout/Vin ratio of a DC-to-DC converter
US4837495A (en) * 1987-10-13 1989-06-06 Astec U.S.A. (Hk) Limited Current mode converter with controlled slope compensation
US5028861A (en) * 1989-05-24 1991-07-02 Motorola, Inc. Strobed DC-DC converter with current regulation
US5021679A (en) * 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5177430A (en) * 1990-04-19 1993-01-05 Moshe Mohel Circuit for securing a power supply
DE4034571A1 (de) * 1990-10-31 1992-05-07 Vdo Schindling Als baustein ausgebildete schaltungsanordnung mit mindestens einem halbleiterschalter zum schalten einer last
US5594323A (en) * 1991-02-21 1997-01-14 Siemens Aktiengesellschaft Control process for a voltage transformer with a wide input voltage range and the application of such a process
US5428492A (en) * 1992-08-14 1995-06-27 Harris Corporation Current driver having voltage transition failure-based short circuit protection circuit
US5396412A (en) * 1992-08-27 1995-03-07 Alliedsignal Inc. Synchronous rectification and adjustment of regulator output voltage
JP2780167B2 (ja) * 1993-01-22 1998-07-30 東光株式会社 Ａｃ−ｄｃコンバータ
US5359276A (en) * 1993-05-12 1994-10-25 Unitrode Corporation Automatic gain selection for high power factor
US5545970A (en) * 1994-08-01 1996-08-13 Motorola, Inc. Voltage regulator circuit having adaptive loop gain
DE19522956C2 (de) * 1995-06-23 1997-07-17 Siemens Ag Umrichter
JPH09266666A (ja) * 1996-03-28 1997-10-07 Rohm Co Ltd 昇圧回路とその制御回路
US5751565A (en) * 1996-09-04 1998-05-12 Compaq Computer Corporation Controlling pulse skip modulation in power conversion
US6417653B1 (en) * 1997-04-30 2002-07-09 Intel Corporation DC-to-DC converter
US6175272B1 (en) 1997-12-19 2001-01-16 Nikon Corporation Pulse—width modulation system
US6052790A (en) * 1998-01-27 2000-04-18 Dell Usa, L.P. Computer system with improved DC to DC power conversion employing capacitive energy storage reservoirs
US6166548A (en) * 1998-09-24 2000-12-26 Timex Corporation Method of detecting battery capacity in a zinc-air battery
JP3726584B2 (ja) * 1999-09-16 2005-12-14 セイコーエプソン株式会社 電源回路および電気光学装置
JP2001282164A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd 表示装置用駆動装置
US6469478B1 (en) * 2001-04-23 2002-10-22 Artesyn Technologies, Inc. Multiple output power supply including one regulated converter and at least one semi-regulated converter
DE10303435A1 (de) * 2003-01-29 2004-10-14 Infineon Technologies Ag Verfahren zum Ansteuern eines Halbleiterschalters in einem Schaltwandler und Schaltwandler
JP2006042477A (ja) * 2004-07-26 2006-02-09 Smk Corp 波形整形回路
US20060133115A1 (en) * 2004-12-22 2006-06-22 Phadke Vijay G Adaptive blanking of transformer primary-side feedback winding signals
US8044536B2 (en) * 2007-10-10 2011-10-25 Ams Research Corporation Powering devices having low and high voltage circuits
JP5095504B2 (ja) * 2008-05-29 2012-12-12 セイコーインスツル株式会社 ボルテージレギュレータ
JP2010088218A (ja) 2008-09-30 2010-04-15 Ricoh Co Ltd Ｄｃ／ｄｃコンバータ
US11411500B2 (en) * 2019-11-12 2022-08-09 Infineon Technologies Austria Ag Voltage feedback continuity failure detection in voltage regulators
DE102021105276B4 (de) * 2021-03-04 2023-02-23 Autoliv Development Ab Gurtaufroller-Einheit und Fahrzeug mit einer solchen Gurtaufroller-Einheit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579090A (en) * 1969-05-08 1971-05-18 Bell Telephone Labor Inc Switching regulator with rapid switching drive
US3636381A (en) * 1971-02-16 1972-01-18 Gte Sylvania Inc Transistorized load control circuit comprising high- and low-parallel voltage sources
US4030015A (en) * 1975-10-20 1977-06-14 International Business Machines Corporation Pulse width modulated voltage regulator-converter/power converter having push-push regulator-converter means
US4155112A (en) * 1977-06-06 1979-05-15 Motorola, Inc. Power supply circuitry

Also Published As

Publication number Publication date
AU547738B2 (en) 1985-10-31
IT8149399A1 (it) 1983-03-30
MX152972A (es) 1986-07-10
ZA815970B (en) 1982-10-27
CA1172314A (en) 1984-08-07
US4355277A (en) 1982-10-19
IT8149399A0 (it) 1981-09-30
BR8108826A (pt) 1982-08-24
EP0060850A1 (en) 1982-09-29
EP0060850A4 (en) 1983-12-01
EP0060850B1 (en) 1986-10-15
WO1982001288A1 (en) 1982-04-15
JPS57501659A (ja) 1982-09-09
IT1172203B (it) 1987-06-18
SG86488G (en) 1989-06-16
AU7586281A (en) 1982-04-28

Similar Documents

Publication Publication Date Title
JPH0546190B2 (ja)
KR930005341B1 (ko) Dc-dc 변환기
US6815935B2 (en) Power supply
US5387820A (en) Power supply circuit
US6160490A (en) Apparatus for improving the battery life of a selective call receiver
WO1999053595A1 (en) Integrated power management module
JPH04211528A (ja) 無線選択呼出受信機
US4155112A (en) Power supply circuitry
KR0171857B1 (ko) 전원 공급 제어 회로 및 방법
JP3260631B2 (ja) 周期的にａ／ｄ変換を行うａ／ｄコンバータ回路
EP0536745B1 (en) Power supply controller and frequency synthesizer using the same
US4591807A (en) Low power, low voltage oscillator
JP3952214B2 (ja) バッテリ寿命を延ばす電子装置
JPS5995735A (ja) バツテリ−セ−ビング方式
HK17389A (en) Dual mode dc/dc converter
JP3787471B2 (ja) 無線検針装置
US6930540B2 (en) Integrated circuit with voltage divider and buffered capacitor
US6518834B2 (en) Circuit and method for reducing leakage current within an electronic system
JP2959535B2 (ja) 間欠制御受信回路
JP2003108244A (ja) 電子機器
JPH05207654A (ja) 電源制御回路及びこれを用いた周波数シンセサイザ
JPH065983B2 (ja) 電源制御回路
JPH07334256A (ja) 電源回路
JPH10293339A (ja) カメラ用電源回路
JPH09230972A (ja) ディジタル信号入力回路