JPH0546905A - 多セグメント記録磁気記録再生装置 - Google Patents

Abstract

(57)【要約】 【構成】 ＶＣＯ９からの書き込みクロックを示す比較
信号と水平同期信号とを比較する位相比較器１を設け
る。多セグメントに記録された映像信号を切り換え信号
を用いて繋ぐ際に、切り換え時から次の水平同期信号先
端部までの間、位相比較器１に入力される比較信号を所
定の一定信号に切り換える比較信号切り替えスイッチ６
を設ける。 【効果】 従来は、セグメント間のスキューの影響によ
って水平同期信号が大きく変動し、その水平同期信号と
比較信号との同期を図るために、切り換え後に多くのオ
ーバーラップ量をセグメント間に必要としていたが、上
記構成は、セグメント間のスキューの影響が回避され
て、切り換え後に水平同期信号と比較信号との同期を迅
速化できることにより、オーバーラップ量を従来より小
さくでき、よって、映像信号の記録効率を向上させるこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ハイビジョン用の磁気
記録再生装置（以下、ＶＴＲという）のような広帯域の
映像信号を複数のセグメントに分割して記録し、それら
セグメントを再生して再合成する際の時間軸補正回路を
有する多セグメント記録ＶＴＲに関するものである。

【０００２】

【従来の技術】従来より、多セグメント記録ＶＴＲにお
いては、図３に示すように、第１セグメントに対し第２
セグメントを時間ｔ（10〜20Ｈ、Ｈは一水平走査期間を
示す）だけ遅らせて、第１セグメントと第２セグメント
とを継ぐヘッドスイッチングパルス直後の時間ｔ（10〜
20Ｈ）内に、ヘッドスイッチングパルス直前と同一の内
容を記録しておくというオーバーラップを画面中央部に
設けて記録している。

【０００３】そのようなオーバーラップを設けることに
よって、そのオーバーラップ内でＰＬＬ（Phase Locked
Loop ）回路を引き込み、最終的に映像信号として出力
する際に、スキューを含むヘッドスイッチングパルス直
後の部分を切り捨てるという処理をして各セグメントの
映像信号をうまく継ぐ処理を行っていた。

【０００４】なお、第２セグメントの終わりの部分で
は、オーバーラップの量だけ映像信号が欠落してしまう
が、この部分は映像信号の垂直ブランキング部分に相当
するために問題とならない。また、オーバーラップ量に
ついては、使用するＰＰＬ回路の引き込み能力に応じて
決められている。

【０００５】次に、図４に従来用いられてきたＰＬＬ回
路のブロック図を、図５にそのタイミングチャートを示
し、上記従来例の動作を説明する。まず、基準信号とは
映像信号から分離される水平同期の基準信号のことであ
る。そこで、基準信号と比較信号とが位相比較器２１に
入力されたとき、位相比較器２１は両者の立ち下がりエ
ッジの位相を比較し、基準信号に対し比較信号が進んで
いれば、負極の位相エラー出力を出力し、一方、比較信
号が遅れていれば正極の位相エラー出力を出力する。

【０００６】この位相エラー出力をＬＰＦ（Low Pass F
ilter）２２を通して高周波成分を取り除いた信号を制
御信号として発振器としてのＶＣＯ（Voltage Controll
ed Oscillator ）２３に出力する。このＶＣＯ２３は制
御信号の電圧に比例するように書き込みクロックとして
の発振周波数が変化する。

【０００７】この書き込みクロックは１／Ｎカウンタ２
４に入力され、ここでＮ分周された書き込みクロックが
比較信号として前記位相比較器２１に入力される。ただ
し、書き込みクロックの周波数は基準信号のＮ倍の周波
数と等しくなるように設定される。

【０００８】このとき、比較信号が基準信号より進んで
いるときには、位相エラー出力は負極となり、制御信号
も負となるためＶＣＯ２３の発生するクロックは周波数
が下がり比較信号の立ち下がりエッジを遅らせようとす
る。

【０００９】逆に、比較信号が基準信号より遅れている
時は位相エラー出力は正極となり、制御信号も正となる
ためＶＣＯ２３の発生するクロックは周波数が上がり比
較信号の立ち上がりエッジを進めようとする。このよう
にしてＶＣＯ２３の発生する書き込みクロックの周波数
を、基準信号と同期させようとするのがＰＬＬ回路であ
る。

【００１０】しかし、多セグメント記録ＶＴＲにおいて
は、第１セグメントと第２セグメントとは別トラックに
記録されており、これらをヘッドスイッチングパルスで
つないでいるため、そのつなぎの部分では映像信号の連
続性が乱れてしまい、そのつなぎ部分での１Ｈの周期が
長くなったり短くなったりしてしまう。また、これらは
温度によってドラムが膨張したり、テープが伸び縮みし
たりすることによっても大きくなったり小さくなったり
する。

【００１１】そのため、位相比較器２１に入力される基
準信号の位置が大きくずれてしまい、ＶＣＯ２３の発生
する書き込みクロックの周波数が乱されて、それが基準
信号と書き込みクロックとのずれであるスキューとな
り、ＰＬＬ回路が引き込んで安定する、つまり基準信号
と書き込みクロックとを同期させるまでに、時間にして
10〜20Ｈのオーバーラップを必要としている。

【００１２】このように多セグメント記録ＶＴＲでは、
上述したようにヘッドスイッチングの直後に、メカニカ
ルな要因によってスキュー現象が必ず生じることから、
そのようなスキュー現象による画像への悪影響を回避す
るため、前述したようにセグメント間にオーバーラップ
を設けている。

【００１３】

【発明が解決しようとする課題】ところが、オーバーラ
ップは最終的には切り捨てられる領域であるので、オー
バーラップの分だけ記録効率が悪くなるという問題を生
じており、また、オーバーラップのために映像信号を遅
らせなければならず、その分だけラインメモリ等の遅延
素子が必要になり、オーバーラップを長くすればするだ
け回路が高価なものとなるという問題も生じている。

【００１４】

【課題を解決するための手段】本発明の多セグメント記
録ＶＴＲは、以上の課題を解決するために、書き込みク
ロックを発生する発振器が設けられ、水平同期信号であ
る基準信号と、上記書き込みクロックを示す比較信号と
を比較して同期するように上記書き込みクロックを制御
する位相比較器が設けられている多セグメント記録磁気
記録再生装置において、各セグメントを繋ぎ合わせるた
めのヘッドスイッチング信号を検出するエッジ検出回路
と、そのエッジ検出回路からの信号に基づいてヘッドス
イッチング時から水平同期信号の検出時までの間、前記
比較信号を前記発振器からの信号から所定電位に切り変
える切り換え手段とが設けられていることを特徴として
いる。

【００１５】

【作用】上記の構成によれば、ヘッドスイッチング時か
ら次の水平同期信号までの間、前記比較信号を発振器か
らの信号から所定電位に切り変えるので、その間、位相
比較器では、スキュー補正動作である基準信号と発振器
からの比較信号との位相比較動作を停止している。

【００１６】ところで、従来は、ヘッドスイッチング時
における前後の各セグメント間の基準信号における水平
同期信号間の大きなずれによって、基準信号と書き込み
クロックを示す比較信号とを比較して同期するように上
記書き込みクロックを制御する位相比較器により書き込
みクロックが大きく変動していた。

【００１７】その上、従来は、各セグメント内において
はそれぞれの水平同期信号間隔に、セグメント間ほどの
大きなずれは生じないため、元の水平同期信号間隔に戻
ることによるゆり戻しによっても、書き込みクロックが
大きく変動していた。

【００１８】よって、従来は、ヘッドスイッチング後に
おける基準信号と比較信号との同期を図るために、セグ
メント間に多くのオーバーラップを必要としていた。

【００１９】しかしながら、上記構成はヘッドスイッチ
ング時における前後の各セグメント間の基準信号におけ
る水平同期信号間の大きなずれによる影響を回避するこ
とができることから、ヘッドスイッチング後における比
較信号と基準信号との同期にかかる時間が低減される。
したがって、上記構成では、従来必要であったオーバー
ラップを低減することができる。

【００２０】

【実施例】本発明の一実施例について図１および図２に
基づいて説明すれば、以下の通りである。多セグメント
記録ＶＴＲでは、所定間隔の負極性のパルスからなる水
平同期信号である基準信号ａが、図１に示すように、位
相比較器１に入力されると共にインバータ回路２に入力
される。

【００２１】一方、各トラックにセグメントとして分割
して記録された映像信号を繋ぎ合わせるための方形波で
あるヘッドスイッチングパルスｂはエッジ検出回路３に
入力され、各セグメントの繋ぎ目を示すエッジ部分のみ
が、“Ｈ”レベルとしてパルス化されてエッジ検出回路
３からエッジ検出回路出力ｃとして出力される。そのエ
ッジ検出回路出力ｃは第１フリップフロップ４のクロッ
ク（CK）入力端子に入力される。

【００２２】第１フリップフロップ４の正相出力（図
中、Ｑで表す）であるコントロールパルスｄは、第２フ
リップフロップ５のクリア(CLR）端子に入力されると共
に、比較信号切り替えスイッチ（切り換え手段）６のコ
ントロールパルスとなる。第２フリップフロップ５の逆
相出力（図中、バーＱで表す）は１／Ｎカウンタ７のク
リア端子に入力されると共に第１フリップフロップ４の
クリア端子にも入力される。

【００２３】第２フリップフロップ５は、コントロール
パルスｄが“Ｈ”、つまり、そのクリア端子の入力レベ
ルが“Ｈ”のときのみ活性化し、エッジ検出回路出力ｃ
が入力されて第１フリップフロップ４の正相出力が
“Ｈ”となるまでの間、コントロールパルスｄが“Ｌ”
であるので、第２フリップフロップ５の逆相出力は
“Ｈ”となっており、第１フリップフロップ４および１
／Ｎカウンタ７は活性化状態にある。

【００２４】第２フリップフロップ５のクロック端子に
はインバータ回路２を通って極性が反転した基準信号ａ
が入力され、また、第１フリップフロップ４および第２
フリップフロップ５のデータ入力（図中、Ｄと表す）は
レベル“Ｈ”が常に入力されている。

【００２５】そして、比較信号切り替えスイッチ６は、
コントロールパルスｄが“Ｌ”のとき、１／Ｎカウンタ
７の出力を比較信号ｅとして位相比較器１に入力する一
方、コントロールパルスｄが“Ｈ”のとき、レベル
“Ｈ”、つまりＴＴＬレベルの電源電圧を比較信号ｅと
して位相比較器１に入力するように、コントロールパル
スｄにより比較信号ｅを切り換えるようになっている。

【００２６】位相比較器１の出力は従来と同様にＬＰＦ
（Low Pass Filter ）８を通して高周波成分を取り除い
た信号を制御信号として電圧制御発振器〔以下、ＶＣＯ
（Voltage Controlled Oscillator ）という〕（発振
器）９に入力され、その制御信号の制御電圧に応じてＶ
ＣＯ９は書き込みクロックを発生する。

【００２７】なお、書き込みクロックの周波数は水平同
期信号の設定された周波数のＮ（１以上の正数）倍とな
るように設定されており、１／Ｎカウンタ７は書き込み
クロックを所定数カウントして方形波のパルスを発生
し、そのパルスの後縁部と、基準信号ａにおける水平同
期信号の前縁部とが重なるように設定されている。

【００２８】書き込みクロックはＡＮＤ回路１０に入力
され、そのＡＮＤ回路１０はコントロールパルスｄが
“Ｈ”のとき、書き込みクロックを１／Ｎカウンタ７に
与えないようにコントロールし、一方、コントロールパ
ルスｄが“Ｌ”のとき、書き込みクロックを１／Ｎカウ
ンタ７に与えるようにコントロールする。

【００２９】このようにして、従来と同様に位相比較器
１、１／Ｎカウンタ７、ＬＰＦ８およびＶＣＯ９は、Ｐ
ＬＬ（Phase Locked Loop ）回路を構成しており、ま
た、そのようなＰＬＬ回路に付随してエッジ検出回路
３、第１フリップフロップ４、第２フリップフロップ
５、比較信号切り替えスイッチ６およびＡＮＤ回路１０
からなるスキュー補正回路が設けられ、それらＰＬＬ回
路およびスキュー補正回路は再生された映像信号のジッ
タやスキューを補正する時間軸補正回路（ＴＢＣ回路）
の一部を構成している。

【００３０】次に、上記多セグメント記録ＶＴＲにおけ
るスキュー補正の動作について説明すると、例えば図２
に示すように、ヘッドスイッチングパルスｂが“Ｈ”か
ら“Ｌ”に切り替わったときに、各セグメント間のスキ
ューのために基準信号ａの水平同期信号の間隔周期が長
くなったとする。

【００３１】まず、エッジ検出回路３からのエッジ検出
回路出力ｃのパルスがクロック端子に入力された第１フ
リップフロップ４は、その正相出力であるコントロール
パルスｄが“Ｈ”となることで、第２フリップフロップ
５が活性化されると共に１／Ｎカウンタ７がクリアさ
れ、比較信号切り替えスイッチ６が、位相比較器１に入
力される比較信号ｅを所定電位であるレベル“Ｈ”に切
り換える。

【００３２】この時、第１フリップフロップ４の逆相出
力が“Ｌ”となって、ＡＮＤ回路１０に入力されるの
で、ＶＣＯ９からの書き込みクロックの１／Ｎカウンタ
７への入力が遮断される。

【００３３】続いて、基準信号ａにおいて次の負極性の
水平同期信号が入力されると、その信号がインバータ回
路２を介して極性を反転して第２フリップフロップ５の
クロック端子に入力され、第２フリップフロップ５の逆
相出力が“Ｌ”となって、第１フリップフロップ４が不
活性化される。

【００３４】そうなると、第１フリップフロップ４の逆
相出力が“Ｈ”となるので、ＡＮＤ回路１０の一方の入
力が“Ｈ”となる。よって、ＶＣＯ９からの信号がＡＮ
Ｄ回路１０を介して１／Ｎカウンタ７に入力される一
方、第１フリップフロップ４の正相出力が“Ｌ”となっ
て、第２フリップフロップ５が不活性化されて第２フリ
ップフロップ５の逆相出力が“Ｈ”となり、第１フリッ
プフロップ４が活性化し、また、１／Ｎカウンタ７が活
性化すると共に比較信号切り替えスイッチ６が、その比
較信号ｅを１／Ｎカウンタ７からの信号となるように切
り換える。

【００３５】すなわち、ヘッドスイッチングパルスｂの
変化エッジを表すエッジ検出回路３からのパルスの発生
時から基準信号ａにおいて次の水平同期信号先端部の入
力時までの間、コントロールパルスｄのレベルは“Ｈ”
となり、その間、比較信号切り替えスイッチ６により比
較信号ｅはレベル“Ｈ”となっている。

【００３６】よって、その間において位相比較器１はス
キュー補正動作である基準信号ａとＶＣＯ９からの１／
Ｎカウンタ７を介した比較信号ｅとの位相比較動作を停
止していることとなる。と同時に、第１フリップフロッ
プ４の逆相出力が“Ｌ”となって、ＡＮＤ回路１０によ
りＶＣＯ９からの信号の１／Ｎカウンタ７への入力が停
止されているので、クリアされた１／Ｎカウンタ７の動
作が停止している。

【００３７】そして、基準信号ａに水平同期信号が入力
されると、１／Ｎカウンタ７にＶＣＯ９からの書き込み
クロックが入力されると同時に１／Ｎカウンタ７が書き
込みクロックのカウントを始め、所定カウントで位相比
較器１に対してパルスを出力する。このようにして、上
記水平同期信号先端部が入力された際に、位相比較器１
に入力される基準信号ａと比較信号ｅの立ち下がりエッ
ジが揃うこととなる。

【００３８】ところで、従来はヘッドスイッチング時に
セグメント間に大きなスキューを生じ易く、また、その
ヘッドスイッチング時においても基準信号とＶＣＯから
の比較信号との位相比較していたため、上記のような大
きなスキューを生じると、ＶＣＯに対する制御電圧が大
きく変動する。

【００３９】その上、従来は、ヘッドスイッチング後に
おける次のセグメント内の基準信号（水平同期信号）の
周波数は、前のセグメント内における基準信号の周波数
とは、上記スキューほどは大きな差を生じないのが通常
であるので、セグメント間の大きなスキューを生じた後
の水平同期信号間隔にゆり戻しを生じることから、再
度、次のセグメントにおける水平同期信号によるＶＣＯ
の制御電圧が変動する。

【００４０】よって、従来は、ヘッドスイッチング後に
おいて、ＶＣＯの制御電圧が安定するまで、多くの時間
（10Ｈ〜20Ｈ）、つまりセグメント間にオーバーラップ
を多く必要としていた。

【００４１】しかしながら、上記実施例の構成では、位
相比較器１に入力される基準信号ａと比較信号ｅの立ち
下がりエッジが揃うことと、セグメント間のスキューに
よる基準信号ａの変動が防止されることとから、位相比
較器１におけるＶＣＯ９の制御電圧の変動が回避され
て、位相比較器１における制御電圧である位相エラー出
力が安定する。

【００４２】これにより、ＶＣＯ９に対して安定した制
御電圧が出力されることから、ＶＣＯ９で発生する書き
込みクロックの周波数も安定し、さらに、通常は前後の
セグメント内における水平同期信号の変動は小さいもの
であることから、セグメント間に生じるスキューによる
影響が回避されることから、そのスキューも迅速に補正
される。

【００４３】このように１本程度の水平走査信号の間で
スキューを強制的に補正できるので、多セグメント記録
におけるセグメント間のオーバーラップ量も、ヘッドス
イッチングパルスで傷付けられるしまう１本程度の水平
走査信号時間、つまり１Ｈ程度とすることができる。

【００４４】この結果、上記構成では、従来よりオーバ
ーラップ量を大幅に小さくできるため、映像信号の記録
効率を向上させることができ、その上、オーバーラップ
のために必要な遅延素子も少なくできるので、コストダ
ウンを図ることができる。

【００４５】なお、上記実施例では、基準信号ａがスキ
ューにより長くなった例を挙げたが、短くなっても同様
である。また、上記構成では、１フレームの映像信号を
２セグメントに分割して記録する例を挙げたが、３以上
のセグメントに分割して記録する場合においても、ヘッ
ドスイッチングパルスｂを多重化すれば，同様に可能で
ある。

【００４６】

【発明の効果】本発明の多セグメント記録ＶＴＲは、以
上のように、水平同期信号である基準信号のスキューを
補正するための書き込みクロックを発生する発振器の制
御を、ヘッドスイッチング時から次の水平同期信号の検
出時までの間、停止する構成である。

【００４７】それゆえ、ヘッドスイッチング時の基準信
号のスキューによる発振器への影響を回避できることか
ら、ヘッドスイッチング時において不可避的に生じる基
準信号のスキューの影響によるヘッドスイッチング後の
比較信号と基準信号との同期にかかる時間が低減され
る。

【００４８】したがって、従来は、ヘッドスイッチング
後において基準信号と比較信号との同期を図るために、
セグメント間に多くのオーバーラップ量を必要としてい
たが、上記構成では、オーバーラップ量を小さくできる
ため、映像信号の記録効率を向上させることができ、そ
の上、オーバーラップのために必要な遅延素子も少なく
できるので、コストダウンを図ることができるという効
果を奏する。

【図面の簡単な説明】

【図１】本発明の多セグメント記録ＶＴＲにおけるスキ
ュー補正回路およびＰＬＬ回路のブロック図である。

【図２】上記スキュー補正回路およびＰＬＬ回路のタイ
ミングチャートである。

【図３】従来における多セグメント記録ＶＴＲのオーバ
ーラップ時の１画面の構成を示す説明図である。

【図４】上記多セグメント記録ＶＴＲにおけるＰＬＬ回
路のブロック図である。

【図５】上記ＰＬＬ回路におけるタイミングチャートで
ある。

【符号の説明】

１ 位相比較器 ３ エッジ検出回路 ６ 比較信号切り替えスイッチ（切り換え手段） ９ ＶＣＯ（発振器）

Claims (1)

【特許請求の範囲】
1. 【請求項１】書き込みクロックを発生する発振器が設け
   られ、水平同期信号である基準信号と、上記書き込みク
   ロックを示す比較信号とを比較して同期するように上記
   書き込みクロックを制御する位相比較器が設けられてい
   る多セグメント記録磁気記録再生装置において、 各セグメントを繋ぎ合わせるためのヘッドスイッチング
   信号を検出するエッジ検出回路と、そのエッジ検出回路
   からの信号に基づいてヘッドスイッチング時から水平同
   期信号の検出時までの間、前記比較信号を前記発振器か
   らの信号から所定電位に切り変える切り換え手段とが設
   けられていることを特徴とする多セグメント記録磁気記
   録再生装置。