JPH0414430B2 - - Google Patents
Info
- Publication number
- JPH0414430B2 JPH0414430B2 JP58250417A JP25041783A JPH0414430B2 JP H0414430 B2 JPH0414430 B2 JP H0414430B2 JP 58250417 A JP58250417 A JP 58250417A JP 25041783 A JP25041783 A JP 25041783A JP H0414430 B2 JPH0414430 B2 JP H0414430B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- time
- signal
- frequency
- internal state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフエーズロツクドループPLLを有す
るクロツク再生装置に関する。
るクロツク再生装置に関する。
従来例の構成とその問題点
VTR等から再生された映像信号を処理する際
映像信号に含まれる水平同期信号に同期したクロ
ツクを必要とする場合が良く起こる。このクロツ
ク生成には、一例として第１図に示す様なPLL
回路が通常用いられる。第１図において、入力端
子１より印加された水平同期信号を位相比較器
PC２のひとつの入力端子に入いる。もう一方の
入力端子には、１／Ｎ分周器１／Ｎ５より、水平
同期信号の周波数と等しい周波数の信号FHが入
いる。PC２では、水平同期信号と信号FHとの位
相誤差を、誤差電圧に変換し出力され、ローパス
フイルタLPF３に入り、ここでは前記誤差電圧
が平滑化された誤差電圧となり、電圧可変発振器
VCO４の発振周波数を制御する。VCO４からの
クロツクは、出力端子６と１／Ｎ分周器５に印加
される。
映像信号に含まれる水平同期信号に同期したクロ
ツクを必要とする場合が良く起こる。このクロツ
ク生成には、一例として第１図に示す様なPLL
回路が通常用いられる。第１図において、入力端
子１より印加された水平同期信号を位相比較器
PC２のひとつの入力端子に入いる。もう一方の
入力端子には、１／Ｎ分周器１／Ｎ５より、水平
同期信号の周波数と等しい周波数の信号FHが入
いる。PC２では、水平同期信号と信号FHとの位
相誤差を、誤差電圧に変換し出力され、ローパス
フイルタLPF３に入り、ここでは前記誤差電圧
が平滑化された誤差電圧となり、電圧可変発振器
VCO４の発振周波数を制御する。VCO４からの
クロツクは、出力端子６と１／Ｎ分周器５に印加
される。
１／Ｎ分周器５では、VCO４からのクロツク
を１／Ｎ分周し、前記信号FHを生成する。すな
わち、出力端子からのクロツク周波数fcは、水平
同期周波数をfHとして、Ｎ×fHとなる周波数とな
る。
を１／Ｎ分周し、前記信号FHを生成する。すな
わち、出力端子からのクロツク周波数fcは、水平
同期周波数をfHとして、Ｎ×fHとなる周波数とな
る。
次に、VTRにおける磁気テープへの記録再生
方式を説明する。ここでは便宜上、ヘリキヤルス
キヤン方式のVTRについて説明する。第２図は、
ヘリキヤルスキヤンVTRに用いられている回転
シリンダを上部より見た図である。７は回路シリ
ンダであり、８，９はそれぞれ磁気ヘツドＡと磁
気ヘツドＢであり、これらはそれぞれ回転シリン
ダ７の円周上の180°対向する位置に取り付けられ
ている。１０は回転シリンダ７に180°以上巻き付
けられている磁気テープである。また、矢印１
１，１２はそれぞれ回転シリンダ７の回転方向と
テープ走行方向を示している。
方式を説明する。ここでは便宜上、ヘリキヤルス
キヤン方式のVTRについて説明する。第２図は、
ヘリキヤルスキヤンVTRに用いられている回転
シリンダを上部より見た図である。７は回路シリ
ンダであり、８，９はそれぞれ磁気ヘツドＡと磁
気ヘツドＢであり、これらはそれぞれ回転シリン
ダ７の円周上の180°対向する位置に取り付けられ
ている。１０は回転シリンダ７に180°以上巻き付
けられている磁気テープである。また、矢印１
１，１２はそれぞれ回転シリンダ７の回転方向と
テープ走行方向を示している。
磁気ヘツドＡ８、磁気ヘツドＢ９のどちらか一
方は、かならず磁気テープ１０に接触している。
すなわち、磁気テープ１０上の記録パターンとし
ては第３図の様になる。
方は、かならず磁気テープ１０に接触している。
すなわち、磁気テープ１０上の記録パターンとし
ては第３図の様になる。
１３，１４，１５，１６は磁気テープ１０上に
書かれている記録トラツクであり、例えば、記録
トラツク１３，１５は磁気ヘツドＡ８で書かれた
軌跡である。１７は磁気ヘツドの走行方向を示し
ている。
書かれている記録トラツクであり、例えば、記録
トラツク１３，１５は磁気ヘツドＡ８で書かれた
軌跡である。１７は磁気ヘツドの走行方向を示し
ている。
ところでVTRに記録すべき、映像信号は、連
続信号ではあるが、この様な記録方式では、例え
ば、記録トラツク１３から１４へ移る所で映像信
号に切り替えポイントが発生する。例えばNTSC
方式の映像信号を記録する時に、回転シリンダを
毎秒30回転させていると、映像信号が毎秒60個の
記録トラツクにこま切れで記録されていることな
り、上記切り換えポイントも60個存在することに
なる。この様な場合、１つの記録トラツクには、
水平走査線で265.5本（１フイールド）分の映像
信号が記録されている。次に上記の様に記録され
た磁気テープ１０よりノーマル再生を行なう場
合、例えば磁気ヘツド８，９を交互に切り換えて
記録トラツク１３，１４，１５，１６に書かれて
いる信号を次々に再生していく必要があり当然の
事ながら再生信号として得られる映像信号には、
毎秒60個の切り換えポイントが存在する。しか
し、記録、再生時環境の違い（例えば、温度、湿
度、磁気テープ１０に加わるテープテンシヨン
等）により、磁気テープ１０が伸び縮みする事に
起因して、この切り換えポイントでの映像信号が
一部欠落したり、重複したりすることは避けられ
ない（これをスキユーエラーと呼ぶ。） この様なスキユーエラーの発生した映像信号に
含まれる水平同期信号をPLLの従来例である第
１図の入力端子１に印加する場合におけるPLL
の状態を第４図を用いて説明する。
続信号ではあるが、この様な記録方式では、例え
ば、記録トラツク１３から１４へ移る所で映像信
号に切り替えポイントが発生する。例えばNTSC
方式の映像信号を記録する時に、回転シリンダを
毎秒30回転させていると、映像信号が毎秒60個の
記録トラツクにこま切れで記録されていることな
り、上記切り換えポイントも60個存在することに
なる。この様な場合、１つの記録トラツクには、
水平走査線で265.5本（１フイールド）分の映像
信号が記録されている。次に上記の様に記録され
た磁気テープ１０よりノーマル再生を行なう場
合、例えば磁気ヘツド８，９を交互に切り換えて
記録トラツク１３，１４，１５，１６に書かれて
いる信号を次々に再生していく必要があり当然の
事ながら再生信号として得られる映像信号には、
毎秒60個の切り換えポイントが存在する。しか
し、記録、再生時環境の違い（例えば、温度、湿
度、磁気テープ１０に加わるテープテンシヨン
等）により、磁気テープ１０が伸び縮みする事に
起因して、この切り換えポイントでの映像信号が
一部欠落したり、重複したりすることは避けられ
ない（これをスキユーエラーと呼ぶ。） この様なスキユーエラーの発生した映像信号に
含まれる水平同期信号をPLLの従来例である第
１図の入力端子１に印加する場合におけるPLL
の状態を第４図を用いて説明する。
図において、１８は入力端子１に印加される水
平同期信号であり、１９は第１図におけるLPF
３の出力線７の誤差電圧波形、２０は誤差電圧に
よりVCO４が制御を受けた状態での１／Ｎ分周
器５の出力波形を示している。
平同期信号であり、１９は第１図におけるLPF
３の出力線７の誤差電圧波形、２０は誤差電圧に
よりVCO４が制御を受けた状態での１／Ｎ分周
器５の出力波形を示している。
波形１８内に書かれた数字１〜15は、水平走査
線番号の一例を示している。また、波形２０にも
上記水平走査線番号に対応する様に番号を付けて
いる。スキユーエラーが発生なく、PLLが安定
に動作している状態（例えば１、２番目の水平走
査線）では、波形１８と波形２０の立ち下がりが
一致した状態となる。ただしPC２の構成しだい
でこれらの波形の立ち下がりがずれた所で安定す
る場合もあるが説明の簡単化のために図の様に一
致させた。
線番号の一例を示している。また、波形２０にも
上記水平走査線番号に対応する様に番号を付けて
いる。スキユーエラーが発生なく、PLLが安定
に動作している状態（例えば１、２番目の水平走
査線）では、波形１８と波形２０の立ち下がりが
一致した状態となる。ただしPC２の構成しだい
でこれらの波形の立ち下がりがずれた所で安定す
る場合もあるが説明の簡単化のために図の様に一
致させた。
ところで、図中に矢印２１で示す時点で磁気ヘ
ツドの切り換え（ヘツドスイツチ）が起こり、３
番目の水平走査線にスキユーエラーが発生し、例
えば、図に示す様に、３番目の水平走査線が他の
水平走査線と比べ時間間隔が伸びたと仮定する。
PC２の位相比較動作が便宜上、波形１８の立ち
下がりで行われるものとすると、この３番目の水
平走査線に発生したスキユーエラーは、３番目の
水平走査線の終りの立ち下がりまでは、PLLに
影響を与えず、誤差電圧１９は、図中に示す様に
Ａ点からＢ点まで変化しない。すなわちＡ点から
Ｂ点までは、VCO４は一定周波数の発振をくり
返すため、この区間における波形２０の間隔も同
一周期で発生することになる。しかし、４番目の
水平走査線の始まりでは、波形２０の立ち下がり
の方が、波形１８の立ち下がりより早い時点に発
生して、急激な位相進みが発生し、PLLはこの
位相誤差を解消するため、図中Ｂ点からＣ点なる
誤差電圧１９を発生し、VCO４の周波数を下げ
る様に制御し、波形２０の周期を長くする方向に
制御し、波形２０の位相を遅らす様に制御する。
しかし、Ｃ点からＥ点においては、PLLの制御
の行きすぎを生じて位相遅れが発生し、VCO４
の周波数を上げる様に誤差電圧が発生する。以下
この位相進みと位相遅れを数回くり返えし、除々
に安定状態に近づく。
ツドの切り換え（ヘツドスイツチ）が起こり、３
番目の水平走査線にスキユーエラーが発生し、例
えば、図に示す様に、３番目の水平走査線が他の
水平走査線と比べ時間間隔が伸びたと仮定する。
PC２の位相比較動作が便宜上、波形１８の立ち
下がりで行われるものとすると、この３番目の水
平走査線に発生したスキユーエラーは、３番目の
水平走査線の終りの立ち下がりまでは、PLLに
影響を与えず、誤差電圧１９は、図中に示す様に
Ａ点からＢ点まで変化しない。すなわちＡ点から
Ｂ点までは、VCO４は一定周波数の発振をくり
返すため、この区間における波形２０の間隔も同
一周期で発生することになる。しかし、４番目の
水平走査線の始まりでは、波形２０の立ち下がり
の方が、波形１８の立ち下がりより早い時点に発
生して、急激な位相進みが発生し、PLLはこの
位相誤差を解消するため、図中Ｂ点からＣ点なる
誤差電圧１９を発生し、VCO４の周波数を下げ
る様に制御し、波形２０の周期を長くする方向に
制御し、波形２０の位相を遅らす様に制御する。
しかし、Ｃ点からＥ点においては、PLLの制御
の行きすぎを生じて位相遅れが発生し、VCO４
の周波数を上げる様に誤差電圧が発生する。以下
この位相進みと位相遅れを数回くり返えし、除々
に安定状態に近づく。
一般に、PLLが安定状態に落ち着くまでに要
する時間は、スキユー量や、PLLの伝達関数等
によつても異なるが、例えば、通常状態の水平同
期信号の間隔の５％以内のスキユーが発生しても
定常状態に落ち着くまでに、10数Ｈ〜数10Hの時
間が（１水平同期信号の時間間隔を1Hとする）
必要である。
する時間は、スキユー量や、PLLの伝達関数等
によつても異なるが、例えば、通常状態の水平同
期信号の間隔の５％以内のスキユーが発生しても
定常状態に落ち着くまでに、10数Ｈ〜数10Hの時
間が（１水平同期信号の時間間隔を1Hとする）
必要である。
このため、上記定常状態に落ち着くまでの期間
において、クロツク周波数がＮ×fHとならず、
1H内のクロツク数がＮ個でなくなると同時に、
外部の水平同期信号に対し、分周器の出力位相が
大きく振動するので、たとえば、このクロツクで
は、VTRからの映像信号の画素を抽出して画像
処理を行う事が不可能となつたり、確実な処理が
出来なくなつたりする。例えば、このクロツクを
書き込みクロツクとして映像信号をサンプルメモ
リーに書き込み、メモリーからの読み出しは、周
波数の安定したｎ×fHのクロツクを発生する別の
発振回路のクロツクで行う構成の時間軸補正装置
においては、前記PLLが振動状態にある時、メ
モリへの書き込み時の1H期間内のサンプル数が
Ｎ個を中心に増減をくり返すため、一定周波数ｎ
×fHのクロツクでメモリーから読み出すと、この
時間軸補正装置の出力映像信号が、伸び縮みする
現象が発生、テレブ画面上の画像が水平方向に横
ゆれが発生する。（この現象をスキユー歪みと呼
んでいる） つまる所、従来例のPLLの問題点としては、
外部同期信号の急げきな位相ずれに対する応答が
非常に遅い事と周波数変動が発生する事が問題で
あつた。
において、クロツク周波数がＮ×fHとならず、
1H内のクロツク数がＮ個でなくなると同時に、
外部の水平同期信号に対し、分周器の出力位相が
大きく振動するので、たとえば、このクロツクで
は、VTRからの映像信号の画素を抽出して画像
処理を行う事が不可能となつたり、確実な処理が
出来なくなつたりする。例えば、このクロツクを
書き込みクロツクとして映像信号をサンプルメモ
リーに書き込み、メモリーからの読み出しは、周
波数の安定したｎ×fHのクロツクを発生する別の
発振回路のクロツクで行う構成の時間軸補正装置
においては、前記PLLが振動状態にある時、メ
モリへの書き込み時の1H期間内のサンプル数が
Ｎ個を中心に増減をくり返すため、一定周波数ｎ
×fHのクロツクでメモリーから読み出すと、この
時間軸補正装置の出力映像信号が、伸び縮みする
現象が発生、テレブ画面上の画像が水平方向に横
ゆれが発生する。（この現象をスキユー歪みと呼
んでいる） つまる所、従来例のPLLの問題点としては、
外部同期信号の急げきな位相ずれに対する応答が
非常に遅い事と周波数変動が発生する事が問題で
あつた。
発明の目的
本発明は外部同期信号に発生するスキユーエラ
ー等の急激な位相ずれに対し、PLLの位相が瞬
時に応答し、かつ、発振周波数の変動のない
PLLの構成を提供することを目的としている。
ー等の急激な位相ずれに対し、PLLの位相が瞬
時に応答し、かつ、発振周波数の変動のない
PLLの構成を提供することを目的としている。
発明の構成
従来のPLLが第４図に示した様に、スキユー
エラーが発生した後、誤差電圧、分周器の出力の
位相、VCO４の発振周波数に振動期間があつて
安定領域に達するまで、かなりの時間が必要であ
る原因として、第４図の３番目の水平走査期間内
に１／Ｎ分周器５がVCO４のクロツクを数え過
ぎ（又は数え不足）が発生し、この数え過ぎ（又
は数え不足）をVCO４の周波数を変動させるこ
とにより長い目で見て（誤差電圧が発生してから
安定に達する期間）解消しようとPLLが動作す
るので、誤差電圧が振動し、この振動に時間を要
する事が主たる原因と考えられる。
エラーが発生した後、誤差電圧、分周器の出力の
位相、VCO４の発振周波数に振動期間があつて
安定領域に達するまで、かなりの時間が必要であ
る原因として、第４図の３番目の水平走査期間内
に１／Ｎ分周器５がVCO４のクロツクを数え過
ぎ（又は数え不足）が発生し、この数え過ぎ（又
は数え不足）をVCO４の周波数を変動させるこ
とにより長い目で見て（誤差電圧が発生してから
安定に達する期間）解消しようとPLLが動作す
るので、誤差電圧が振動し、この振動に時間を要
する事が主たる原因と考えられる。
本発明のスキユーエラーの発生した水平走査線
内のこの数え過ぎや数え不足を、次の位相比較が
行われる時点（例えば第４図では４番目の水平走
査期間の波形１８の立ち下がり）までに上記数え
過ぎや数え不足に相当する量を１／Ｎ分周器５に
補正を加え解消し、スキユーエラーが発生した以
降においても安定な位相比較が行われ、VCO４
の発振周波数の変動も起さないPLLを提供する。
内のこの数え過ぎや数え不足を、次の位相比較が
行われる時点（例えば第４図では４番目の水平走
査期間の波形１８の立ち下がり）までに上記数え
過ぎや数え不足に相当する量を１／Ｎ分周器５に
補正を加え解消し、スキユーエラーが発生した以
降においても安定な位相比較が行われ、VCO４
の発振周波数の変動も起さないPLLを提供する。
もちろん、１／Ｎ分周器５に補正をする時点を
第４図を例にとれば３番目の水平走査期間内に行
う必要はなく、例えば、スキユーエラーが発生し
た時点より、数Ｈ、数10H経過した時点で上記補
正を行つてもかまわない。ただしこの場合は、ス
キユー発生時点より上記補正が行われる時点まで
はPC２における位相比較動作を禁止する。
第４図を例にとれば３番目の水平走査期間内に行
う必要はなく、例えば、スキユーエラーが発生し
た時点より、数Ｈ、数10H経過した時点で上記補
正を行つてもかまわない。ただしこの場合は、ス
キユー発生時点より上記補正が行われる時点まで
はPC２における位相比較動作を禁止する。
実施例の説明
本発明の実施例を第５図に示す。
第１図と共通する部分には同一番号を付けた。
一般に１／Ｎ分周器５は、Ｍ段のバイナリーカウ
ンタで構成される。ここで整数Ｍは、２のＭ乗2M
が整数Ｎ以上の数になる様に選ばれている。とこ
ろでＭ段のバイナリーカウンタは第５図に示すフ
リツプフロツプ（FF1〜FFM）２１，２２，２３
で構成され、全体でＭ個のフリツプフロツプで構
成される。すなわち、１／Ｎ分周器５の内部状態
は、ＭビツトのバイナリーデータＤ＝（d1，d2…
dM）で表現できる。本発明の構成の所で述べた
様なスキユーエラー発生時の１／Ｎ分周器５の制
御は、バイナリーカウンタ内のＭ個のフリツプフ
ロツプの内部状態を制御することで行われる。ま
た、本実施例では、入力端子２４に印加されるス
キユーエラー発生検知信号（例えばヘツドスイツ
チング信号）と入力端子１の同期信号（例えば水
平同期信号）をもとに、制御回路（CONTROL）
２５がPC２、１／Ｎ分周器５、記憶素子
（MEMORY）２６を制御する事によつて、スキ
ユーエラーによる位相ずれを制御している。第５
図の詳細な動作を第６図を用いて説明する。
一般に１／Ｎ分周器５は、Ｍ段のバイナリーカウ
ンタで構成される。ここで整数Ｍは、２のＭ乗2M
が整数Ｎ以上の数になる様に選ばれている。とこ
ろでＭ段のバイナリーカウンタは第５図に示すフ
リツプフロツプ（FF1〜FFM）２１，２２，２３
で構成され、全体でＭ個のフリツプフロツプで構
成される。すなわち、１／Ｎ分周器５の内部状態
は、ＭビツトのバイナリーデータＤ＝（d1，d2…
dM）で表現できる。本発明の構成の所で述べた
様なスキユーエラー発生時の１／Ｎ分周器５の制
御は、バイナリーカウンタ内のＭ個のフリツプフ
ロツプの内部状態を制御することで行われる。ま
た、本実施例では、入力端子２４に印加されるス
キユーエラー発生検知信号（例えばヘツドスイツ
チング信号）と入力端子１の同期信号（例えば水
平同期信号）をもとに、制御回路（CONTROL）
２５がPC２、１／Ｎ分周器５、記憶素子
（MEMORY）２６を制御する事によつて、スキ
ユーエラーによる位相ずれを制御している。第５
図の詳細な動作を第６図を用いて説明する。
波形１は、入力端子１に印加されたスキユーエ
ラーのある外部同期信号、パルス波形２４は、入
力端子２４に印加されたスキユーエラー発生検知
信号であり、これは、VTR等においては、例え
ばヘツドスイツチングが発生した場所にパルスが
発生する。
ラーのある外部同期信号、パルス波形２４は、入
力端子２４に印加されたスキユーエラー発生検知
信号であり、これは、VTR等においては、例え
ばヘツドスイツチングが発生した場所にパルスが
発生する。
また、実施例の説明と簡略化するために本実施
例では、信号線２７にのこぎり波２７が発生し、
また、こののこぎり波２７は内部状態Ｄ＝（０，
０，０…０）をスタートする様なのこぎり波であ
り、PC２では入力端子１に加わる水平同期信号
の立ち下がり時点で前記のこぎり波２７をサンプ
ルし、このサンプル電圧によりVCO４を制御す
る場合を想定している。ただし前記のこぎり波２
７は時間軸を横軸に縦軸を電圧に選んでおり、の
こぎり波２７の傾斜は一定とする。また１／Ｎ分
周器５の内部状態Ｄが最終状態Ｄ＝（N1…NM）
（内部状態２８中…後ほど説明する）に達した時
から次の状態Ｄ＝（01…０）（分周器の開始状態）
に向けてのこぎり波２７は急しゆんにある定めら
れた電圧まで立ち下がるものとする。
例では、信号線２７にのこぎり波２７が発生し、
また、こののこぎり波２７は内部状態Ｄ＝（０，
０，０…０）をスタートする様なのこぎり波であ
り、PC２では入力端子１に加わる水平同期信号
の立ち下がり時点で前記のこぎり波２７をサンプ
ルし、このサンプル電圧によりVCO４を制御す
る場合を想定している。ただし前記のこぎり波２
７は時間軸を横軸に縦軸を電圧に選んでおり、の
こぎり波２７の傾斜は一定とする。また１／Ｎ分
周器５の内部状態Ｄが最終状態Ｄ＝（N1…NM）
（内部状態２８中…後ほど説明する）に達した時
から次の状態Ｄ＝（01…０）（分周器の開始状態）
に向けてのこぎり波２７は急しゆんにある定めら
れた電圧まで立ち下がるものとする。
さらに内部状態２８は、１／Ｎ分周器５を構成
するＭ個のフリツプフロツプの内部状態Ｄを示し
ており、第６図の横軸である時間軸に対応する時
刻の内部状態Ｄを表わしている。
するＭ個のフリツプフロツプの内部状態Ｄを示し
ており、第６図の横軸である時間軸に対応する時
刻の内部状態Ｄを表わしている。
２９は第５図における信号線２９の制御信号で
あり、これはCONTROL２５が、PC２の位相比
較動作を禁止するものであつて、図中に示す様に
Ｌ期間が位相比較動作を禁止する期間である。こ
のＬ期間は少なくとも信号２４にパルスが発生し
てから、後述する時点（１／Ｎ分周器５の内部状
態を変える時点）までに含まれる位相比較動作時
点（この例ではサンプルポイント）までの期間だ
けＬであれば良い。また、３０は第５図の信号線
３０でのパルス波形であり、この例では説明の簡
易化のため、PC２でのサンプルポイントと同時
刻にパルスが発生し、このパルス時点の１／Ｎ分
周器５の内部状態Ｄ（内部状態２８を参照すれば
Ｄ＝（a1…aM））を双方向データバス３１を介して
MEMORY２６に取り込む制御信号である。当
然の事ながら、スキユーが発生するまでの安定領
域では、MEMORY２６内のデータはこのパル
スが入いるたびに書き換えられている。
あり、これはCONTROL２５が、PC２の位相比
較動作を禁止するものであつて、図中に示す様に
Ｌ期間が位相比較動作を禁止する期間である。こ
のＬ期間は少なくとも信号２４にパルスが発生し
てから、後述する時点（１／Ｎ分周器５の内部状
態を変える時点）までに含まれる位相比較動作時
点（この例ではサンプルポイント）までの期間だ
けＬであれば良い。また、３０は第５図の信号線
３０でのパルス波形であり、この例では説明の簡
易化のため、PC２でのサンプルポイントと同時
刻にパルスが発生し、このパルス時点の１／Ｎ分
周器５の内部状態Ｄ（内部状態２８を参照すれば
Ｄ＝（a1…aM））を双方向データバス３１を介して
MEMORY２６に取り込む制御信号である。当
然の事ながら、スキユーが発生するまでの安定領
域では、MEMORY２６内のデータはこのパル
スが入いるたびに書き換えられている。
３２は、信号線３２の信号であり、１／Ｎ分周
器５の内部状態Ｄに双方向データバス３１を介し
てMEMORY２６内部にあるデータＤ＝（a1…
aM）を取り込み、内部状態Ｄを書き換えるため
の制御信号である。
器５の内部状態Ｄに双方向データバス３１を介し
てMEMORY２６内部にあるデータＤ＝（a1…
aM）を取り込み、内部状態Ｄを書き換えるため
の制御信号である。
この例では、信号波形２４のパルスが発生して
から、最初に同期信号１が入つてきた時点で信号
３２にパルスを発生させている。このパルスの発
生位置の詳細は、スキユーが発生していない場合
の同期信号１と信号３０のパルスとの時間関係と
が、スキユーが発生した直後の同期信号と信号３
２のパルスとが同一時間関係となる時間位置に設
定されている。
から、最初に同期信号１が入つてきた時点で信号
３２にパルスを発生させている。このパルスの発
生位置の詳細は、スキユーが発生していない場合
の同期信号１と信号３０のパルスとの時間関係と
が、スキユーが発生した直後の同期信号と信号３
２のパルスとが同一時間関係となる時間位置に設
定されている。
第６図の内部状態２８を見るとスキユー発生時
点から１／Ｎ分周器５に制御信号３２が入いるま
での間に内部状態Ｄ＝（a1…aM）が２回繰り返さ
れている事がわかる。つまり、この２回繰り返え
されている最初の内部状態Ｄ＝（a1…aM）から２
回目の内部状態Ｄ＝（a1…aM）に要する時間間隔
がスキユーエラーとして発生した時間幅である。
このように本発明の構成によりクロツク数え過ぎ
の補償を行つている。
点から１／Ｎ分周器５に制御信号３２が入いるま
での間に内部状態Ｄ＝（a1…aM）が２回繰り返さ
れている事がわかる。つまり、この２回繰り返え
されている最初の内部状態Ｄ＝（a1…aM）から２
回目の内部状態Ｄ＝（a1…aM）に要する時間間隔
がスキユーエラーとして発生した時間幅である。
このように本発明の構成によりクロツク数え過ぎ
の補償を行つている。
この補償を行う事により、スキユーの発生が起
きても、１／Ｎ分周器５の出力位相（内部状態
Ｄ）と外部同期信号１との位相関係が、PLLが
安全動作している場合における上記ふたつの位相
関係と一致し、スキユーエラーによる位相ずれの
みが補償され、以後ののこぎり波２７の位相と同
期信号１との位相が安定な位置にあり、１／Ｎ分
周器５の内部状態補正後にPC２でサンプルが行
なわれても定常状態の誤差電圧のままでVCO４
の発振周波数には、なんら影響が起らないため
に、第４図で示した様なPLLの不安定領域も起
らない。
きても、１／Ｎ分周器５の出力位相（内部状態
Ｄ）と外部同期信号１との位相関係が、PLLが
安全動作している場合における上記ふたつの位相
関係と一致し、スキユーエラーによる位相ずれの
みが補償され、以後ののこぎり波２７の位相と同
期信号１との位相が安定な位置にあり、１／Ｎ分
周器５の内部状態補正後にPC２でサンプルが行
なわれても定常状態の誤差電圧のままでVCO４
の発振周波数には、なんら影響が起らないため
に、第４図で示した様なPLLの不安定領域も起
らない。
本実施例の説明では説明の簡単化のために、
MEMORY２６への書き込みパルスの位置や
１／Ｎ分周器５への制御パルスの位置を便宜上、
PC２のサンプルポイントの位置に合せているが、
特に上記のふたつのパルスが、サンプルポイント
の位置でなくても良く、例えば、外部同期信号か
ら一定時間間隔ずれた位置にこのふたつのパルス
をずらす事は容易に行われ同様の効果が得られ
る。
MEMORY２６への書き込みパルスの位置や
１／Ｎ分周器５への制御パルスの位置を便宜上、
PC２のサンプルポイントの位置に合せているが、
特に上記のふたつのパルスが、サンプルポイント
の位置でなくても良く、例えば、外部同期信号か
ら一定時間間隔ずれた位置にこのふたつのパルス
をずらす事は容易に行われ同様の効果が得られ
る。
また、このふたつのパルスが外部同期信号に対
して、異なる位置関係に設定する場合にも、これ
らのパルスの時間ずれ量を考慮に入れて
MEMORY２６に取り込まれたデータから減算
又は加算する事によりこの演算結果を１／Ｎ分周
器４の内部状態制御に用いても良く、同様な効果
を得る。
して、異なる位置関係に設定する場合にも、これ
らのパルスの時間ずれ量を考慮に入れて
MEMORY２６に取り込まれたデータから減算
又は加算する事によりこの演算結果を１／Ｎ分周
器４の内部状態制御に用いても良く、同様な効果
を得る。
また、１／Ｎ分周器５に内部状態の変更を加え
る時点がスキユー発生後の次の同期信号位置でな
くても、同期信号数で適当な個数分過ぎた時刻に
おいて行つても良い。ただし、この場合はスキユ
ー発生時より上記内部状態変更時点に含まれる位
相比較動作と、MEMORY２６への取り組み動
作は禁止する必要がある。この構成も本発明の構
成と同様であり同様の効果を得る。
る時点がスキユー発生後の次の同期信号位置でな
くても、同期信号数で適当な個数分過ぎた時刻に
おいて行つても良い。ただし、この場合はスキユ
ー発生時より上記内部状態変更時点に含まれる位
相比較動作と、MEMORY２６への取り組み動
作は禁止する必要がある。この構成も本発明の構
成と同様であり同様の効果を得る。
要するに、本発明の構成で示した様に、スキユ
ーエラーが発生した後の位相比較動作禁止期間が
終るまで又は次の位相比較動作が行われるまでに
１／Ｎ分周器５の内部状態を制御し、次の位相比
較動作時の１／Ｎ分周器５の内部状態が、PLL
が定常状態に達している時の位相比較動作時の
１／Ｎ分周器５の内部状態に一致しているもので
あれば、これらは全て、本発明に含まれ、同様の
効果が得られる。
ーエラーが発生した後の位相比較動作禁止期間が
終るまで又は次の位相比較動作が行われるまでに
１／Ｎ分周器５の内部状態を制御し、次の位相比
較動作時の１／Ｎ分周器５の内部状態が、PLL
が定常状態に達している時の位相比較動作時の
１／Ｎ分周器５の内部状態に一致しているもので
あれば、これらは全て、本発明に含まれ、同様の
効果が得られる。
発明の効果
本発明は同期信号にスキユーエラー等の急激な
位相変動が発生しても、分周器の内部状態制御す
ることによりこの位相変動を吸収することによつ
て誤差電圧等の不安定をふせぎ、安定なクロツク
を生成する。この事によつて、同期信号に同期し
たクロツクで処理しなければならない処理（例え
ば映像信号処理や、時間軸補正装置等）を安定を
行わせる事が出来る。例えば時間軸補正装置等を
介した映像信号をモニタ画面上に映し出しても、
従来例の問題点に示した様な画面の横ゆれ（スキ
ユー歪）が発生しない等の効果が大きく、応用範
囲広いすぐれた特許である。
位相変動が発生しても、分周器の内部状態制御す
ることによりこの位相変動を吸収することによつ
て誤差電圧等の不安定をふせぎ、安定なクロツク
を生成する。この事によつて、同期信号に同期し
たクロツクで処理しなければならない処理（例え
ば映像信号処理や、時間軸補正装置等）を安定を
行わせる事が出来る。例えば時間軸補正装置等を
介した映像信号をモニタ画面上に映し出しても、
従来例の問題点に示した様な画面の横ゆれ（スキ
ユー歪）が発生しない等の効果が大きく、応用範
囲広いすぐれた特許である。
第１図は従来のPLLのブロツク図、第２図は
回転シリンダを上部より見た平面図、第３図は磁
気テープ上の記録パターンを示す図、第４図はス
キユー発生時の従来例のPLLの動作波形図、第
５図は本発明によるPLLの１実施例のブロツク
図、第６図は第５図の動作説明波形図である。 ４……発振手段、５……分周手段、２……位相
比較手段、２５……制御手段、２６……記憶手
段。
回転シリンダを上部より見た平面図、第３図は磁
気テープ上の記録パターンを示す図、第４図はス
キユー発生時の従来例のPLLの動作波形図、第
５図は本発明によるPLLの１実施例のブロツク
図、第６図は第５図の動作説明波形図である。 ４……発振手段、５……分周手段、２……位相
比較手段、２５……制御手段、２６……記憶手
段。
Claims (1)
- １ クロツクを発生する発振手段と、Ｍビツトカ
ウンタ（Ｍは整数）で構成されて前記クロツクを
分周する分周手段と、外部同期信号と前記分周手
段の分周信号とを前記外部同期信号に対応するタ
イミングで位相比較する位相比較手段とを備えた
フエーズロツクドループ回路と、記憶手段と、制
御手段とを備え、前記制御手段はヘツド切替信号
をもとにヘツド切り替え時点から所定の時点まで
を前記外部同期信号の位相変動領域として検知
し、前記位相変動領域以外の期間において位相比
較時点で前記Ｍビツトカウンタの内部状態に対応
するデータを常に更新して前記記憶手段に記憶さ
せ、前記位相変動領域において位相変動領域開始
時点から少なくとも位相比較時点まで前記位相比
較手段の動作を停止させるとともに、位相比較時
点で前記記憶手段に記憶した前記データを前記Ｍ
ビツトカウンタの内部状態に設定するように制御
するクロツク再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250417A JPS60136901A (ja) | 1983-12-26 | 1983-12-26 | クロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250417A JPS60136901A (ja) | 1983-12-26 | 1983-12-26 | クロック再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136901A JPS60136901A (ja) | 1985-07-20 |
| JPH0414430B2 true JPH0414430B2 (ja) | 1992-03-12 |
Family
ID=17207574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250417A Granted JPS60136901A (ja) | 1983-12-26 | 1983-12-26 | クロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136901A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6379276A (ja) * | 1986-09-22 | 1988-04-09 | Matsushita Electric Ind Co Ltd | 信号処理回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455115A (en) * | 1977-10-12 | 1979-05-02 | Oki Electric Ind Co Ltd | Phase synchronous system |
-
1983
- 1983-12-26 JP JP58250417A patent/JPS60136901A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60136901A (ja) | 1985-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746996A (en) | Skew error correction circuit for video signal reproducing apparatus | |
| US4853914A (en) | Time base correction system with coarse and fine correction | |
| JPS62119764A (ja) | トラッキング制御装置 | |
| KR900001769B1 (ko) | 영상신호 재생장치의 스큐왜곡 보정회로 | |
| JPH0414430B2 (ja) | ||
| US5245482A (en) | Magnetic recording/reproducing apparatus with skew correction | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| US5285289A (en) | Recording and reproducing information apparatus for selectively recording a PCM audio signal or a digital signal in placed thereof | |
| JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
| EP0600376B1 (en) | Magnetic recording/reproducing apparatus for carrying out high-speed reproduction with use of line memory | |
| JP3173128B2 (ja) | 時間軸変動補正回路 | |
| JPS61171285A (ja) | 同期情報の分離補正回路 | |
| JPS6379276A (ja) | 信号処理回路 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JP2630871B2 (ja) | 映像信号時間軸補正回路 | |
| JPH0773368B2 (ja) | タイムベースコレクタ | |
| JPH0476272B2 (ja) | ||
| JPS63229987A (ja) | 回転ヘツド型再生装置 | |
| JPH039615A (ja) | 位相同期型発振回路 | |
| JPH04237285A (ja) | 時間軸補正装置 | |
| JPS62239686A (ja) | 磁気記録再生装置の時間軸補正回路 | |
| JPS60157766A (ja) | 時間軸補正装置 | |
| JPH0546905A (ja) | 多セグメント記録磁気記録再生装置 | |
| JPH084337B2 (ja) | 時間軸エラ−補正装置 | |
| JPH08147898A (ja) | Ｐｌｌ |